JPS6180585A - 磁気バブルメモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バブル状磁区の存在若くは非存在を情報の“
１゛若くは０゛に対応させて情報を記憶する磁気バブル
メモリ素子に関する。更に詳しく述べれば、バブル状磁
区の有無を、磁区の移動なしに確認し得る高速且任意情
報アクセス用磁気バブルメモリ素子に関するものである
。

（従来技術とその問題点） 強い垂直磁気異方性を有する軟磁性薄片には、適当な垂
直磁界を印加すると円形状の磁区が安定に存在すること
は広く知られている。この磁区のことをバブル状磁区と
称する。このバブル状磁区は、その軟磁性薄片内を自由
に動き得、この現象を利用する情報記憶素子の提案がい
くつかなされてきた。

この内、最も一般な情報記憶素子は、例えばサイエンテ
ィフィック・アメリカン誌（Ｓｉｅｎｔｉｆ−ｉｃ　Ａ
ｍｅｒｉｃａｎ、　ｖｏｌ、２２１！１ｋ１６．ＰＰ７
８−９０．１９７１）で解説された如き、面内回転磁界
の回転に伴なり順次磁化するＹ−Ｉ型で代表される軟磁
性バタン列をバブル状磁区の転送バタンとし、バブル状
磁区の発生及び検出手段をもつ一つのデーターアクセス
用メジャー転送路と、このメジャー転送路に−定間隔で
設けられた多数のデーター蓄積用ループ状マイナー転送
路からなるメジャー・マイナ一方式で構成されている。

この構成は、その後１０数年に亘って踏襲され、近年で
は、記憶容量がＩＭｂと大きなものも実用化される様に
なってきた。

この様なメジャーマイナ一方式の磁気バブルメモリ素子
の記憶容量を増大するには、メジャー転送路を長くし、
更にループ状マイナー転送路を長くし、かつその本数を
増大することによってなされる。このバブル状磁区転送
路を長くすると当然のことながらチーターをアクセスす
る際、データー蓄積用ループ状マイナー転送路内のデー
ターをデーターアクセス用メジャー転送路まで移動させ
る時間及びメジャー転送路のデーターをその検出器部ま
で移動させる時間は長くなる。換言すればメジャー・マ
イナ一方式をもつ情報記憶素子は、記憶容量を大きくす
ればする程、その情報アクセス時間が長くなる欠点を持
っていることになる。

情報アクセス時間が短かい情報記憶素子としては、半導
体集積回路より構成されるランダム・アクセス・メモリ
　（ＲＡＭ）が一般的ではある。しかしながら、半導体
集積回路ＲＡＭは、情報保持に電圧又は電流印加用電源
が必要であり、電源が切れると貴重な情報が失われる欠
点を有している。

（発明の目的） 本発明の目的は、以上の如き従来の情報記憶素子の欠点
を除去せしめ、情報アクセス時間を短かくし、且つ、情
報保持には一切の電源を必要としないＲＡＭ型の磁気バ
ブルメモリ素子を提供することにある。

（発明の構成） 本発明は膜面に垂直な磁気異方性を有しバブル状磁区を
保持し得る磁性材料薄片と、該薄片上に所定の間隔をお
いて形成された複数の導体パターンからなる第１の導体
パターン群と、該第１の導体パターン群と交差するよう
に前記薄片上に所定の間隔をおいて形成された複数の導
体パターンからなる第２の導体パターン群と、いずれか
一方の導体パターン群の各導体パターンの近傍にそれぞ
れ該導体パターンに沿って形成された磁気抵抗パターン
とを備えたことを特徴とする磁気バブルメモリ素子であ
る。

（発明の作用・原理） 本発明は、上述の構成をとることにより従来技術の問題
点を解決するものである。本発明の原理について次に述
べる。第１図は本発明の原理を示す図である。磁性材料
薄片１は、バブル状磁区１０を保持出来る様に、従来の
磁気バブル素子と同様に磁性材料薄片の膜面に垂直なバ
イアス磁界を印加しである。バブル状磁区１０の保持に
は、この様なバイアス磁界の印加の他に、磁性材料薄片
１に膜面に垂直に且つ一方向に磁化した今一つの磁性材
料薄片を平行に被着するいわゆるセルフバイアス構成に
よるバイアス磁界を印加しても実質は何等変らない。

この様な、磁性材料薄片の面内に、予め定められた値（
ＨＮ）以上の局所的な磁界をバイアス磁界と逆向きに印
加すると、その部分にバブル状磁区が核化発生にューク
リエーション）することはよく知られている。更に、バ
ブル状磁区の存在する領域に、バイアス磁界と同じ向き
に、予め定められた値（Ｈｃ　）以上の局所磁界を印加
すると、そのバブル状磁区が消滅することもよく知られ
ている。本発明は、記憶すべき情報に応じて、予め定め
られた空間位置（アドレス）の磁気バブルを発生又は消
滅させることを特徴としている。従ってバブル状磁区の
移動を伴なわないため、きわめて高速なアクセスを可能
とする。

必要なアドレス位置にバブル状磁区を発生せしめるには
、次の様に行なう。

まず、磁性材料薄片１上に、情報のアドレス位置に対応
して第１の導体パタン群３（以下、行導体パタン群とい
う。）と、これ（こ所定の角度で交差する（図では直交
する例を示す。）第２の導体パタン群２（以下、列導体
パタン群という。）を配置する。行導体パタン３と列導
体パタン２の交点部分が情報のアドレス位置に対応する
。所定のアドレス位置のみにバブル状磁区を発生するた
めには、行導体パタン群３の一つの導体パタン３１及び
列導体パタン群２の一つの導体パタン２１に選択的に電
流パルス５１．５２を印加する。このとき電流パルスの
振幅は、単独の導体バタンのみでは前述のバブル状磁区
発生に必要な最小磁界ＨＮより小さな磁界Ｈ１シか発生
せず、直交する２本の導体バタンに同時に電流パルスを
印加したときのみ、両者からの磁界の和として交点部分
でＨＮより大きな磁界になる様に設定しておく。導体パ
タン２１及び３１の交点として選択されたアドレス位置
では、従ってバブル状磁区が発生し、その他のアドレス
位置ではバブル状磁区の発生はない。

所定のアドレス位置に存在するバブル状磁区を消滅させ
るのも、はぼ上述と同様に行なう。印加する電流パルス
の方向は、バブル状磁区発生の場合と逆向きｌこする。

そのパルス振幅は、夫々の導体バタン単独ではバブル状
磁区消滅に必要な最小磁界ＨＣよりも小さく、且つ両パ
タンから発生する磁界強度の和としてはＨｃよりも大き
くなる様に予め設定しておく。この様に、必要なアドレ
ス位置のバブル状磁区を消滅させるには、その部分を交
点にもつ、行状導体バタンと列状導体バタンを選択して
、上記の電流パルスを印加する。これにより、交点部の
みのバブル状磁区は消滅し、他のアドレス位置のバブル
状ａ区は消滅せずに残る。

次に、情報データーの読取Ｉこついて述べる。本発明の
磁気バブルメモリ素子に於いては、第１図に示す様に、
行状導体バタン３に沿って等しい幅の直線状磁気抵抗材
料薄膜のみからなる磁気抵抗バタン４１′が配置されて
いる。周知の通りパーマロイの如き磁気抵抗材料では、
バタン内の磁化方向が、バタンｌこ流れている電流方向
に平行か又は垂直かｌこよって、バタンの電気抵抗値が
異なる。

従って、バブル状磁区１１が存在していると、その近傍
では磁気抵抗バタンの磁化は、バブル状磁区からの浮遊
磁界のために第１図の６１に示す向きに磁化は向く。一
方、バブル状磁区が存在していないアドレス位置１２で
は、磁気抵抗バタン４１′の磁化は、バタンの長さ方向
番こ沿った形状異方性のためｌこ同図の６２Ｉこ示す向
きに磁化は向く。従って磁気抵抗バタン４１に沿って、
このバタン内に電流を印加すると、６１の部分と６２の
部分での抵抗値が異っている。

情報チーターであるバブル状磁区の存在か否かを知るに
は、次の様に行なう。例えば情報データーのあるべきア
ドレス位置１１を形成する導体バタン３１．２１を選択
する。両導体パタンに上述のバブル状磁区消滅用の電流
パルスを印加する。すると選ばれたアドレス位置にバブ
ル状磁区があればこれは消滅し、それに伴って、磁気抵
抗パタンａ磁化方向が変化する結果、抵抗値の変化が生
じる。一方、バブル状磁区が無ければ、この抵抗値の変
化が生じない。これによってそのアドレス位置ｔこバブ
ル状磁区があったかどうかが判定出来る。

更ζこ、判定した結果、そこにバブル状磁区があった場
合には、前述の方法にて、そのアドレス位置にバブル状
磁区を再発生せしめ、情報の確保を行なう。

バブル状磁区の消滅に伴なう磁気抵抗バタン内の抵抗値
の変化は以下の例の通りである。磁性薄片として、１μ
ｍ直径のバブル状磁区を保持出来る厚さｈ−１，２ａｍ
、飽和磁化４ｒＭｓ−６５０ＧのＬＰＥガーネットを用
いる。磁気抵抗バタンとして厚さｔ−３００人２幅Ｗ＝
　１．８　ａｍのパーマロイ　（Ｎ　ｉ　−Ｆ　ｅ合金
）を用いる　バブル状磁区からの浮遊磁界がバブル状磁
区の直径の２倍程度の２μｍとすると、実測の結果によ
ればこの抵抗変化率は約１．２　％であ。

す、−この抵抗値は約２００であるから抵抗変化そのも
のは約０．２４０となる。従ってパーマロイバタンに印
加する電流値を５ｍＡ（エレクトロ・マイグレーション
による上限値より充分に小さい）とすると、バブル状磁
区消滅に伴なう電圧変化は１．２ｍＶとなる。即ち、こ
れが情報チーターの読み取り出力となる。即ち、この出
力があれば情報読み取りは何ら支障はない。

情報チーター用のバブル状磁区の発生・消滅に必要な時
間は、次の通りである。一般にバブル状磁区の核化発生
は、磁性材料の表面から磁化の反転現象が生じ、この反
転部と非反転部の境界磁壁が磁性材料膜厚方向へ移動す
ることによりバブル状磁区となる。従って、核化発生ζ
こ要する時間は磁壁が膜厚を移動する時間に等しい。前
述の材料では、磁壁移動飽和速度Ｖｓは約４９　ｍ／　
ｓである。

膜厚りを移動するに要する時間ＴはＴ−ｈ／Ｖ井３ＯＮ
−５ｅｃとなる。バブル状磁区の消滅に要する時間も、
バブル状磁区の半径分のみ磁壁が移動すれば良いので、
バブル状磁区の最大半径ｄ−１μｍとするとＴ＝ｄ／Ｖ
ｓ中２５ＮＳｅＣとなる。故に、情報アクセス時間とし
ては、その両者の和ｓ　５　Ｎ　５ｅｃｈＬＥ４とされ
る。その他駆動回路やセンス回路系の安定時間を含めて
も１００〜２０　ＯＮ　ｓｅｃでアクセス時間が完了す
る。従来の磁気バブル素子のアクセス時間（〜１０ｍ　
ｓｅｃ　）の１０万分の１程度で、任意のデーターをア
クセスすることが出来る。又、本発明のメモリ素子では
、アクセスしない限りは、バブル状磁区には何の変化も
ないため、ノンポラタイルメモリであることは言うまで
もない。なお本発明の素子の導体パタンは、１μｍバブ
ルを用いる場合、幅１μｍ配列周期は４μｍで構成する
ことができる。

次に本発明の磁気バブルメモリ素子の情報アクセス方式
の一例について、第２図を用いて述べる。

前述の第１図に示すメモリ部分１００の各々の導体パタ
ン及び磁気抵抗パタンの夫々に第２図に示すスイッチ回
路等を取付ける。具体的には、行・導体パタン３にはス
イッチ回路３２．３３−等を介して電源３５をつなぐ。

他端は接地する。列・導体パタン２にはスイッチ回路２
２・−等を介して電源２５をつなぎ、他端を接地する。

同様に磁気抵抗パタン４にもスイッチ回路４４等を介し
て接地し、他端を定を流源４５につなぐ。この内、ダミ
ーセンス線４２さそれの近傍に設けられた行・導体パタ
ン３６は、特別な意味を有し、バブル状磁区検出の差動
増幅センス回路４０のレファレンスとして用いられる。

情報アクセス方法は次のようである。

アドレス位置１１の情報をとり出すことを考える。アド
レス位置に対応する行・導体パタン１こつながるスイッ
チ回路３３と、レファレンスの行・導体パタン３６につ
ながるスイッチ回路３２を選択的に閉じるっ同じく磁気
抵抗パタンの対応するスイッチ回路４４も閉じる。更に
、アドレス位置に対応する列・導体パタンにつながるス
イッチ回路２２を選択的に閉じる。この状態でＩ・プル
状磁区消滅電流パルスを印加する。レファレンス位置１
１ａには常にバブル状磁区は存在していない。

従ってアドレス位置」１にバブル状磁区があればこの消
滅電流パルス（こよりバブル状磁区は消滅しこのために
磁気抵抗パタンよりなるセンス線４１に抵抗変化を生じ
る。他方タミーセンス線４２には、元々バブル状−区が
存在しないために、抵抗変化は生じない。このために、
差動増幅センス回路４０からの出力は、バブル状磁区消
滅に伴７．１′う出力変化か出る。一方、電流パルスに
よるノイズは同相ノイズであるため出力変化とは７Ｉら
ない。

アドレス位置１１にバブル状磁区が無い場合は、センス
線４１に発生するのはレファレンスのタミーセンス線に
発生する同相ノイズのみである故、センス回路４０から
の出力は無い。この様（こして必要なアドレス位置の情
報を読み取ることか出来る。

次に、上記の読み取りの結果、バブル状磁区の存在が判
明した場合は、対応する行・列・導体パタンにつながる
スイッチ回路のみを閉じる。レファレンスの行導体パタ
ン３６につながるスイッチ回路は開けておく。この状態
で、前述のバブル状磁区発生電流パルスを印加する。す
ると、再び、そのアドレス位置にバブル状磁区が発生し
、読み取り以前の状態に戻る。レファレンスの対応する
位置１１ａには、列・導体パタンからしか磁区発生磁界
が印加されないため、磁区は発生しない。

即ち、レファレンス位置の無磁区状態は保たれる。

第３図、第４図を用いて、本発明の磁気バブル素子の構
成例について説明する。本例では、前述のメモリ部分１
００が基板材料１５０上に設けられている。更に、前述
のスイッチ回路及び電源が行・デコーダー・ドライバー
３０及び列・デコーダードライバー２０がメモリ部分１
（）ｏの周りに設置されている。同様に、差動増幅セン
ス回路４０かメモリ部分１００の周りに設置されている
。これらアレイは、通常の半導体ＩＣのチップでありメ
モリ部分１００とは、微細導体配線で結合されさらにと
り出しリードが形成されている。これらのデコータ一部
は、情報のアドレス位置を容易に選択するためのもので
、通常二進コード指定されると、対応するどれかの行・
列導体バタンか選択的にスイッチ回路につながれ、駆動
電流が印加される。

第４図は断面図を示す。メモリ部分１００は基板１５０
上に設けられている。メモリ部分１００と、基板、各ド
ライバーアレイ、センス回路アレイは別個のもので構成
されていても本発明の効果には何ら変りはない。しかし
、基板材料１５０がシリコンの如き半導体材料である場
合は、一般のＩＣ製造と同じ工程を用いて、上記のドラ
イバーアレイやセンス回路アレイを、基板内に一体形成
出来る。メモリ部分の磁性材料としてＧｄ−Ｃｏのアモ
ルファス材料等を用いた場合は、メモリ部分も、スパタ
ッタ製膜技術等を用いて一体形成され製造コストの低減
が図れる。

次に本発明の素子に用いる導体バタンの実施例を図面を
用いて説明する。

（実施例１）　第５図は本発明における導体パタンの第
１の実施例を示す。本実施例は、発明の原理で述べたと
同じ導体パタンの例である。行・導体パタン３１も、列
・導体パタン２１も共に単純なストライブ状であり、ア
ドレス位置に対応するバブル状磁区発生位置１１近傍に
交差部を有している。５０は電流パルスの方向である。

（実施例−２）　第６図は導体パタンの第２の実施例を
示す図である。本実施例では、行・列・導体パタン３１
及び２１共に、アドレス位置に対応スるバブル状磁区発
生位置１１近傍の導体パタンに凹部分を設ける。この凹
部の存在により、導体パタンの細くなった部分ｔこ電流
パルス５ｏの集中が生じ、行・列導体バタンの凹部に囲
まれたアドレス位置により有効な磁区発生・消減磁界を
発生せしめることが出来る。逆に、アレトス位置に関係
しない導体部分は充分に太く、このため、導体パタンの
電気抵抗値を低下せしめることが出来る。

従って、本実施例のような導体パタンを用いれば情報ア
クセスに必要な駆動電力が低下する。

（実施例３）　第７図は導体パタンの第３の実施例を示
す図である。本実施例では、行・導体パタン３は“へ゛
の字形に折れ曲って、アドレス位置に対応して周期的形
状をとっている。又同様に列・導体パタン２は“く１の
字型に折れ曲って、これもアドレス位置に対応して周期
的に設けられている。

アドレス位置に対応するバブル状磁区発生位置１１等で
は、行・列導体バタンか重なって丁度ヘアピン状バタン
か形成されている。導体パタンか実質的にヘアピン状に
なっているため、選択したアドレス位置には、きわめて
高所的な強い磁界が発生する。したがって本実施例の導
体パタンでは、安定動作、高信頼性が実現できる。

（発明の効果） 以上に述べた如く、本発明によれば、任意の情報をきわ
めて高速でアクセス出来る磁気バブルメモリ素子が提供
される。即ち、ランダムアクセス磁気バブルメモリであ
る。このランダムアクセス磁気バブルメモリは、半導体
ＲＡＭに比べて、完全な不揮発性を有している。動作温
度範囲としては磁性薄片の飽和磁化よりも異方性磁界の
方が大きい範囲であれば、安定にバブル状磁区が存在す
るため、例えは前述のＬＰＥガーネットの場合は、−４
０’Ｏ〜１２０’Ｏ程度ときわめて広範囲である。更に
構成の簡単さζこより、高密度素子が実現できる。

又、情報データであるバブル状磁区を、従来の磁気バブ
ル素子の様には、動かす必要がなく、用いる磁性薄片内
の不均一性が特性に大きく影響を及ぼすことがないっこ
れ故、磁性材料として、必ずしも単結晶である必要はな
く、アモルファス材料多結晶材料の如くきわめて安価な
材料を用いることもできる。

【図面の簡単な説明】

第１図は本発明の一例を示す構成図、第２図は本発明の
素子のアクセス方式の一例を説明するための図、第３図
、第４図は本発明の構成例を示す図、第５図〜第７図は
本発明の素子に用いる導体パタンの実施例を示す図。 図に於いて、 １は磁性材料薄片、２は列・導体バタン群、３は行・導
体バタン群４は磁気抵抗バタン、１０はバブル状磁区、
１１．ｌｌａ、１２は、情報アドレス位置、２０は列デ
コーダー・　ドライバー、２１は列導体バタン、２２，
３２，３３，４３．４４はスイッチ回路、２５．３５は
電源、３０は行・デコータードライバー、３１は行・導
体バタン、３６はレファレンス・行・導体バタン、４０
はセンス回路、４１′は磁気抵抗バタン、４１はセンス
線、４２はダミー・センス線、４５は定電流電源、５０
．５１゜５２は電流パルス、６１．６２は磁化方向であ
る。 １００はメモリ部分、１１０．は導体、１２０はとり出
しリード、１５０は基板である。 ・＝ １＋゛ 代ｒ人弁で士　内　［Ｍ　　ゝ−β 早２図 第３図 ３０イテテ°コーダ°−ド°ライバー 第４図 第７図

Claims (1)

【特許請求の範囲】
1. 膜面に垂直な磁気異方性を有しバブル状磁区を保持し得
   る磁性材料薄片と、該薄片上に所定の間隔をおいて形成
   された複数の導体パターンからなる第１の導体パターン
   群と、該第１の導体パターン群と交差するように前記薄
   片上に所定の間隔をおいて形成された複数の導体パター
   ンからなる第２の導体パターン群と、いずれか一方の導
   体パターン群の各導体パターンの近傍にそれぞれ該導体
   パターンに沿って形成された磁気抵抗パターンとを備え
   たことを特徴とする磁気バブルメモリ素子。