JPS6180835A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6180835A JPS6180835A JP59201778A JP20177884A JPS6180835A JP S6180835 A JPS6180835 A JP S6180835A JP 59201778 A JP59201778 A JP 59201778A JP 20177884 A JP20177884 A JP 20177884A JP S6180835 A JPS6180835 A JP S6180835A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- mask
- shape
- mask pattern
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し技術分野〕
本発明は半導体装直に関し、特にダイナミックＲＡＭな
どの半導体記憶装置の冗長回路のヒユーズに関するもの
である。
どの半導体記憶装置の冗長回路のヒユーズに関するもの
である。
一般に半導体装置、特にダイナミックＲＡＭなどの冗長
回路のヒユーズは多結晶シリコンを用いて形成している
。その形成方法としては、第１図に示す矩形状のマスク
パターンを用い、かつホトリングラフィ工程により形成
することが行なわれる。
回路のヒユーズは多結晶シリコンを用いて形成している
。その形成方法としては、第１図に示す矩形状のマスク
パターンを用い、かつホトリングラフィ工程により形成
することが行なわれる。
本発明者の検討によれば、この方法によると、出来上り
の完成したヒユーズの形状は第２図の如くなってしまう
。
の完成したヒユーズの形状は第２図の如くなってしまう
。
即ち、プロセスのばらつきによって完成したヒユーズで
は、第１図で示す設計上のヒユーズの有効部分に相当す
る長さＬと幅Ｗ（たとえば、Ｌ＝４．５μｍ、Ｗ＝２μ
ｍ）が変化して誤差が大きくなる可能性がある。更に実
際のとニーズの有効部分の両端部のｂで示す部分は、ホ
） ＩＪングラフィ工程における露光装置の解像度の関
係で丸味を帯びてしまい、このため第１図の設計上のマ
スクパターンのａで示す角部の形状とは一致しなくなっ
てしまう。
は、第１図で示す設計上のヒユーズの有効部分に相当す
る長さＬと幅Ｗ（たとえば、Ｌ＝４．５μｍ、Ｗ＝２μ
ｍ）が変化して誤差が大きくなる可能性がある。更に実
際のとニーズの有効部分の両端部のｂで示す部分は、ホ
） ＩＪングラフィ工程における露光装置の解像度の関
係で丸味を帯びてしまい、このため第１図の設計上のマ
スクパターンのａで示す角部の形状とは一致しなくなっ
てしまう。
このような理由により実際の出来上りのヒユーズの抵抗
値は設計値から変化してしまう。従って、ヒユーズ切断
の際に、ヒユーズの抵抗の変化に影響され、ヒユーズを
切断すべきときにヒユーズ切断が行なわれなかったり、
ヒユーズを切断丁べきでないときにヒユーズ切断が生じ
てしまったりして、誤動作を生じる。
値は設計値から変化してしまう。従って、ヒユーズ切断
の際に、ヒユーズの抵抗の変化に影響され、ヒユーズを
切断すべきときにヒユーズ切断が行なわれなかったり、
ヒユーズを切断丁べきでないときにヒユーズ切断が生じ
てしまったりして、誤動作を生じる。
本発明の目的は、設計値通りの安定した抵抗をもつヒユ
ーズを形成することにある。
ーズを形成することにある。
本発明の前記ならびにそのほかの目的と新規な％徴は、
不明ａ書の記述および添付図面からあきらかになるであ
ろう。
不明ａ書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
即ち、ヒユーズの有効部分の両端部に対応する部分を夫
々丸みを帯びた形状あるいはこれに近似させた形状とし
たマスクを用いて、ヒユーズを形成することにより、マ
スクパターンと同じかあるいはこれに近似した形状のヒ
ユーズを得るものである。
々丸みを帯びた形状あるいはこれに近似させた形状とし
たマスクを用いて、ヒユーズを形成することにより、マ
スクパターンと同じかあるいはこれに近似した形状のヒ
ユーズを得るものである。
本発明によるヒユーズを、ダイナミックＲＡＭの冗長回
路のヒューズに適用した場合を例にとり、以下説明する
。
路のヒューズに適用した場合を例にとり、以下説明する
。
第１図のように角部（イの部分）のあるマスクを用いて
ヒユーズを作成しても、でき上りのヒユーズの形状は、
ホ） ＩＪングラフイ工程における露光装置の解像度の
関係から、第２図の口部分に示す如く丸みをおびてしま
うことに着目し、丸みをおびた形状、あるいはこれに近
似させた形状のマスクを、ヒユーズの形成に用いるもの
である。
ヒユーズを作成しても、でき上りのヒユーズの形状は、
ホ） ＩＪングラフイ工程における露光装置の解像度の
関係から、第２図の口部分に示す如く丸みをおびてしま
うことに着目し、丸みをおびた形状、あるいはこれに近
似させた形状のマスクを、ヒユーズの形成に用いるもの
である。
マスクの一例として第３図の如き形状のマスクが示され
る。このようなマスクは光露光用のホトマスクあるいは
電子線描画用のマスクとして作られる。第３図において
、ヒユーズの有効部分である長さＬおよび幅Ｗは夫々Ｌ
＝３゜５μｍ、Ｗ＝２μｍであり、更にＬ’＝ ５．５
ａｍ、 Ｗ’＝ ４ ａｍ、 θ＝４５’の如（構
成されている。
る。このようなマスクは光露光用のホトマスクあるいは
電子線描画用のマスクとして作られる。第３図において
、ヒユーズの有効部分である長さＬおよび幅Ｗは夫々Ｌ
＝３゜５μｍ、Ｗ＝２μｍであり、更にＬ’＝ ５．５
ａｍ、 Ｗ’＝ ４ ａｍ、 θ＝４５’の如（構
成されている。
このマスクを用い、シリコン基板上にホトリングラフィ
工程によりヒユーズを形成する。即ち、−シリコン基板
上にレジストを塗布しプレベークした後、この上に前記
マスクを重ねて位置合せした後、密着露光装置による密
着露光を行ない、更に’ＪＩ！＊ ＭＸ）６ｐ、工２ヶ
、ヶ、いい、よ、 １離といった一連のホトリソ
グラフィ工程を経てヒユーズを形成する。
工程によりヒユーズを形成する。即ち、−シリコン基板
上にレジストを塗布しプレベークした後、この上に前記
マスクを重ねて位置合せした後、密着露光装置による密
着露光を行ない、更に’ＪＩ！＊ ＭＸ）６ｐ、工２ヶ
、ヶ、いい、よ、 １離といった一連のホトリソ
グラフィ工程を経てヒユーズを形成する。
このようにして得られたヒユーズの形状は第３図の設計
に合せたマスクパターンの形状と同一またはこれに近似
しており、誤差がきわめて少ない。
に合せたマスクパターンの形状と同一またはこれに近似
しており、誤差がきわめて少ない。
従ってヒユーズはマスクパターンの設計値通りの抵抗値
を有することになる。
を有することになる。
ヒユーズの最ものの狭い部分つまり有効部分は一定の形
状とされる。このため多結晶シリコンからなるヒユーズ
にｒｒ！、流を流して溶断する場合、確実にヒユーズの
有効部分において切断される。
状とされる。このため多結晶シリコンからなるヒユーズ
にｒｒ！、流を流して溶断する場合、確実にヒユーズの
有効部分において切断される。
第３図の形状をしたヒユーズは、露光時の影響を受けＫ
＜１．・。すなわち、パターンの角部での露光〇の相互
の干渉による近接効果の発生を極めて小さく抑えること
ができるからである。したがって、第３図の形状のマス
クを用いて形成したヒユーズは、略第３図の形状となり
、その形状のばらつきも少ない。
＜１．・。すなわち、パターンの角部での露光〇の相互
の干渉による近接効果の発生を極めて小さく抑えること
ができるからである。したがって、第３図の形状のマス
クを用いて形成したヒユーズは、略第３図の形状となり
、その形状のばらつきも少ない。
なお、ＤＲＡＭにおけるヒユーズは、例えば、メモリセ
ルのキャパシタの一万の電極の形成と同時に、第１層多
結晶シリコン層を用いて、フィールド絶縁膜上に形成さ
れる。
ルのキャパシタの一万の電極の形成と同時に、第１層多
結晶シリコン層を用いて、フィールド絶縁膜上に形成さ
れる。
このように本発明により得られるヒユーズは、プロセス
のばらつきの影響をあまり受けない。ヒユーズの抵抗は
、長さＬによって決定されるのであるが、長さＬの変化
が小さいので、設計値通りの安定した抵抗値を得ること
ができる。従ってヒユーズの切断の際、抵抗が安定して
いることにより切断不良がきわめて少なくなり、歩留の
向上。
のばらつきの影響をあまり受けない。ヒユーズの抵抗は
、長さＬによって決定されるのであるが、長さＬの変化
が小さいので、設計値通りの安定した抵抗値を得ること
ができる。従ってヒユーズの切断の際、抵抗が安定して
いることにより切断不良がきわめて少なくなり、歩留の
向上。
信頼性の向上が図れる。
〔効果〕
（１）マスクと同じかあるいはこれに近似した形状のヒ
ューズを得ることができ、従って略設計値通りの安定し
た抵抗のヒユーズを得ろことができる。
ューズを得ることができ、従って略設計値通りの安定し
た抵抗のヒユーズを得ろことができる。
（２）プロセスのばらつきの影響をあまり受けない抵抗
の誤差の小さく・、略設計値通りの安定した抵抗値のヒ
ユーズを得ることができる。
の誤差の小さく・、略設計値通りの安定した抵抗値のヒ
ユーズを得ることができる。
＋３１ＬｓＩのダイナミックＲＡＭなどの冗長回路のヒ
ユーズのように特に安定した抵抗値を必要とするヒユー
ズの製作に適用して効果的である。
ユーズのように特に安定した抵抗値を必要とするヒユー
ズの製作に適用して効果的である。
（４） ヒユーズ切断の際、切断不良がきわめて少な
く確実な動作が行なえるヒユーズを得ることができ、歩
留の向上、信頓性の向上を図ることができる。
く確実な動作が行なえるヒユーズを得ることができ、歩
留の向上、信頓性の向上を図ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、上記実施例におけるマスクとして、光露光用
のホトマスク、あろ〜・は電子線描画用のマスクを用い
てもよい。また上記実施例においてはホトリソグラフィ
工程を用いているが、本発明はこれに限定されることな
く、その他の電子線などを用いたりソゲラフイエ程を用
いてもよい。また上記実施例のホトリソグラフィ工程に
おける露光手段としては、密着露元号式の他、近接露光
方式や投影露元号式などでもよい。
のホトマスク、あろ〜・は電子線描画用のマスクを用い
てもよい。また上記実施例においてはホトリソグラフィ
工程を用いているが、本発明はこれに限定されることな
く、その他の電子線などを用いたりソゲラフイエ程を用
いてもよい。また上記実施例のホトリソグラフィ工程に
おける露光手段としては、密着露元号式の他、近接露光
方式や投影露元号式などでもよい。
史に上記実施例ではマスクパターンとして第３図の如き
形状のものを用〜・だが、本発明はこれに限定されろこ
となく、種々の形状のマスクパターンを作成することが
でき、設計値通りのヒューズが得られる。これにより露
光装置による解像度の影響を殆んど受けないヒューズを
得ることができ、従って設計値通りのヒューズを得ろこ
とができろ。
形状のものを用〜・だが、本発明はこれに限定されろこ
となく、種々の形状のマスクパターンを作成することが
でき、設計値通りのヒューズが得られる。これにより露
光装置による解像度の影響を殆んど受けないヒューズを
得ることができ、従って設計値通りのヒューズを得ろこ
とができろ。
第１図は従来のヒユーズのマスクパターン形状を示す図
、 第２図はヒユーズ完成後の形状を示す図、第３図は本発
明に係るヒユーズのマスクパターン形状の一例を示す図
である。
、 第２図はヒユーズ完成後の形状を示す図、第３図は本発
明に係るヒユーズのマスクパターン形状の一例を示す図
である。
Claims (1)
- １、ヒューズの有効部分の両端部に対応する部分を夫々
丸みを帯びた形状あるいはこれに近似させた形状とした
ヒューズを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201778A JPS6180835A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201778A JPS6180835A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180835A true JPS6180835A (ja) | 1986-04-24 |
Family
ID=16446784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201778A Pending JPS6180835A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180835A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046196U (ja) * | 1990-04-27 | 1992-01-21 | ||
| JPH046197U (ja) * | 1990-04-27 | 1992-01-21 |
-
1984
- 1984-09-28 JP JP59201778A patent/JPS6180835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046196U (ja) * | 1990-04-27 | 1992-01-21 | ||
| JPH046197U (ja) * | 1990-04-27 | 1992-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664028B2 (en) | Method of forming opening in wafer layer | |
| KR0165524B1 (ko) | 포토리소그래피 공정의 노광방법 | |
| CN101207037A (zh) | 利用双重曝光技术在半导体器件中形成图案的方法 | |
| KR100306446B1 (ko) | 마이크로디바이스 및 그 구조부분 | |
| CN109935515B (zh) | 形成图形的方法 | |
| US6828085B2 (en) | Exposure method and device manufacturing method using the same | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| US6638664B2 (en) | Optical mask correction method | |
| JPS6180835A (ja) | 半導体装置 | |
| JP2000047366A (ja) | 半導体装置の製造方法 | |
| JP3102384B2 (ja) | 露光方法及び露光用マスク | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| US20030176044A1 (en) | Method for forming isolation pattern in semiconductor device | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US20060019412A1 (en) | Method to selectively correct critical dimension errors in the semiconductor industry | |
| KR0126636B1 (ko) | 반도체소자의 패턴 형성방법 | |
| JPH02189913A (ja) | 半導体装置のパターン形成方法 | |
| JPS6253938B2 (ja) | ||
| KR20030000840A (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| JP2002268199A (ja) | 半導体装置の製造方法 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JP2003031479A (ja) | 露光方法、マスク | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JP2773505B2 (ja) | 半導体装置およびその製造方法 | |
| JPS594018A (ja) | モニタパタ−ン |