JPS6181352U - - Google Patents
Info
- Publication number
- JPS6181352U JPS6181352U JP16388784U JP16388784U JPS6181352U JP S6181352 U JPS6181352 U JP S6181352U JP 16388784 U JP16388784 U JP 16388784U JP 16388784 U JP16388784 U JP 16388784U JP S6181352 U JPS6181352 U JP S6181352U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- interrupt
- signal
- interrupt permission
- program run
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012806 monitoring device Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Auxiliary Drives, Propulsion Controls, And Safety Devices (AREA)
- Debugging And Monitoring (AREA)
Description
第１図は本考案の構成を示すブロツク図、第２
図は本考案の一実施例を示すハードウエア構成図
、第３図Ａ，Ｂは第１のＣＰＵ側のフローチヤー
ト、第４図は第２のＣＰＵ側のフローチヤート、
第５図は動作例を示すタイミングチヤート、第６
図は従来例を示す構成図である。 １…第１のＣＰＵ、２…第２のＣＰＵ、３…オ
ートリセツト回路、４…ＮＡＮＤゲート。
図は本考案の一実施例を示すハードウエア構成図
、第３図Ａ，Ｂは第１のＣＰＵ側のフローチヤー
ト、第４図は第２のＣＰＵ側のフローチヤート、
第５図は動作例を示すタイミングチヤート、第６
図は従来例を示す構成図である。 １…第１のＣＰＵ、２…第２のＣＰＵ、３…オ
ートリセツト回路、４…ＮＡＮＤゲート。
Claims (1)
- 第１、第２の２つのＣＰＵを備える自動車用制
御装置において、第１のＣＰＵに、一定時間毎に
割込み許可信号を発して第２のＣＰＵへ送出する
割込み許可手段と、第２のＣＰＵからの割込み要
求を受けてその割込み許可信号を停止する割込み
禁止手段とを設け、第２のＣＰＵに、一定時間毎
に第１のＣＰＵからの割込み許可信号を受けて第
１のＣＰＵに割込み要求を発する割込み要求手段
と、割込み要求後第１のＣＰＵからの割込み許可
信号が停止されるのを待つてプログラムラン信号
の論理を反転させるプログラムラン信号反転出力
手段とを設け、更に、第２のＣＰＵから出力され
るプログラムラン信号の反転周期を監視し、その
周期が所定の範囲から外れたときに第１、第２の
ＣＰＵにリセツト信号を送出するオートリセツト
回路を設けたことを特徴とするＣＰＵ暴走監視装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16388784U JPS6181352U (ja) | 1984-10-31 | 1984-10-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16388784U JPS6181352U (ja) | 1984-10-31 | 1984-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181352U true JPS6181352U (ja) | 1986-05-30 |
Family
ID=30721749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16388784U Pending JPS6181352U (ja) | 1984-10-31 | 1984-10-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181352U (ja) |
-
1984
- 1984-10-31 JP JP16388784U patent/JPS6181352U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0428347U (ja) | ||
| JPS61144939U (ja) | ||
| JPH02104449U (ja) | ||
| JPH01138130U (ja) | ||
| JPS5851356U (ja) | マイクロコンピユ−タのフエイルセ−フ制御回路 | |
| JPS6418348U (ja) | ||
| JPS60153355U (ja) | マルチｃｐｕシステムの制御装置 | |
| JPS64141U (ja) | ||
| JPS6454153U (ja) | ||
| JPS62105546U (ja) | ||
| JPH0630841U (ja) | マルチｃｐｕシステムの暴走監視回路 | |
| JPS63135440U (ja) | ||
| JPH022733U (ja) | ||
| JPH0289544U (ja) | ||
| JPH029936U (ja) | ||
| JPS63118659U (ja) | ||
| JPH01164549U (ja) | ||
| JPS6353155U (ja) | ||
| JPS6376949U (ja) | ||
| JPH01142057U (ja) | ||
| JPH048154U (ja) | ||
| JPS62151603U (ja) | ||
| JPH0246243U (ja) | ||
| JPS643961U (ja) | ||
| JPH03116449U (ja) |