JPS6182448A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS6182448A JPS6182448A JP59204549A JP20454984A JPS6182448A JP S6182448 A JPS6182448 A JP S6182448A JP 59204549 A JP59204549 A JP 59204549A JP 20454984 A JP20454984 A JP 20454984A JP S6182448 A JPS6182448 A JP S6182448A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- semiconductor package
- solder
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体素子、特に半導体集積回路素子を収納す
る半導体パッケージ。（２）前記Ａｇージに関する。
る半導体パッケージ。（２）前記Ａｇージに関する。
〈従来の技術〉
従来、半導体素子を収納するための半導体パッケージ、
特にガラス封止型半導体パッケージ。（２）前記Ａｇー
ジは第２図に示すように、セラミック、ガラス等の電気
絶縁材料から成り、その略中央部に半導体素子ｌを取着
収納するための空所Ｘを有する絶縁基体２と、半導体素
子１を外部回路に電気的に接続するために絶縁基体２中
をこガラス等の溶着部材８によって溶着された外部リー
ド端子３と、蓋体４とから構成されており、絶縁基体２
の空所Ｘ内に半導体素子１が収納され、蓋体４がガラス
から成る封止部材５を介し絶縁基体２表面に接合されて
半導体装置となる。
特にガラス封止型半導体パッケージ。（２）前記Ａｇー
ジは第２図に示すように、セラミック、ガラス等の電気
絶縁材料から成り、その略中央部に半導体素子ｌを取着
収納するための空所Ｘを有する絶縁基体２と、半導体素
子１を外部回路に電気的に接続するために絶縁基体２中
をこガラス等の溶着部材８によって溶着された外部リー
ド端子３と、蓋体４とから構成されており、絶縁基体２
の空所Ｘ内に半導体素子１が収納され、蓋体４がガラス
から成る封止部材５を介し絶縁基体２表面に接合されて
半導体装置となる。
〈発明が解決しようとする問題点〉
しかし乍らこの従来のガラス封止型半導体パッケージは
半導体素子１を内部に気密に封止するための絶学基体２
と蓋体４との接合がガラスから成る封止部材５を４２０
〜４５０℃で加熱し、溶融固化せしめることにより行な
われており、封止の際の熱が内部に収納した半導体素子
に印加されて半導体素子を熱破壊させたり、半導体素子
の微小回路要素の特性に熱変化を与え誤動作をさせたり
するという欠点を臀していた。そのためこの従来の半導
体装置は長期間にわたって安定かつ正常に作動させるこ
とができなかった。
半導体素子１を内部に気密に封止するための絶学基体２
と蓋体４との接合がガラスから成る封止部材５を４２０
〜４５０℃で加熱し、溶融固化せしめることにより行な
われており、封止の際の熱が内部に収納した半導体素子
に印加されて半導体素子を熱破壊させたり、半導体素子
の微小回路要素の特性に熱変化を与え誤動作をさせたり
するという欠点を臀していた。そのためこの従来の半導
体装置は長期間にわたって安定かつ正常に作動させるこ
とができなかった。
〈発明の目的〉
本発明は上記欠点に濫み案出されたものであり、その目
的は半導体素子を内部に気密に封止する際の蓋体と絶縁
基体との接合を半田による低融点の封止部材で行ない、
その接合温度を低下せしめて、封止時の加熱に起因する
半導体素子の熱破壊や特性の熱変化を皆無と為した半導
体パッケージを提供すること（こある。
的は半導体素子を内部に気密に封止する際の蓋体と絶縁
基体との接合を半田による低融点の封止部材で行ない、
その接合温度を低下せしめて、封止時の加熱に起因する
半導体素子の熱破壊や特性の熱変化を皆無と為した半導
体パッケージを提供すること（こある。
く問題点を解決するための手段〉
本発明は、略中央部に半導体素子を収納するための空所
を有する絶縁基体と蓋体とから成る半導体パッケージ蚤
こ於いて、前記絶縁基体の空所周辺表面ｉｃ Ａｇ −
Ｐｉ（Ｆ’ｌ ＝ １０重量％以上） 又はＡｇ−Ｐｔ
（Ｐｔ ＝ １０重量％以上）から成る第１金属層と
紹−Ｐｉ （Ｐｄ ＝ ７重量％以下）又はＡｕから成
る′ｓ２金属層を形成したことを特徴とする。
を有する絶縁基体と蓋体とから成る半導体パッケージ蚤
こ於いて、前記絶縁基体の空所周辺表面ｉｃ Ａｇ −
Ｐｉ（Ｆ’ｌ ＝ １０重量％以上） 又はＡｇ−Ｐｔ
（Ｐｔ ＝ １０重量％以上）から成る第１金属層と
紹−Ｐｉ （Ｐｄ ＝ ７重量％以下）又はＡｕから成
る′ｓ２金属層を形成したことを特徴とする。
〈実施例〉
以下本発明の半導体パッケージを添付の第１図に示す実
施例に基づき詳細に説明する。
施例に基づき詳細に説明する。
第１図は本発明の半導体パッケージの一実施例を示す断
面図であり、 １２はガラス、セラミック等の電気絶縁
材料から成る絶縁基体、 １４は蓋体である。
面図であり、 １２はガラス、セラミック等の電気絶縁
材料から成る絶縁基体、 １４は蓋体である。
前記絶縁基体１２は、その略中央部番こ凹部Ｃが形成さ
れた底板１２ａと該凹部Ｃより若干広い開口ｇＥ［を有
する上板１２ｂとから構成されており、底板１２ａの凹
部Ｃと上板１２ｂの開口部Ｈにより半導体素子１１を収
納するだめの空所Ｘが形成される。
れた底板１２ａと該凹部Ｃより若干広い開口ｇＥ［を有
する上板１２ｂとから構成されており、底板１２ａの凹
部Ｃと上板１２ｂの開口部Ｈにより半導体素子１１を収
納するだめの空所Ｘが形成される。
前記底板１２ａの凹部Ｃ底面には、半導体素子１１が樹
脂、ガラス、ロウ材等の接着剤（不図示）を介し取着固
定されている。
脂、ガラス、ロウ材等の接着剤（不図示）を介し取着固
定されている。
また前記絶縁基体１２の空所ｘｍ辺表面、即ち上板１２
）の開口部Ｈ周辺表面には、後述するように半田を介し
て蓋体１４を容易かつ確実に接合するために第１金属層
１５ａ及び第２金属層１５ｂが被着形成されている。
）の開口部Ｈ周辺表面には、後述するように半田を介し
て蓋体１４を容易かつ確実に接合するために第１金属層
１５ａ及び第２金属層１５ｂが被着形成されている。
前記絶縁基体１２の底板１２ａと上板１２’ｂはガラス
粉末やセラミック粉末を従来周知のプレス成形法を採用
することにより所定形状に成形するとともに、９００〜
１６００℃の温度で焼成し焼結−一体化させることによ
り形成される。
粉末やセラミック粉末を従来周知のプレス成形法を採用
することにより所定形状に成形するとともに、９００〜
１６００℃の温度で焼成し焼結−一体化させることによ
り形成される。
また、前記絶縁基体１２の底板１２ａと上板１２１）間
には、半導体素子１１を外部回路に電気的に接続するた
めの外部リード端子１３が、−万端が空所Ｘ内に露出し
他端が絶縁基体１２外側に露出するようにガラス等の溶
着部材１８により溶着されており、該外部リード端子１
３は半導体素子１１の各電極がワイヤ１９を介し電気的
に接続され、外部リード端子１３を外部回路に接続する
ことにより半導体素子が外部回路と接続されることとな
る。
には、半導体素子１１を外部回路に電気的に接続するた
めの外部リード端子１３が、−万端が空所Ｘ内に露出し
他端が絶縁基体１２外側に露出するようにガラス等の溶
着部材１８により溶着されており、該外部リード端子１
３は半導体素子１１の各電極がワイヤ１９を介し電気的
に接続され、外部リード端子１３を外部回路に接続する
ことにより半導体素子が外部回路と接続されることとな
る。
尚、前記外部リード端子１３は、 コバール（Ｆｅ−Ｎ
ｉ −ＣＯ）や４２ Ａ１１０７ （Ｆｅ、 −Ｎｉ）
等の金属材料から形成されている。
ｉ −ＣＯ）や４２ Ａ１１０７ （Ｆｅ、 −Ｎｉ）
等の金属材料から形成されている。
前記絶縁基体１２に接合される蓋体１４はコバールや４
２ Ａ１１ｏｙ 等から成る金属板あるいはセラミック
板の外局端縁部（こ金属化層（メタライズ金属層）を形
成したものが用いられる。
２ Ａ１１ｏｙ 等から成る金属板あるいはセラミック
板の外局端縁部（こ金属化層（メタライズ金属層）を形
成したものが用いられる。
か（して、この半導体パッケージによれば、絶縁基体１
２の空所Ｘ底面即ち底板１２ａの凹部Ｃ底面に半導体素
子１１を取着固定するとともに該半導体素子１１の各電
極をワイヤ１９を介し外部ＩＪ ＋ド端子１３に接続さ
せた後、絶縁基体１２と蓋体１４を接合することにより
その内部に半導体素子１１が気密封止され、半導体装置
となる。
２の空所Ｘ底面即ち底板１２ａの凹部Ｃ底面に半導体素
子１１を取着固定するとともに該半導体素子１１の各電
極をワイヤ１９を介し外部ＩＪ ＋ド端子１３に接続さ
せた後、絶縁基体１２と蓋体１４を接合することにより
その内部に半導体素子１１が気密封止され、半導体装置
となる。
本発明においては、絶縁基体の半導体素子を収納するた
めの空所周辺表面に■−Ｐｄ （Ｐｄ ＝ １０重量％
以上）又Ａｇ−Ｐｔ（Ｐｔ： １０重量％以上）から成
る第１金属層と■−Ｐｉ （Ｆ’ｉ ＝ ７重量％以下
）又はＡｕから成る第２金属層を形成することが重要で
ある。
めの空所周辺表面に■−Ｐｄ （Ｐｄ ＝ １０重量％
以上）又Ａｇ−Ｐｔ（Ｐｔ： １０重量％以上）から成
る第１金属層と■−Ｐｉ （Ｆ’ｉ ＝ ７重量％以下
）又はＡｕから成る第２金属層を形成することが重要で
ある。
このため第１ｉ）＋こ示す実施例では、蓋体１４が接合
される絶縁基体１２の空所Ｘ周辺表面即ち上板１２１）
の開口部Ｅ周辺表面に■−Ｐｉ （Ｐｄ ＝ １０重量
％以上）又■−Ｐｔ （Ｐｔ ＝ １０重量％以上）か
ら成る第１金属層１５ａとＡｇ −Ｐｉ （Ｍミ７重量
％以下）又Ａｕから成る第２金属層１５１）が形成され
ている。
される絶縁基体１２の空所Ｘ周辺表面即ち上板１２１）
の開口部Ｅ周辺表面に■−Ｐｉ （Ｐｄ ＝ １０重量
％以上）又■−Ｐｔ （Ｐｔ ＝ １０重量％以上）か
ら成る第１金属層１５ａとＡｇ −Ｐｉ （Ｍミ７重量
％以下）又Ａｕから成る第２金属層１５１）が形成され
ている。
前記第１金属層１５ａとして選ばれた合金は半田を封止
部材として使用した場合の溶融が皆無で、かつ絶縁基体
１２及び第２金属層１５１）との接合強度が大であり、
絶縁基体１２表面に、第２金属層１５１）を強固に接合
させることができる。
部材として使用した場合の溶融が皆無で、かつ絶縁基体
１２及び第２金属層１５１）との接合強度が大であり、
絶縁基体１２表面に、第２金属層１５１）を強固に接合
させることができる。
また前記第２金属層１５１）として選ばれた合金は第１
金属層１５ａとの接合強度が極めて大で、かつ封止部材
としての半田と極めて濡れ性が良く、半田を介して蓋体
１６を強固に接合させることができる。
金属層１５ａとの接合強度が極めて大で、かつ封止部材
としての半田と極めて濡れ性が良く、半田を介して蓋体
１６を強固に接合させることができる。
尚、前記第１金属Ｊ１１５ａは■に対し、Ｐｌ又はＰｔ
の含有量が１０重量％未満であると、封止部材としての
半田を加熱溶融せしめた際第１金属層１５ａのＡｇか半
田中に移行し、第１金属層１５ａと絶縁基体１２との接
合強度が大きく劣化してしまう、 ため絽に対する乙
又はＰｄの含有量は１０重量％以上に特定される。
の含有量が１０重量％未満であると、封止部材としての
半田を加熱溶融せしめた際第１金属層１５ａのＡｇか半
田中に移行し、第１金属層１５ａと絶縁基体１２との接
合強度が大きく劣化してしまう、 ため絽に対する乙
又はＰｄの含有量は１０重量％以上に特定される。
前記第２金属層１５１）は絽−里で形成した場合、Ａｇ
ｌこ対するＰｌの含有量が７重量％以上であると封止部
材としての半田の濡れ性が劣り、蓋体１６を強固に接合
することができなくなることから７重量％以下に特定さ
れる。
ｌこ対するＰｌの含有量が７重量％以上であると封止部
材としての半田の濡れ性が劣り、蓋体１６を強固に接合
することができなくなることから７重量％以下に特定さ
れる。
前記第１及び第２金属層１５ａ 、 １５’ｂの形成は
従来周知の厚膜手法等が用いられ、例えばそれぞれ、適
正比に混合した金属粉末にセルロース系の有機バインダ
ーと適当な溶剤を添加してペースト状と為したものをス
クリーン印刷法により上板１２’ｂの開口部Ｅ周辺に印
刷塗布して約８００℃〜９００℃の温度で焼成すること
により形成される。
従来周知の厚膜手法等が用いられ、例えばそれぞれ、適
正比に混合した金属粉末にセルロース系の有機バインダ
ーと適当な溶剤を添加してペースト状と為したものをス
クリーン印刷法により上板１２’ｂの開口部Ｅ周辺に印
刷塗布して約８００℃〜９００℃の温度で焼成すること
により形成される。
このように絶縁基体１２の空所Ｘ周辺表面に第１金属層
及び第２金属層を設けることにより、蓋体１６を融点が
約２００℃と極めて低い半田（ｐｂ −８ｎ ）を介し
て絶縁基体工２に接合させることが可能となり、これに
よって内部に収納した半導体素子１１を熱破壊させたり
、半導体素子１１の微小回路要素の特性に熱変化を与え
、誤動作させたりすることは−切な（半導体素子１１を
半導体パッケージ。（２）前記Ａｇージ内に気密に封止
することが可能となる。
及び第２金属層を設けることにより、蓋体１６を融点が
約２００℃と極めて低い半田（ｐｂ −８ｎ ）を介し
て絶縁基体工２に接合させることが可能となり、これに
よって内部に収納した半導体素子１１を熱破壊させたり
、半導体素子１１の微小回路要素の特性に熱変化を与え
、誤動作させたりすることは−切な（半導体素子１１を
半導体パッケージ。（２）前記Ａｇージ内に気密に封止
することが可能となる。
尚、本発明昏こおいては絶縁基体１２の空所周辺表面に
形成される第２金属層の厚みを■−■を用いる場合には
１５μｍ以上、 Ａｕを用いる場合には３ ａｍ以上と
為すと半田１６を加熱溶融させた際に第１金属層１５ａ
中Ｐ１がｇ４２金属層１５ｂに移行し第２金属層１５ｂ
における半田濡れ性が劣化してしまうのを有効に防止す
ることから、絽−Ｈの場合は１５μｍ以上、Ａｕの場合
は３μｍ以上と為すことが好ましい。
形成される第２金属層の厚みを■−■を用いる場合には
１５μｍ以上、 Ａｕを用いる場合には３ ａｍ以上と
為すと半田１６を加熱溶融させた際に第１金属層１５ａ
中Ｐ１がｇ４２金属層１５ｂに移行し第２金属層１５ｂ
における半田濡れ性が劣化してしまうのを有効に防止す
ることから、絽−Ｈの場合は１５μｍ以上、Ａｕの場合
は３μｍ以上と為すことが好ましい。
〈発明の効果〉
かくして本発明の半導体パッケージ擾こよれば、絶縁基
体の略中央部に形成された空所周辺表面に絶縁基体との
接合強度が大であるＡｇ −Ｐｄ （Ｐｄ＝１０重量％
以上）又は絽−Ｐｔ （Ｐｔ ２１６重量％以上）から
成る第１金属層を形成するとともに、半田との濡れ性が
良好なＡｇ −Ｐｄ（ＰＣＬ＝ ７重量％以下）又はＡ
ｕから成る第２金属層を形成したことから絶縁基体と蓋
体とを従来のガラス（４２０〜４５０℃）に比して約２
分の１の２００℃で溶融する半田を使用して接合するこ
とが可能となり、これによって半導体素子に印加される
熱は極小となり、半導体素子の熱破壊や特性の熱変化が
皆無となって、半導体素子を長期間にわたって安定かつ
正常に作動させることのできる安価な半導体パッケージ
。（２）前記Ａｇージを提供することができる。
体の略中央部に形成された空所周辺表面に絶縁基体との
接合強度が大であるＡｇ −Ｐｄ （Ｐｄ＝１０重量％
以上）又は絽−Ｐｔ （Ｐｔ ２１６重量％以上）から
成る第１金属層を形成するとともに、半田との濡れ性が
良好なＡｇ −Ｐｄ（ＰＣＬ＝ ７重量％以下）又はＡ
ｕから成る第２金属層を形成したことから絶縁基体と蓋
体とを従来のガラス（４２０〜４５０℃）に比して約２
分の１の２００℃で溶融する半田を使用して接合するこ
とが可能となり、これによって半導体素子に印加される
熱は極小となり、半導体素子の熱破壊や特性の熱変化が
皆無となって、半導体素子を長期間にわたって安定かつ
正常に作動させることのできる安価な半導体パッケージ
。（２）前記Ａｇージを提供することができる。
第１図は本発明の半導体パッケージを示す断面図、′ｓ
２図は従来の半導体パッケージを示す断面図である。 ２．１２−・・絶縁基体 ３．１３・・・外部リード端子 ４．１４−・・蓋 体 ６．１６・・・封 上 部 材 １５ａ・・・・・・第１金属層
２図は従来の半導体パッケージを示す断面図である。 ２．１２−・・絶縁基体 ３．１３・・・外部リード端子 ４．１４−・・蓋 体 ６．１６・・・封 上 部 材 １５ａ・・・・・・第１金属層
Claims (3)
- （１）略中央部に半導体素子を収納するための空所を有
する絶縁基体と蓋体とから成る半導体パッケージに於い
て、前記絶縁基体の空所周辺表面にＡｇ−Ｐｄ（Ｐｄ＝
１０重量％以上）又はＡｇ−Ｐｔ（Ｐｔ＝１０重量％以
上）から成る第１金属層とＡｇ−Ｐｄ（Ｐｄ＝７重量％
以下）又はＡｕから成る第２金属層を形成したことを特
徴とする半導体パッケージ。 - （２）前記Ａｇ−Ｐｄから成る第２金属層の層厚が１５
μｍ以上であることを特徴とする特許請求の範囲第１項
記載の半導体パッケージ。 - （３）前記Ａｕから成る第２金属層の層厚が３μｍ以上
であることを特徴とする特許請求の範囲第１項記載の半
導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204549A JPS6182448A (ja) | 1984-09-29 | 1984-09-29 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204549A JPS6182448A (ja) | 1984-09-29 | 1984-09-29 | 半導体パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6182448A true JPS6182448A (ja) | 1986-04-26 |
| JPH043666B2 JPH043666B2 (ja) | 1992-01-23 |
Family
ID=16492343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204549A Granted JPS6182448A (ja) | 1984-09-29 | 1984-09-29 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760466A (en) * | 1995-04-20 | 1998-06-02 | Kyocera Corporation | Semiconductor device having improved heat resistance |
-
1984
- 1984-09-29 JP JP59204549A patent/JPS6182448A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760466A (en) * | 1995-04-20 | 1998-06-02 | Kyocera Corporation | Semiconductor device having improved heat resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043666B2 (ja) | 1992-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500304B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
| JPS6182448A (ja) | 半導体パツケ−ジ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JPS58215812A (ja) | 水晶振動子等の密封容器 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6366062B2 (ja) | ||
| JP3145602B2 (ja) | 半導体素子収納用パッケージ | |
| JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
| JPS634350B2 (ja) | ||
| JPS598361Y2 (ja) | Ｉｃパツケ−ジ | |
| JP3138186B2 (ja) | 半導体装置 | |
| JPH0637196A (ja) | 半導体素子収納用パッケージ | |
| JPH043499Y2 (ja) | ||
| JP2514901Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2517203Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06244294A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |