JPS6182473A - 量子結合装置 - Google Patents

量子結合装置

Info

Publication number
JPS6182473A
JPS6182473A JP60144116A JP14411685A JPS6182473A JP S6182473 A JPS6182473 A JP S6182473A JP 60144116 A JP60144116 A JP 60144116A JP 14411685 A JP14411685 A JP 14411685A JP S6182473 A JPS6182473 A JP S6182473A
Authority
JP
Japan
Prior art keywords
well
carriers
wells
energy
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60144116A
Other languages
English (en)
Inventor
ロバート テイー・ベイト
マーク エイ・リード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6182473A publication Critical patent/JPS6182473A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36Unipolar devices
    • H10D48/362Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/53Physical imperfections the imperfections being within the semiconductor body 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8181Structures having no potential periodicity in the vertical direction, e.g. lateral superlattices or lateral surface superlattices [LSS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901Materials
    • H10P14/2907Materials being Group IIIA-VA materials
    • H10P14/2911Arsenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202Materials thereof
    • H10P14/3214Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221Arsenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34Deposited materials, e.g. layers
    • H10P14/3402Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子!aillfに係わる。
〔従来の技術および発明が解決しようとする問題点〕
MO3装置が4分の1ミクロンのチャンネル長さの域に
達する頃には、或いは恐らくもっとずっと大きな寸法の
時でさえ、従来のVLS[11積技術テクノロジーはそ
れ以上のスケーリングを妨げられるであろうと言う事が
一般的に認識されている。集積回路の可能性の多くの前
進はスケーリングの絶え間無い進歩に基づいていた故に
、近い将来のこの障害は大きな関心事である。
従って本発明の目的は、能動装置が、寸法が4分の1ミ
クロンよりも小さな活性領域を持ち得る集積回路テクノ
ロジーを提供する事である。
本発明のもう1つの目的は、各々の能動装置の占める全
面積が平均1平方ミクロンの174以下の能動装置を製
造する事の出来る集積回路テクノロジーを提供する事で
ある。
従来の集積回路テクノロジーのもう1つの内在的制約は
速度である。MO5装置はチャンネル長さ走行時間の故
にその速度の点て内在的制約を持っている。集積化の出
来るバイポーラ装置も又、ベース幅走行時間に起因する
内在的な速度制約を有しており、又電力散逸も多いと思
われる。
従って、どの様なMO5装置よりも高い潜在的最高速度
を持つ能IJI装置を提供する事が本発明の1つの目的
である。
どの様なバイポーラ装置よりも潜在的に速い能動装置を
提供する事は本発明のもう1つの目的である。
どの様なバイポーラ装置よりも潜在的に遠く、又電力散
逸も非常に少ない能動装置を提供する事は本発明のもう
1つの目的である。
〔問題点を解決するための手段〕
本発明に従って次のものが提供される。
すなわち、 各々が、最小ディメンション500オングストローム以
下又他のディメンシプンが1,000オングストローム
以下の半導体材料の島を含む複数の第1と第2のボテン
シャルウェルと、 キャリアの最小ポテンシャルエネルギーが上記のウェル
の中のキャリアの最小ポテンシャルエネルギーよりも少
なくとも50ミリ電子ボルト高く、上記のウェルが、上
記のいずれのウェルの最小物理ディメンションの3倍以
下の距離によって互いに物理的に分離されている、上記
の第1と第2のウェルの間に挿入された障壁媒体と、 上記の第1のウェルの中にキャリアを注入するための手
段と1 、E記第2のウェルからキャリアを除去するための手段
と、 を含む電子装置である。
〔実施例〕
本発明は、これ迄集積回路を作る為に電子工業界で用い
られて来たトランジスタやダイオードの構造とは基本的
に異なる能動装置を示す、即ち本発明によって示されて
いる能動装置は電界効果トランジスタでもバイポーラト
ランジスタでもなく、基本的に且つ全く異なる原理に従
って働く。
本発明の多くの実施態様の鍵となる特徴は一対の近接し
て結合された量子ウェルであるが、この量子ウェルの各
々の極めて小さく、その電子ポピユレーションが量子化
される程小さい、即ち、ウェルの中の電子は幾つかの許
容エネルギーのうち1つだけしか持てない。
本発明は古典物理学では解析する事が出来ず、量子力学
の知識で理解しなければならない装置の作動4#態を示
している。
半導体プロセッシング分野に於ける進歩は今や、電子の
ブロッホ波長に匹敵する、極めて小さな寸法でパターン
を省かれる様な半導体構造を可能にしている。(ブロッ
ホ波長は半導体の中の電子の“幅”を測定する。電子の
位置は確率分布によって測定されなければならず、その
位置には成る程度の幅がある6)本発明は、これ迄の半
導体や集積回路の装置では見られなかった種類の新しい
原理の作動が可能な、新しいタイプの装置IJI造を達
成する為にプロ7ホ波長に近い寸法のパターン化された
構造を利用する事が出来ると言う事を利用している。
本発明の中で用いられている鍵となる作動原理の幾つか
を説明する簡単化されたサンプル実施態様が図1に示さ
れている。砒化ガリウム(ガリウム砒素)の離隔したウ
ェルが砒化アルミニウム・ガリウムのマトリックス(母
&1m)の中に埋込まれている。半導体技術で良く知ら
れている様に、AlGaAsの禁止帯の幅(バンドギャ
プ)はQaAsのそれよりも広い、(もっと正確に言え
ば、AffxGa+−、Asの式を持つ擬慎二元合金は
すぺて、Xの関数として増加してゆく禁止帯の幅を持つ
半導体である。)この異なる禁止帯の幅は、格子内の伝
導帯電子のポテンシャルエネルギーがGaAsの領域内
ではAlGaA3の領域内よりも低いと言う事を意味し
ている。この材料系の特別な長所は、GaAsとAff
iGaAiとの間の界面が非常に良い挙動をする界面で
あると言う事であり、即ちこれらの界面は橿めて低い密
度の表面エネルギー準位で作る事が出来(Si/SiO
□界面よりも低い)、且つ界面のGaAs側とAlGa
As側との間でほとんど完全な格子整合を保つ事が出来
る。しかしながら、以下に論じられる様に、本発明は、
車に半導体だけにとどまらず、広い範囲にわたる様々な
素材系を用いて実施する事が出来る。
図1のサンプル実施態様に於いて、ウェル10は約12
5オングストロームの幅を持ち、又ウェル相互間の間隔
も又約125オングストロームである。これらのウェル
のディメンシヨン(寸法)は、ウェルの中の電子のエネ
ルギー状態が量子化される程十分小さい。即ち、これら
のウェルは好ましくは立方形に作られるが、上記の様な
ディメンションの立方形のウェルの中の電子の許容エネ
ルギー状態は電子のふるまいの為の実効質量返信計算を
用い、量子力学の箱の中の単純粒子の問題として容易に
計算する事が出来る。かくして、例えば、上記のウェル
のディメンションの場合で且つアルミニウム濃度を35
%とすると、4つの許容エネルギー状態が存在し、その
最も下にあるエネルギー状態はGaAsを伝導帯の最低
点のボトムの上方にあり、且つ2番目に低いエネルギー
状態から0.070を子ボルトだけ分離されている。2
番目に高いエネルギー状態は更に0.114電子ボルト
だけ上方にある。これらのエネルギー状態は量子化され
たものとして取り扱わねばならないと言う事に注量する
事、この事は、ウェルの中の電子のエネルギーはこれら
の許された、分、7i11 したエネルギー準位のうち
の1つ止正確に等しくならなければならず、その他の値
を取る事は出来ない、と言う事を1株している。
この事が本発明の鍵である。この事が通常の半導体装置
(例えそれが現在の半導体装置のスケーリングによって
達成される進んだ半導体装置であっても)との基本的な
相異であると言う事に注意する事、何故な石、従来のす
べてのソリッドステー十装置は□例えそれが電界効果形
又はバイポーラ形のトランジスタ或いはその他のどの様
なものであれm−半導体の伝導帯の中の電子のエネルギ
ー準位2がほぼ連続している事を要求しているからであ
る。
この様な量子化された系の中の各々のエネルギー準位が
入れる事の出来る電子数は厳しく制限されていると言う
事が注意されるべきである。即ち、本例の各々のウェル
のなかの最も下方にあるエネルギー準位はわずか2個の
電子、次に高い準位はわずか6個の電子、その次に高い
準位はわずか10個の電子、等々、しかそれぞれ受は入
れる事が出来ない。
この事はウェルの中のキャリア数が厳しく制、@されて
いると言う事を意味している。かくして、もし次のウェ
ルのエネルギー状態が既に完全に充満されていれば、キ
ャリアはそのエネルギー状態へトンネルしてゆく事は出
来ない、各々のウェルは同時にわずかな数のキ十す7し
か含む事は出来ないが、他方では遷移時間が明らかに短
く (代表的に言えば1ピコ秒よりもルよるかに短い)
、多くのウェル対を並列に働かせる事によって全電流を
増やす事が出来ると言う事が注意されるべきである。
さて、この簡単な実aB襟ではウェルは互いに、1つの
ウェルの中の電子の確率密度が隣のウェルの中へ及ぶ程
十分に近接して配置されている、即ち、図1のウェル1
0と12は互いに十分に近接しているので電子はお互い
の間を容易にトンネルする事が出来る。特に、図1bに
示されている様に、第1のウェルの中の電子ルよ第2の
ウェルの中の同じエネルギーの状態へ容易記トンネルす
る事が出来るが、勿論これ羞よ、空いている状態が第2
のウェルの中で実際に存在しているのと同じエネルギー
を持っている特にしか行われ得ない。
しかしながら、2つのウェルの中のエネルギー準位が同
列にないと仮定してみよう、この場合には第1のウェル
の中の電子は第1のウェルとは異なるエネルギーを持つ
第2のウェルの状態(準位)へトンネルする事しか出来
ないが、この探な状態へのトンネルが出来るのは第2の
ウェルの中の、下方にある利用可能な状態のエネルギー
に到達する為に十分なエネルギーを電子が失うか或いは
獲得する事が出来る様な何らかのメカニズムも又存在し
ている時だけである。
この様なトンネル現象を達成する為に電子エネルギーを
変化させる為の主要メカニズムが表面エネルギー準位を
介する弛緩作用(緩和)である、[!pち、半導体の界
面と同様の極めて良性のGaAsとAi!GaAsの界
面でさえも、界面に無視する事の出来ない密度の表面エ
ネルギー準位を持っている。もし電子が散乱の為に利用
可能な位置(サイト)の1つを横切ると、この様な表面
エネルギー準位は散乱現象を起こさせ、電子がより高い
又はより低いエネルギーへ転移するのを許す。即ち、こ
の界面は、ウェルとウェルのエネルギー準位が同列にな
い場合でも電子がウェルとウェルの間を遷移する事が出
来ろ様に電子からのエネルギーを変える事の出来る面積
密度の散乱サイトを持つと説明す4事ができる。
この遷移主−Fは非弾性トンネル現象として知られてい
る。第1のウェルか←第2のウェルへ電子がエネルギー
の変化無しにトンネルするトンネル現象のもう1つのモ
ードは共鳴トンネル現象として知られている。
トンネル現象はエネルギーと運動量の両方の保存を要求
する。運動量も又小さいポテンシャルウェルでは量子化
される。即ち、ボテンノヤルウェルの境界を画定してい
る箱の各々のディメンションの中で、そのディメンショ
ンの長さが短くなればなる程、その運動量成分の許容値
の幅も広くなる。かくして、後に引用される3o1on
er他の文献の中に報告されている樺に、共鳴トンネル
現象は非常に近接して置かされ比較的低いポテンシャル
の2枚の薄いシートの間でも起こり得る。
ポテンシャルウェルの2つのディメンションは非常に大
きいから、これらの2つのディメンションの中の運動量
成分は量子化されない。
即ち、ポテンシャルウェルの1つのディメンションが大
きいと、この方向の運動量成分の間隔は、背景となって
いる格子のフォノンが運動量の差異をもたらすのにを効
となる程、近接する。!IIち、格子の中に見られるフ
ォノンの密度はボーズニアインシュタイン統計に従い、
前景の格子の温度TでエネルギーEの格子の中に見られ
るフォノン数は、 EXP(E/KT)−1 として変化する。フォノンのこのエネルギー分布はまた
フォノンの運動量の大きさの分布をも意味しており、又
、フォ、ノンは妥当な半導体材料の中ではほぼ等方性と
して取り扱う事が出来るから、この同じ分布は運動量の
いずれか1つの特定の成分について希望する値を持つフ
ォノンの分布をも規定している。かくして、ポテンシャ
ルウェルの中の運動量の量子化は温度に関連してのみ分
離したもの(discrete)あるいは疑似連ht 
(quasi  continuous)のものとして
考える事が出来る。即ち、例えば、幅1.000オング
ストロームの箱はIKで運動量の量子化をもたらすであ
ろう、何故ならフォノンのボピエレーションはエネルギ
ー的に低い準位へ向かって殺到するであろうが、300
にでは無数の格子を背景とするフォノンのポピエレーシ
ョンがあって、許容運動量の値と値の間のギャップを構
わたししてしまうので、この方向での許容運動量の値と
値の間の分離はあまり意味が無い事になるであろうから
である。即ち、この方向の運動量は疑f以連続値として
扱われるべきであろう、即ち、入って来るキャリアが持
っているこの運動量成分の値がどうであっても、格子の
フォノンがこの運動量成分を許容値の1つに迄合わせて
しまう事が出来るので、なおトンネル現象が可能となる
。もし運動量の3つの成分のすべてが別々に量子化され
れば、エネルギーも又別々に量子化されねばならない事
になる。
エネルギー準位の量子化は(荒い近位で言えば)ポテン
シャルウニル体積にのみ依存しているので、薄くて偏平
なポテンシャルウェルは運動量の1つの成分については
エネルギー準位を量子化し且つ別々の許容準位を明確に
分離する事が出来るであろうが、他の2つの運動量成分
の許容値は互いに近接しており、従ってこれらの値がト
ンネル現象に対して実際的な強制を課する事はないであ
る。
即ち、共鳴トンネル現象の利得は、合致させられるべき
パラメータの数に従って高められる0間隔の近接した2
つの立方形のボテンンヤルウェルの間に於けるトンネル
現象の場合、運動量(従ってエネルギー)の3つのすべ
ての成分は第1のウェルの中のキャリアが出てゆく状態
と第2のウェルの中のキャリアが入ってゆく状態との間
で整合していなければならない、即ち、もし入って来る
キャリアが3つのすべての運動量の要求を満たしていな
ければ、キャリアが3つの運動量の値の各々の差を満た
す為にぴったりと見合った成分を持つ格子フォノンを見
付けるチャンスは非常に少ない。しかしながら、もし調
整されるべき成分が唯一であれば、偶然的に格子フォノ
ンとの相互作用によってこれを行うチャンスはずっと多
(なる。
かくして、本発明の好ましい実施ILi様は運動璽のす
べての3つの成分が量子化された構造を用いている。し
かしながら、本発明の幾分好ましさの劣る第1群の別の
実施B様は運動量の2つの成分だけは量子化されている
がエネルギーは量化かされていない構造、即ち近接配置
された複数の薄いワイヤ、を用いている。フォノンによ
って助けられたプロセスだけによって運動量の要求を満
たす事は容易であるが、エネルギーと運動量の両方の対
話を満足させる必要性が非弾性トンネル現象の背景の割
合を抑制させている。即ち、冶金学的界面にある散乱の
中心がキャリアのエネルギーを変える事が出来れば、格
子フォノンの1つが1!!勅量に適切な調査をもたらす
事は容易である。
装置のディメンションがより小さく作られているので、
次の様な2つの好ましい効果が達成される、第1に、ウ
ェルのディメンシーンが小さくなると共にウェルの中の
量子化されたエネルギー準位のセパレーシッンが増大す
る。第2に、ウェルが互いにより近接すると共に、トン
ネル現象の速廣が上昇する。即ち、トンネル現象の確率
は定数xexp(−2dxfNり)として表される、但
しdはウェルとウェルの間の距離又Eはエネルギー差で
ある。
この指数的依存性は、ウェルとウェルとの間の距離が小
さくなると共に共鳴トンネル現象の確率が著しく高まる
と言う事を意味している。非弾性トンネル現象はそれと
同じ様には増えない、何故なら上述の通り、良い材料の
中では、非弾性トンネル現象は散乱の中心の密度によっ
て制限されているからである。
かくして、ウェル相互間の間隔が約125人又はそれ以
下の場合は室温での作動が可能となる。
共鳴トンネル現象に対する制限は熱的゛スメアリング即
ち、背景の熱エネルギーによって誘起されるエネルギー
準位のボピエレーシランの再分配、によってもたらされ
る、!pち、分離したエネルギー準位の各々のウェルの
内部に於ける状態分布密度が熱的スメアリングによって
幾分広げられる。より高い温度では熱的スメアリングは
より大きくなる。熱的スメアリングがもたらす問題は、
熱的スメアリングがより高いエネルギー準位の状態をも
たらさない様にする為に、作動温度が十分に低くなけれ
ばならないと言う事である。aち、偶然的な合致と双方
向の弾性的トンネル現象を除去する為に電子は量も低い
エネルギー準位になければならない、これによって、エ
ネルギー間隔は電子の熱エネルギーよりもずっと大きく
なければならないと言う条件に’a 元すa ル、かく
して、Ala、x Qa*、^SSマトリックス中のG
aAsウェルを用いて4@にで作動させた場合には、ウ
ェルの暢(及びウェルの間隔)は約0.1〜0.2ミク
ロン又はそれ以下でなければならない、しかしながら、
作動温度を300″にへ引き上げる為には、限界ディメ
ンションを125オングストローム又はそれ以下のオー
ダーの数迄引き下げる事が必要である。
更に、図2に示されている様に、互いに隣接しているウ
ェルのエネルギー準位は、バイアスをかける事によって
簡単に整列させ或いは整列させない事が出来る0本ケー
スでは、伝導の方向に十分なバイアス電圧がかけられて
いるので、第2のウェルの中の第2の単位が第1のウェ
ルの中の第1の準位と整列させられている。この様な条
件下では共鳴トンネル現象が規制的に起こり、且つ第2
の準位から第2のウェルの中の基底接層への急速な緩和
が、この装置が単方向性であると言う事を保証している
もしこれと同じ構想に対してゼロバイアスを加えた場合
には、共鳴トンネル現象はなお可能であろうが、それは
恐らく双方向性となろう、即ち、ゼロバイアス時には2
つの隣接するつ風ルの中のエネルギー準位は整列するが
、電子は第1のウェルから第2のウェルヘ向かって、丁
度第2のウェルから第1のウェルへ向がってトンネルす
るのと同じ位速く、トンネルするであろう、但し、もし
図2に示されているバイアスの半分のバイアスが加えら
れると、共鳴トンネル現象は(十分に低い温度の下では
)禁止され、非弾性的トンネル現象だけが許容されると
言う事に注意する事。
図3に示されているこの様なバイアス条件の下では、電
子は上に論じられた遺り散乱現象が同時に起こる時にの
みウェル1の状態からより低いウェル2の状態へ遷移す
る事が出来る。か(して、ディメンシヨンが小さい時に
は、非弾性遷移の頻度はを効散乱サイトの密度によって
制限される。しかしながら、散乱サイトの密度は実際に
は面積密度である。何故なら、散乱サイトの密度は結晶
格子内の粒子又は内部欠陥からよりもむしろ主として表
面エネルギー準位から生じるからである。かくして、制
限因子が欠陥の面積密度である故に、非弾性トンネル電
流はウェルとウェルの間の距離によっては比較的影響を
受けない。
この事は、良質の材料の場合、ディメンションがスケー
リングされると共に共鳴トンネル電流が著しく増加する
が、非弾性トンネル電流はそれ程増加していないと言う
事を意味している。
これからの現象の結果、2つのウェルの間に於けるトン
ネル現象の電流/電圧のグラフはほぼ図4に示されてい
る様に見えると言う事になる。即ち、非弾性トンネル現
象は印加された電圧と共にぼぼ指数関数的に増加する電
流を供給する。共鳴トンネル現象も又、2つのウェルの
エネルギー準位が整列されるバイアス電圧の時に、この
曲線に対して付加される少なくとも1つの電流のピーク
を供給する。かくして、相当大きな良性の差抵抗の作動
条件が得られる。即ち、5ollnet他の6周波数2
.5THz迄における量子ウェルを通る共鳴トンネル現
象”応用物理書1J43号、588頁(1983年)(
3o11nereL    al、”Re5onant
   Tunneling   Through   
Quantum Wa口s at Frequency
   up   to   2.5TH2”43   
Appliad   Physics   LeLte
rs  588 (1983))の中に報告されている
様に、利得のあるミリメートル・ダイオードが得られろ
、(但し、この論文は上に述べられた樺に唯一の運動量
成分だけが分離されているポテンシャルエラエルを用い
た。
)一般的に共鳴トンネル現象の物理学として知られてい
るものを扱っているその他の費量的参考文献には次のも
のがある、chang他、“二重障壁半導体に於ける共
鳴トンネル現象”(ResonanL  Tunnel
ing  in  Sem1conductorDou
ble  Barriers)、応用物理字書FJ24
号、593頁(1974年)、7su他“超格子の中に
於ける伝導電子の非直線光学応答″ (Nonline
ar  0pLical   Re5ponse   
or   C。
nduetion    Electrons    
in  a  5uper  Laatce)、応用物
理字書fi719号、246頁(1971年)、Leb
wohl他、“超格子に於ける電気輸送特性”  (E
lectrical  Transport Prop
ertiesin  a  5uper  Latti
ce)、応用物理学ジャーナル(Journal  。
f  Applied  physics)41号、2
664頁(1970年)、及びVojak他、“金属有
機化学蒸着によって作られたマルチプル量子ウェルAf
fi、Ga、−1lAs−GaAsP−nヘテロ構造レ
ーザの低温度作動” (Lowtemperaturs  opration
  o(MulLiple  Quantum−Wel
l  AらGa、−、A3−GaAs  P−n  H
@tero  5LrucLure    La5er
s    Grownby   a   Metal 
  OrganicChemical    Vapo
t   D eposition)一応用物理学ジャー
ナル50号、5830頁(’1979年)、これらの5
つの参考文献はこれによってレファレンスに組み込まれ
る。(これ迄の議論の幾つかの部分はこれからの論文や
恐らくはその他の文献の中に反映されている様な公知の
物理学を反映しているに過ぎないが、これ迄の!l論の
その他の部分は公知ではなく、先行技術中のいかなる理
解も反映されていないと言う事が注意されるべきである
。) しかしながら、先行技術は唯一のディメンションについ
て量子化されたポテンシャルウェルを示しており、この
様なポテンシャルウェルは弾性トンネル現象の為の選択
規則に対する要求の緩和を示唆している0本発明の好ま
しい実施す様よりは厳密な選択規則を有しており、且つ
(3つのすべてのディメンシロンが量子化される故に)
1つのディメンションについて量子化された装置にりも
劇的により多くの利得を有しているはずである。本発明
は、3つのすべてのディメンションが量子化されており
、この事がトンネル現象の条件に対して他の構造の場合
とは大いに異なる要求を課している、即ち、運動量の要
求が希望する弾性共鳴トンネル現象以外のものを大いに
抑圧している、と言う点でエサキ・トンネルダイオード
も2デイメンシヨン性の電子ガス構造体とは大いに異な
っている。
以上の!Il論はウェルの中にわずかな数量子準位しか
ないと言う事を仮定していたが、これからは大部分の都
合の良いウェルのディメンションの場合適当ではない、
Ai!GaAsの格子の中に1.000オングストロー
ムのCaAsのウェルが組み込まれていると言う、上記
の様な製造の中の量子準位のより現実的なエネルギー準
位図は図5に示されている様なものとなろう、箱の問題
の中の粒子に対する解決のよく知られている統計法によ
れば順次高くなってゆくエネルギー準位は互いに間隔を
徐々に狭めながら配置されていると言う事に注、きする
事。この事は、2つのウェルの間で最も低い幾つかの準
位が整列しない様なバイアス電圧の時でも、もっと高い
準位の幾つかは整列する可能性があると言う事を童味し
ている。しかしながら、これは大きな問題ではない、何
故なら高い方の準位は先に述べられた温度の要求の為に
ボピュレーシ3ンが無くなっている事が多いからである
。即ち、より高い状態から空のより低い状態への緩和の
為の寿命は一般にトンネル現象の為の代表的時間よりも
ずっと短いであろう、かくして、低い方の準位がトンネ
ル現象によってポピュレーノヨンを減らされた後で、何
らかのやり方で励起された高い方の準位はトンネルする
よりもずっと速く、電子を凍らされた低い方の皇位に向
かって緩和する傾向を持つ。しかしながら、これは、空
の低い方の単位がトンネル現象が可能となる高い方の単
位よりも下方にあると言う事を前提としている。この前
提は入力接点に対する要求を課する1次にこの要求につ
いて述べよう。
図6は2つの結合されたウェルlO及び12、並びに入
力及び出力接点14及び16から成るか系のエネルギー
準位図を示している。
2つのウェルとそれらのウェルの間の領域は好ましくは
ドープされていないのに対して、人力及び出力接点はド
ープされていると言う事に注意する事0文人力及び出力
接点を作る必要性から、ウェルの寸法に対して次の様な
2つの重要な制約が生じと言う事にも注意する事、第1
に、入力接点は、入力接点をもたらしているドープされ
た半導体の中の電子ヲェルミ準位にほぼ等しいエネルギ
ー迄、トンネル現象によって第1のウェル10のすべて
の準位を満たす、この事は、この様にしてなお満たされ
ている準位のいかなるものも、トンネル現象が起こる事
が望ましくない場合には第2のウェルの中の準位と整列
してはならないと言う事を意味している。即ち、もしウ
ェルが大き過ぎる場合には、ウェルの底部には分離され
たエネルギー状態があるが、これらのウェルは入力接点
のヲェルミ準位の下方に密接に間隔を置いて配置された
エネルギー状態を含んでいるであろう。
この事は、これらの密接に間隔を置いて配置されたエネ
ルギー状態は満たされるであろうと言う事、従ってもし
これらの密接な状態のうらのいずれかが第2のウェルの
中の状態と整列すれば共鳴トンネル電流が見られるであ
ろうと言うことを意味している。この事はこの装置の電
流利得が大きく減少されるであろうと言う事を意味して
いる。第2に、出力接点のヲェルミ準位の上にある第2
のウェルの中のすべての準位は出力接点と平衡化する、
即ち、本質的に常に充満された状態にとどまっているで
あろう、この事はそれ自体としては問題ではない、何故
なら電子は第2のウェルの中のより高いエネルギー状態
から(太きな)出力接点の中に存在している状1那の連
続体の中へトンネルする事が出来るからであるが、もし
第1のウェルの中のいずれかの準位が第2のウェルの中
のこれらの充満された準位の中の1つと整列すると2.
第1のウェルの中のその準位も又充満された状態にとど
まってしまうであろう。
入力及び出力接点は好ましくは共に縮退的よドープされ
たn型であると言う事に注意する事。
ウェルの物理的形状は完全にシャープな境界線を持って
いるものとして説明されて来たが、これは厳密には現実
的ではない、即ち、良質のBME材料の場合、遷移は一
般に非常にスムースなのでポテンシャルプロフィルは図
7に描かれているものにより正確に似ている様に見える
。これは実際には有利である、何故ならエネルギー準位
はより等間隔に近く配置される傾向をもつからである。
即ち、エネルギー順位の配置がより等間隔に近くなれば
、下方にある多数のエネルギー準位が整列されない、よ
り広いバイアス条件がある。
勿論、究極的に好ましい小さなウェルのディメン7ョン
、例えば125オングストローム、の場合、各々のウェ
ルの中の(エネルギー)状態の数は少なく、例えば1つ
のウヱル当り4つの状態、となろう、状態の数がこの様
に少ない場合には、実際に整列が存在しないバイアス条
件があろう。
上に説明された各々のトンネルa移は容重の一敗状態に
ついて限られた数の電子の遷移である。即ち、量子ウェ
ルの中の分離されたエネルギー準位の各々は成る限られ
た数の電子だけによって占められ得る。エネルギーウェ
ルがほぼ立方形と言う物理的形状を有している上述の例
の場合には、一番下方の準位は七ずか2個の電子によっ
て占められ、それ以上の電子は入らない、その次に高い
エネルギー1位はわずか6個の電子によって占められ。
それ以上の電子は入らない、第3の準位はわずか12個
の電子によって占められ、それ以上の電子は入らない。
それよりも上方の準位も、幾つかは偶然的な縮退の為に
もっと大きな最大占拠数を持つ事があり得るものの、大
部分はわずか12個の電子によって占められ得る。かく
して、キャリアは例え相手が許容エネルギー準位の場合
であってもその許容エネルギー準位が完全に占められて
しまってはいない時にしかトンネルする事は出来ないと
言う事に注意する事が重要である。各々の許容エネルギ
ー準位にある複数の状態は別の量子数によって区別され
る。即ち、例えば、第2のエネルギー準位の中の6個の
電子は可能な2つのスピン状態のうちに1つを取り、且
つ可能な3つの運動量ベクトル方向のうちの1つを取り
得る。しかしながら、等エネルギー状態の間に於けるこ
の様な区別は本発明を理解する為には比較的!I要では
ない。
かくして、各々のトンネルX1!移は整列された各々の
一対のウェルについて12111jWのキャリアを運ぶ
事が出来る。一対以上のウェルが同時に整列される事が
ある得る。その上多数の対のウェルが並列に働かせられ
得る。更に、トンネル現象の為の遷移時間は極端に短く
、1ピコ秒以下となり得る。かくして、各々のトンネル
現象の中で遷移される電子の数はわずかでしかないもの
の、それにもかかわらず妥当な電流密度が達成され得る
かくして、基本的な1群の実施態様は、上に説明された
様に、2つの量子化されたウェルが入力接点を出力接点
から分離している構造である。しかしながら、本発明の
その他の側面からその他の沢山の種類の革新的な装置の
構造がもたらされる。
例えば、本発明にもとづく3端子装置が図8の平面図に
示されている。第1の量子ドツト(点)202は第2の
量子ドツト204と対にされており、この第2の量子ド
ツト204は出力接点210と対にされている。量子ド
ツト202及び204のディメンシヨンは上で量子ウェ
ルについて論しられた様にして選択されるが、出力接点
210は十分に大きく作られるので擬像連続の状態が可
能となる。
量子ウェル202は下の方から電極206と対にされ(
結合され)、又量子ウェル204は下の方から電極20
8と対にされ(結合され)ている。
これらは好ましくは縮退的ドープされた半導体領域とし
、或いは金属線であっても良いが、いずれにせよ従来の
電子回路の形成の為に必要な長距離の経路をもたらす。
この実ms様の現在好まれているバージョンでは、量子
ウェル202及び204は分離して量子化された運動量
の2つの成分しか有していない、何故ならそれらのウェ
ルは直接それぞれの対応する電極へ接続されているから
である。即ち、電極206及び208は、例えば、その
上に従来の障壁メタリゼーションの薄層を持つタングス
テンとする事が出来る。量子ウェル202及び204の
GaAsはごの導体の上に直接形成される。電極206
及び208はこのましくはn’ GaAsである。各々
の量子ウェル202又は204の下側及びそれぞれの接
点206又は20Bの上側には、オプソヨンとして、A
jlGaAsの薄い障壁を用意する事が1来る。この障
壁は十分に薄いのでそれを通して容易にトンネルが行わ
れ、従って各々の量子ウェルとそれぞれの対応する電極
との間のDC結合を妨げる事はないが、それでもこの薄
い障壁は各々のウェル202及び204の内部に於ける
運動量の3つのすべてのパラメータの十分な量子化をも
たらす為には十分に小さく、それによって相対的な共鳴
トンネル現象の利得を、わずかなプロセッシングの複雑
化と全電流のわずかな減少とを引喚に、増加させる。
本質的にこれと同じ構造のより大きなスケーリングのバ
ージョンが図9に示されている。
この3端子量子ウェルVt Tlはより大きな電流を得
る為に、並列の沢山の連鎖の量子ウェル対202.20
4を用いて構成する事が出来る。電極206はソースと
して働いているものとして、電極208はゲート電極と
して、又電極210はドレン電極として、考える事がで
きる、という事に注意する事、パターン213はウェル
のロケーション202及び204を確定する為に用いる
事が出来る0図10はグランド図211を含むこの構造
の断面図を示している。
この構造のもう1つの変形例が1111に示さている。
追加電極208′がより長い連鎖、ウェル202.20
4’204’・・・・等をもたらす為に用いられており
、その際共鳴トンネル現象は電極206と208′のす
べての上の電圧が共同で1つの条件(或いは小さな1組
の条件のうちの1つ)を満たしている時にのみ起こる、
と言う事に注意する事。
即ち、図12は共鳴トンネル現象が起らない1組のサン
プルの電極バイアス条件を示しており、又図13は共鳴
トンネル現象が発生する別の組のバイアス条件を示して
いる。
この多重なゲート装置はとりわけ読出し専用メモリの為
に有用である。
読出し専用メモリ (ROM)の実施態様では、情報は
コラムラインからその下にある量子ウェルへの電気的結
合度を変える事によって、簡単にハードプログラムされ
る。この実悔a +iのサンプルが図14に示されてい
る。
この実施a様の特別な利点は金属線のパターン形成その
下にある量子ウェルのパターンに対して必ずしも正確に
整列されなくても良いと言う事にある。即ち、もし金属
線のピンチが量子ウェルピッチの2倍又はそれ以上に作
られるこしても、このROMはなお機能するであろう。
図示されているサンプルの実施態様に於いて、コラムラ
イン302.304.306、等は上方に横たわる金属
線である。コラムライン302は量子ウェルの列310
に対しては電気的に結合されているが、量子ウェルの列
312に対しては結合されていない(或いは列310に
対する程良く結合されてはいない)、この異なる結合は
フィールドプレートに切られた穴によって、或いは様々
な厚さにパターン化された絶縁体によって、実現する事
ができる。この構造のサンプルの作動モードは次の通り
である、背景ポテンシャルはすべてのコラム(即ち、ア
ースに固定されたすべてのコラム)について、共鳴トン
ネル現tが量子装置31G、312、等の各々の列を通
して発生する様に定められる。
セルの中の1つのコラムを読出したいと言う場合には、
そのコラムの為のコラムライン302が別の電圧へ変え
られる。この別の電圧はコラムラインが電気的に結合さ
れている相手に列の中の共鳴トンネル現象を混乱させ、
これによってその列の中の共鳴トンネル現象を中断させ
る。
このコラムが電気的に結合されていない列の中では共鳴
トンネル現象は中断されないであろう。かくして、列の
中のi! ?*を監視する事によって、アドレスされた
コラムと読出し列との交点の中にハードプログラムされ
た情報が検出される。
本発明に従って量子ウェル装置を製造する為のサンプル
のプロセスを次に説明しよう。
特に、上に述べられた3端子装置の製造が、サンプルと
して用いられる。
最初の材料は2つのエピタキシャル層を持つ半絶縁性の
GaAs基板である。この基板は好ましくは、例えば1
立方センチメートル当り10”迄、クロムをドープされ
るが、このドーピングは必ずしも必要ではない、第1の
エピタキシャル層はn’ GaAsである。
この層は(各部位の)接続をもたらし、従ってかなり厚
く且つかなり高い電気伝導度を持ち、例えば厚さが5°
000オングストロームで1立方センチメートル当り1
0”又はそれ以上迄ドープされたn型である。この層の
上に、実際の量子ウェルを形成する様にパターン化され
る、薄い、わずかにドープされたn型の層が付着される
。この層は、例えば1立方センチメートル当り10口に
ドープされたn型であり、成るサンプルの実施態様では
その厚さ150オングストロームである。
(わずかなドーピングが用いられるのは単に幾つかのキ
ャリアが得られる様にする為である。ドーピング量を多
くすると非弾性トンネル現象を増大させる事になろう.
)図21は基板402の上にエピタキシャル層404及
び406を持つ、初′#A構造を示している。上に述べ
られた様に、オブシタンとして、[404と406の間
にAlGaAsの極めて薄い層を挿入する事が出来る。
この挿入層は、望ましいンヤープなドーピング遷移をも
たらす為に、好ましくは分子ビームによって作られるが
、この層は必ずしも必要ではない、公にされている化学
蒸着、とりわけ有機金HcVD (MOCVD)を用い
た結果も橿めてシャープな遷移が得られる事を述べてい
る。
最初のパターン形成段階がその後に続り。
現在好まれている実施B様では、パターン形成はPMM
A(ポリメチルメタクリラート)等のEビームレジスト
電子ビームを用いて行われる。これが現在好まれている
実施B様となっているのは、これが今日の段階で0.1
ミクロンよりも小さな構造を作る為の(t II性のあ
る方法をもたらすからである。この様なディメンション
は勿論光学的リソグラフィーによっては不可能である(
将来はX線又はインオンビーム・リソグラフィーがこの
様なパターン形成を行う為のより都合の良い方法をもた
らすかも知れないが)0図22は図21のエビタキンヤ
ル構造を示している。この構造には(eビーム描画と現
像によってパターン形成された)PMMAの層408が
付けられている0次いで反応性イオンエツチング(RI
E)マクス材料が付着される。現在好まれている実施態
様ではこの為にアルミニウム層410及び金ゲルマニウ
ム/ニッケル層412が用いられる。パターン形成され
た層408は次いで取り去られ、図23に示されている
様な、エピタキシャルN406の選択された細い線の部
分だけが露出される。
反応性イオンエツチングは今や、エピタキシャル層40
6及び404を通して下の基板402の中へ溝414(
図24)を掘る為に、慣用されている。この様なパター
ン形成の為のRIBの諸条件は普通に知られており、極
度の異方性が、幾分遅いエツチングと引換えに、低圧で
容易に実現される。
次いで、図25に示されているように、アルミニウム層
410が希釈されたHCjの中で除去され、RIEマス
キング層410及び412が取除かれる。
次いで、再びA iG a A s層がエピタキシャル
方向に全面にわたって成長させられる。
この層が溝414を埋める。この再成長は基板の同一軸
方向の分子ビームを用いて行わせる事が好ましい、しか
しながら、ここでも再び、金屈打1111 CV l)
を代わりの技術として用いる事が出来る。とは言え、い
ずれのケースに於いても、この再成長は極めて高品質で
ある事がffi要である。何故なら層406から作られ
たQaA、sのウェルとfi、IGaA、sの充てん材
料416との間の側壁の界面は、上に述べられた様に、
極めて重要だからである。
この11生長構造が図26に示されている。
次いで、第2のパターン形成段階が実施される。このケ
ースで用いられるパターンは本質的にウェルの上と同じ
パターンであるが、もちろん最終的構造の中には出力接
点が含まれている。図27に示されているこのパターン
は図28に示されているハードマスクのパターンに変換
され、これが再び反応性イオンエツチングされる。しか
しながら、この反応性イオンエツチングの段階はむずか
しい深さ制御の問題を有している。即ちエツチングはn
′層404に達する迄続けなければならないが、これを
貫通してはならない(図29)。
このむずかしい深さill 御の問題が、上ζこ述べら
れた様にn’ Il!1404がそのように厚く作られ
る理由の1つなのである。
再び、マスキング金層がはがされ(図30) 、AlG
a55が再び全体にわたって成長させられる。上にのべ
られた様に、AlGa55は、AeGaAsとGaAs
との間に値の異なった伝専体エネルギーを課すI)に十
分に高いパーセンテージのアルミニウムを含んでいる事
が必要であるが、最良の可能なGaAsとAIGaA、
sとの界面が得られる様にする為にはアルミニウムのパ
ーセンテージは高過ぎない事が好ましい、現在好まれて
いる実施態槌では、およそA I−e、3 G a 6
.I ASの組成が用いられている0図31はそれから
得られる構造体とあらたしいAIrGaAs層420を
示してる。図30に於いて、AI!GaAs層41Gの
成る部分が生き残っており、これらの部分がN420の
中に組込まれていると言う事に注意する事、再び、層4
2Oは極めて良い界面品質と共に、基板の同一軸方向に
成長させられなければならない。
次いで、U!J32に示されている様に、コンタクトメ
タライゼーノヨンパターンが描かれる。この段階ではジ
オトリー(幾何学的厳密さ)の要求は幾ら穏やかとなり
、好ましくは光学レジスト422と光学的パターン形成
が用いられる。ついで選択的エツチングが用いられる。
この選択的エツチングはA5GaASを貫通してエッチ
し、n”GaAsのうえし停止する(図33)、フッ化
水素がこの特性を有している。この段階は1図34に示
されるように、コンタクトホール424をもたらす0次
いでメタライゼーションによるパターン形成が、再び好
ましくは図35に示されている様に光学レジスト426
を用いて行われ、次いで金属(A u G e / N
 i等)が、例えば蒸着によって被莫着され、パターン
を形成するよう取除かれ、図36に示されている様な構
造が得られる。
第1のパターン形成段階によって確定された線形パター
ンに対して直角に線形パターンを確定する為に(図27
に示されている)第2のパターン形成段階を実施し、2
つの交点が量子ウェルのドツトのロケーションを確定す
る様にするだけで、例えばROMの為の量子ウェルのア
イレ構造体を製造する為に上述と非常に良く似た製造技
術を用いる事ができる。
ランダム論理回路を形成する為に本発明にもとづいて量
子ウェル装置を相互接続する際の基本的な困難はこれら
の装置の電気的特性である。これらの装置は非常に高い
人力インピータンスと非常に低い出力インピーダンスを
有していると考えられる0本発明の別の側面で、出力接
続の為の回路構成が説明される。
この構造は、マクロスコピツクな電流、部も集積回路の
配線の中で通常用いられている電流に匹敵する電流、を
スイッチングする為の、本発明にもとづく量子ウェル’
It ’11の出力を可能にする。
次いでこれらのマクロスコピツクな電流は電位を変え、
それによって量子ウェル装置のそれから先の段階をスイ
ッチングする為に用いる事が出来る。
マクロスコピツクなレジストの変化は、ワイヤと基板と
の界面の又は界面近くのトラッピングによって、非常に
薄いワイヤの中で検出する事が出来ると言う事が先行技
術によって知られている。物理学評論書簡第52号、2
28頁(1984年)(52Phys、Rev、Let
ters  228 (1984年))の中のに、Ra
a1g他の論文参照。
即ち、掻めて細い、例えば100オングストローム×1
00オングストローム、の金属ワイヤの中では、電子が
散乱の中心にトラップされるか否かによって、ワイヤの
近くにある散乱の中心の断面が何桁も変わって来る。こ
の様に大きな散乱の変化はワイヤの抵抗にも明らかな変
化をもたらす。
この現象は必ずしも上記の様な小さなディメンンジンの
ワイヤだけに限られてはいない。
沢山のトラッピングサイト (散乱センター)を用いる
事によって、より太いワイヤの抵抗も同じ様に変化せさ
る事が出来る。とりわけ、薄い又は幅の広いワイヤが用
いられている場合には、ワイヤの表面全体をコートされ
たトラップを含む絶縁体は、トラップが占拠せれている
か否かによってワイヤの低坑を相当変化させる事が出来
る。トラップのチャージを行わせる為に、好ましくは、
ワイヤの表面に対して垂直のバイアスをもたらすフィー
ルドプレートが用いられる。かくして、量子ウェル装置
の段階(勿論この中には並列の多量量子ウェル連鎖も通
常含まれるであろう)の電流出力は薄い偏平のワイヤの
中へ結合され得る一方、ワイヤからエネルギー障壁を超
えて絶縁体のトラ7ビングサイトの中へ電荷の注入を助
ける為に、フィールドプレートのバイアスが垂直に加え
される。この様にしてトラツブされた電荷は垂直バイア
スが取除かれた後でワイヤの抵抗を変化させ、かくして
ワイヤを通る電流振動はセンス増幅器を起動させる為に
用いる事が出来る。かくして、この散乱の中心の変調は
実際に、量子ウェルの出力信号をマクロスコッピクな信
号へ変換する為に適当なラッチをもたらす。
次にこの実施態様がより詳しく説明される。
第1に、散乱サイトに近いワイヤのディメンションは、
ワイヤがアンダーソンの局所状態として知られている状
態にある様でなければ4砂ない、Ipち、電子の波動関
数がワイヤの全周、即ち、四角のワイヤの4つの面のす
べて、に意味のある程度に十分に重ね合わされていなけ
れはならない、この状態の下では、抵抗はワイヤに隣接
する表面エネルギー準位に対して極めて敏感となろう、
そこには一般に多(の意図せずに生み出された表面エネ
ルギー準位があるべきであろうが、これらの活性化エネ
ルギーは通常低い、か(して、作動温度はこれらの望ま
しくない表面エネルギー準位が容易に除去されてしまう
様に、即らKTがこれらの寄生表面エネルギー準位の活
性化エネルギーと同等か或いはこれよりも大きくなる様
に、しかしながら電荷がトラップされて抵抗を変化させ
る表面エネルギー準位の活性化エネルギーがkTの数倍
以上となる様に、選択される。かくして、この出力増幅
器段階の主要な用途は77ケルピン付近の温度、即ち、
液体窒素の温度で作動する装置用であると信じられてい
る。しかしながら、もしキャリアをより深く表面エネル
ギー準位の中へ注入する事が出来れば、もっと高い作動
温度でも使用出来る。
現在好まれている実施a#1で用いられている表面エネ
ルギー準位は金属の伝導帯エネルギーからおよそ20〜
30meV又はそれ以上ずらされている。
アンダーソンの局所化状態の下で動作と言うのは、散乱
の中心に近いワイヤのデイメンノヨンが恐ら<500x
500オングストロームよりも大きくはな(、好ましく
は100×100オングストロームに近いと言う事を意
味している。100X100オングストロームのワイヤ
の場合、ワイヤの抵抗は1ミクロン当り大ざっばに言っ
て100Kから1メグオームである。占拠されている又
は占拠されていない各々の散乱の中心は1パーセント内
外の抵抗の変化を課する事が出来るから、この様な散乱
の中心を幾つか用いる事によって、5%内外の全抵抗変
化が実現される。
かくして、これらの金属線は対として用いられ、又電流
の数パーセントの変化は容易に従来のセンス増幅を起動
させるのに十分となる。
現在好まれている、これらのトラップの中へのキャリア
の注入を行う為の実施S様はトラッピングサイトを量子
ウェルの鎖の中の最後のウェルに対してトンネル現象に
よって接続させる事であり、トラッピングサイトから鎖
の中の最後のウェル塩の分離はウェルとの間の距離の数
倍だけ、又好ましくはそれ以下だけ、トラッピングサイ
トからずらされているべきである。トラップから最後の
ウェルの中へのトンネル現象はこの好ましい実施a様の
場合には制約にはならない、何故なら電子が励起された
エネルギー準位を通して入って来るからである。逆方向
のトンネル現象はすべて非弾性的である。しかしながら
、十分に深いトラップの場合には、必要となるフォノン
のエネルギーが必要に太き(なるので非弾性トンネル現
象が無視出来なくなる。トラッピングサイトは集束イオ
ンビームを用いることによって掻めて積数に描画する事
が出来る。
かくして、この出力段階の構成が図15に示されている
既に述べられた通り、一方向のウェル結合がオプンヨン
として、金属線の抵抗を変化させる際にこれらのトラッ
プの中へのキャリアの注入を助ける為に用いられている
。この一方向の結合はウェルの自己調整的なトンネル効
果によって可能とされている。即ち、上に述べられた要
因に加えて、ウェルの中における電子の存在又は非存在
自体がウェルとウェルの間の電場を変化させるであろう
、かくして、図16に示されている様に、第2のウェル
の中に於ける追加の電子の存在によって引起こされた電
場の変化はそれ自体でトンネル現象を禁止させるのに十
分となり得る。か(して、キャリアはウェルlからウェ
ル2の中の電子を失った準位の中へ容易にトンネルする
が、これと同しキャリアは非弾性チャンネルを通る以外
にはウェルlの中へトンネルして戻って来る事は出来な
い、何故ならこれらのトンネルはもはや同列とされては
いないからである。
この自ら生み出された電場の変化が有用となる為には、
与えられた作動温度の下に於ける共鳴ピークが比較的シ
ャープである事が必要である。即ち、ウェルのディメン
ションは作動温度の下で、或いはいずれかの共鳴トンネ
ル現象による利得の下で必要なるディメンションよりも
好ましくは小さいべきである。
例えば、室温下での作動に適したディメンションのウェ
ルは、もし77K又は4にで作動させられるとこの様な
効果を示すであろう。
より小さなウェルと言うのは1つのキャリアの追加によ
って引起こされる電位のシフトによって生み出される電
界がより大きくなると言う事を意味している。
これらの自己発生電界効果はその他の用途も有している
。たとえば、図17に示されている4つのウェルを持つ
構造を考えてみよう。
フィールドプレート又はその他のバイアス接続ウェル3
の為の基準電圧Voを確定する為に用いられている。こ
れらのウェルの寸法は、ウェルlからウェル3へのトン
ネル現象がVlmVoの時にのみ発生し、ウェル2から
ウェル3へのトンネル現象がV3 =Vo+E。
即ち、ウェル3の電位だ電子1個の存在によって変化さ
れた時、にのみ発生し、ウェル3からウェル4へのトン
ネル現象がV3 MV。
+2Bの時にのみ発生する様に、定められている6人力
信号Aはウェルlの中へトンネルしてゆくキャリアを供
給し、又人力信号Bはウェル2の中へトンネルしてゆく
キャリアを供給し、又出力接点はウェルからの出力信号
Cを取り出す。
かくして、このウェルの素朴な複合体はANDゲートを
もたらす。
その他のプールの原始関数も容易に作り出せる6例えば
、同じウェルの配置で、もし我々がウェルの結合をやり
直して、ウェル1からウェル3へのトンネル現象がV3
=Voの時、ウェルトンネルからウェル3へのトンネル
現象V、−Voの時、又ウェル3からウェル4へのトン
ネル現象がVs=Vo+Eの時に発生する様にすれば、
ORゲートが得られる事になる。これの結合はすべての
原始的なプールの代数の論理セル及びそれ以上のものを
構成する為に用いる事が出来る。自ら生み出された電界
がトンネル現象を中断させるのに十分であると言うこの
様な状態下では、ウェルの中の過剰のキャリアの存在に
よって問題が生み出される事がある。即ち、もしウェル
AとBとの間の接合が、ウェルAが占拠されておリウェ
ルBが占拠されていない時に共鳴トンネル現象を許す様
に設計されていたとすると、ウェルAが唯1つだけでは
な(、占拠された2つの準位を持っているとトンネル現
象が中断されてしまう事がある。しかしながら、この様
なケースでは、2個のキャリアのボピュレーンッンは非
弾性的に生み出されているはずである。その上非弾性ト
ンネル現象は場合によってはリセントメカニズムをもた
さらすであろう。
本発明の別の1群の実施態様は垂直トンネル現象を利用
している。この様な構造体の魅力は、垂直方向のディメ
ンションでは横方向のディメンションよりもより容易に
、掻めて良い界面品質を持つ極めて小さなディメンショ
ンが実現されると言う事になる。
巳の様な実施態様の鍵となる特徴はウェルの中のエネル
ギー準位相互間の間隔が一般ウェルの体積によって確定
されたと言う事である。かくして、ウェルの体積が与え
られている場合、ウェルは大よそ立方体の箱と言うより
もむしろ薄い偏平の箱として作る事が出来る。このケー
スは、運動量成分のうちの2つが極゛めて近接した間隔
の値で量子化され、又第3の成分は極めて広い間隔をあ
けた許容運動量の値で量子化されるであろう。
この様な実施態様が図19と20に示されている。再び
、ウェル604〜608は好ましくは第1′の半4体か
ら作られ又障壁媒体612は好ましくは第2の、より広
い禁止帯の幅を持つ半導体から作られている。砒化ガリ
ウム及びAlGaAsはこれらの2つの半導体の為に好
ましい、上に述べられた櫟に電流は、ローライン616
とコラムライン614、の電位がウェル606の準位に
対してウェル604及び608の準位と整列する事を許
す時にのみ、n′電極602から金属電極61Oへと流
れる かくして、本発明は上記の目的、並びに技術的利点をも
たらす、当業者にとっては明らかであろうが、本発明は
新規的発明であり、限りなく多様な修正及び変形によっ
て変更され得る0例えば、3iのウェルを5iC)t 
の障壁媒体の中で用いる事が出来、或いは好ましいGa
As/AIIGaA’sの材料の代わりにその他の半導
体/半導体又は半導体/絶縁体の系を用いる事が出来る
0本発明の範囲は特許請求の範囲の中に述べられている
事を除いて制限されない。
【図面の簡単な説明】
本発明は添付の図面を参照して説明される。 於けるポテンシャルウェルの間隔とエネルギー準位を示
している0、 図2は共鳴(共振)トンネル現象を許す為にバイアスさ
れた、図1の構造を示している、図3は共鳴トンネル現
象が禁止される様に、図2中に示されるよりも低い電圧
でバイアスされた、図1の構造を示している、 図4は図1の構造の電圧電流特性を示している、 図5は、上方に横たわ番エネルギー準位相互間の間隔が
より近接している。中位の大きなウェルを用いた実施a
様のエネルギー準位を示している、 図6は人力出力の接点を含む実施態様の電子的構造を示
している、 rjJ7は、エネルギー準位相互間の間隔がより、 均
等な、はぼ正弦波形のウェル境界線を用いた実施態様の
エネルギー準位を示している。 g8は本発明にもとづく3端子量子ウェル装置を示して
いる、 図9は、■子つェル対の幾つもの鎖が平行に接続された
、本発明にもとづく別の3端子量子ウェル装置を示して
いる、 図10は図9の装置の断面図を示している、attは、
各々の鎖の中の多量ウェル2o4に接続する為の多重電
極208を待つ点で図9の装置と異なる多端子装置を示
している、図12は共鳴トンネル現象が発生する1図1
1の実施態様の為のバイアス条件のサンプルセ・ノドを
示しており、又図13は共鳴トンネル現象が発生しない
1図11は実施!様の為のバイアス条件のサンプルセッ
トを示している、図14は本発明の1つの実施B様にも
とづく読出し専用メモリを示している、 図15は、攪子ウェル装置がマクロスコピツク(巨視的
)な出力電流をスイッチする1本発明の実施に際して用
いられたサンプル出力スイッチの構成をし示している、 図16は、別の1群の実施a様に於ける許容トンネル現
R,i!!移中のウェルの単位の集団(ポピユレーショ
ン)によって励起された電位変化の効果を示している、 図17は自己511整的なトンネル現象抑制力を持つ里
子ウェル論Pl素子を用いて構成されたANDゲートを
示しており、又図18は自己調整的トンネル現象抑制力
を持つ量子ウヱル論理素子を用いて構成された、よりふ
くざつな論理要素を示している、 図19及び図20は本発明にもとづ(垂直トンネル現象
量子ウェル装置構造の2つの実施態様を示している、 図21−’% 6はそれぞれ本発明にもとづくサンプル
な3端子装置のプロセスの諸段階を示している。 lす(滉村詰 Aパ撓シL Rg、/A Fig、/B 図面の浄書(内容に変更なし) Fig4 /θ            /2 Fig、5 句〃 Fig/J Fig 15 Fig /6 Fig、/9 A   01001101 s   oototott +CI   OOOO1001 D   00010111 R00000101 未O又t↓1 Fit);’/ Fig24 Fig、26 Fig 27 FigJ/ 〜、32 F7g、JJ Fig、、36 手続補正書(方式) 昭和乙。年70月ム3日

Claims (1)

  1. 【特許請求の範囲】 (1.)それぞれが、最小ディメンション500オング
    ストローム以下でもう一つのディメンションが1,00
    0オングストローム以下の半導体の島を含む複数の第1
    および第2のポテンシャルウェルと、 キャリアの最小ポテンシャルエネルギーが 上記のウェルの中のキャリアの最小ポテンシャルエネル
    ギーよりも少なくとも50ミリ電子ボルト高く、上記の
    ウェルが、これらのウェルのいずれかの最小物理的ディ
    メンションの3倍以下の距離だけ互いに物理的に分離さ
    れている、上記の第1と第2のウェルの間に挿入された
    障壁媒体と、 上記の第1のウェルの中へキャリアを注入 する為の手段と、 上記の第2のウェルからキャリアを除去す る為の手段と、 を含む電子装置。 (2.)65°Kよりも高い所定の最高温度で作動する
    電子装置であって、 それぞれが、最小ディメンション500オ ングストローム以下でもう一つのディメンションが1,
    000オングストローム以下の半導体の島を含む複数の
    第1および第2のポテンシャルウェルと、 キャリアの最小ポテンシャルエネルギーが 上記のウェルの中のキャリアの最小ポテンシャルエネル
    ギーよりも少なくとも50ミリ電子ボルト高く、上記の
    ヲェルが、これらのウェルのいずれかの最小物理的ディ
    メンションの3倍以下の距離だけ互いに物理的に分離さ
    れている、上記の第1と第2のウェルの間に挿入された
    障壁媒体と、 上記の第1のウェルの中へキャリアを注入 する為の手段と、 上記の第2のウェルからキャリアを除去す る為の手段と、 を含む電子装置。 (3.)300°Kよりも高い所定の最高温度で作動す
    る電子装置であって、 それぞれが、最小ディメンション500オ ングストローム以下でもう一つのディメンシヨンが1,
    000オングストローム以下の半導体の島を含む複数の
    第1および第2のポテンシャルウェルと、 キャリアの最小ポテンシャルエネルギーが 上記のウェルの中のキャリアの最小ポテンシャルエネル
    ギーよりも少なくとも50ミリ電子ボルト高く、上記の
    ヲェルが、これらのウェルのいずれかの最小物理的ディ
    メンションの3倍以下の距離だけ互いに物理的に分離さ
    れている、上記の第1と第2のウェルの間に挿入された
    障壁媒体と、 上記の第1のウェルの中へキャリアを注入 する為の手段と、 上記の第2のウェルからキャリアを除去す る為の手段と、 を含む電子装置。 (4.)キャリアが第1の最小ポテンシャルエネルギー
    をもっている障壁媒体と、 第1と第2のウェルの中のキャリアのポテ ンシャルエネルギーが上記障壁媒体の中のキャリアのポ
    テンシャルエネルギーよりも低い、上記障壁媒体の中の
    第1と第2のポテンシャルウェルと、 を含む電子装置であって、 上記第と1第2のポテンシャルウェルが、 これらのウェルのいづれかの最大物理的ディメンション
    の3倍以下の距離だけ物理的に分離され、 上記第1と第2のウェルが3次元すべてに ついて十分に小さく、これらのウェルの中のエネルギー
    準位が互いに2分の1ミリ電子ボルトい以上を分離され
    、 さらに、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキャリアを除去する 手段と、 を含む電子装置であって、 第1のバイアス条件下では、上記第1ウェ ルの中の少なくとも一つの分離されたエネルギーと運動
    量の状態が上記第2のウェルの中のひとつの分離された
    状態と同列とされ、また、第2のバイアス条件下では上
    記第1のウェルの中の分離された状態のうちの最も下方
    にある3つの状態のいづれもが上記第2のウェルの中の
    分離された状態と同列にはされず、上記第1と第2のバ
    イアス条件は共に、上記の第2のウェルの中のエネルギ
    ー的に最も低い状態が上記第1のウェルの中のエネルギ
    ー的に最も低い状態よりも低いキャリアの為のポテンシ
    ャルエネルギーを持つ様な条件となる、上記第1と第2
    のウェルの間に選択的にバイアスをかける手段を含む電
    子装置。 (5.)それぞれが、最小ディメンション200オング
    ストローム以下の半導体材料の島を含み、3次元すべて
    について十分小さく、それぞれの第1と第2のウェルの
    中のエネルギー準位が互いに2分の1ミリ電子ボルト以
    上分離されている、第1と第2のポテンシャルウェルと
    、 キャリアの最小ポテンシャルエネルギーが 上記ウェルの中のキャリアの最小ポテンシャルエネルギ
    ーよりも少なくとも50ミリ電子ボルト高く、上記ウェ
    ルが、これらのウェルのいづれかの最小物理的ディメン
    シヨンの3倍以下の距離だけ互いに物理的に分離されて
    いる、上記ウェルとウェルの間に挿入された障壁媒体と
    、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキャリアを除去する 手段と、 を含む電子装置。 (6.)キャリアが第1の最小ポテンシャルエネルギー
    をもっている障壁媒体と、 第1第2のウェルの中のキャリアのポテン シャルエネルギーが上記障壁媒体の中のキャリアのポテ
    ンシャルエネルギーよりも低い、上記障壁媒体の中の第
    1と第2のポテンシャルウェルと、 を含む電子装置であって、 上記第1第2のポテンシャルウェルが、こ れらのウェルのいづれかの最大物理的ディメンションの
    3倍以下の距離だけ物理的に分離され、 上記第1と第2のウェルが3次元すべてに ついて十分に小さく、これらのそれぞれのウェルの中の
    エネルギー準位とキャリアの3つのすべての運動量が互
    いに分離され、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキヤリアを除去する 手段と、 を含む電子装置であって、 第1のバイアス条件下では、上記第1ウェ ルの中の少なくとも一つの分離されたエネルギー準位が
    上記第2のウェルの中の分離されたエネルギー準位と同
    列とされ、また、第2のバイアス条件下では上記第1の
    ウェルの中の分離された状態のうちの最も下方にある3
    つの状態のいづれもが上記第2のウェルの中の分離され
    た準位と同列にはされず、上記第1と第2のバイアス条
    件は共に、上記の第2のウェルの中のエネルギー的に最
    も低い状態が上記第1のウェルの中のエネルギー的に最
    も低い状態よりも低いキャリアの為のポテンシャルエネ
    ルギーを持つ様な条件となる、上記第1と第2のウェル
    の間に選択的にバイアスをかける手段を含む電子装置。 (7.)1キャリアが第1の最小ポテンシャルエネルギ
    ーをもっている障壁媒体と、 第1第2のウェルの中のキャリアのポテン シャルエネルギーが上記障壁媒体の中のキャリアのポテ
    ンシャルエネルギーよりも低い、上記障壁媒体の中の第
    1と第2のポテンシャルウェルと、 を含む電子装置であって、 上記第1と第2のポテンシャルウェルが、 2分の1ミクロン以下の距離によって物理的に分離され
    、 上記第1と第2のウェルが3次元すべてに ついて十分に小さく、これらのウェルの中のエネルギー
    準位とキャリアの3つのすべての運動量が互いに分離さ
    れ、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキャリアを除去する 手段と、 を含む電子装置であって、 第1のバイアス条件下では、上記第1ウェ ルの中の少なくとも一つの分離されたエネルギーと運動
    量の状態が上記第2のウェルの中のひとつの分離された
    状態と同列とされ、また、第2のバイアス条件下では上
    記第1のウェルの中の分離された状態のうちの最も下方
    にある3つの状態のいづれもが上記第2のウェルの中の
    分離された状態と同列にはされず、上記第1と第2のバ
    イアス条件は共に、上記の第2のウェルの中のエネルギ
    ー的に最も低い状態が上記第1のウェルの中のエネルギ
    ー的に最も低い状態よりも低いキャリアの為のポテンシ
    ャルエネルギーを持つ様な条件となる、上記第1と第2
    のウェルの間に選択的にバイアスをかける手段を含む電
    子装置。 (8.)所定の作動温度で作動する電子装置であって、 キャリアが第1の最小ポテンシャルエネル ギーをもっている障壁媒体と、 第1と第2のウェルの中のキャリアのポテ ンシャルエネルギーが上記障壁媒体の中のキャリアのポ
    テンシャルエネルギーよりも低い、上記障壁媒体の中の
    第1と第2のポテンシャルウェルと、 を含む電子装置であって、 上記第1と第2のポテンシャルウェルが、 上記障壁媒体の中のキャリアのブロッホ波長の100倍
    以下の距離だけ物理的に分離され、上記第1と第2のウ
    ェルが3次元すべてに ついて十分に小さく、これらのウェルの中のエネルギー
    準位が少なくとも3×(ボルツマン定数)×(上記作動
    温度をケルピン単位示した値)だけ互いに分離されてお
    り、上記それぞれのウェルの中のキャリアの3つのすべ
    ての運動量成分が分離され、 さらに、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキャリアを除去する 手段と、 を含む電子装置であって、 第1のバイアス条件下では、上記第1ウェ ルの中の少なくとも一つの分離されたエネルギーと運動
    量の状態が上記第2のウェルの中のひとつの分離された
    状態と同列とされ、また、第2のバイアス条件下では上
    記第1のウェルの中の分離された状態のうちの最も下方
    にある3つの状態のいづれもが上記第2のウェルの中の
    分離された状態と同列にはされず、上記第1と第2のバ
    イアス条件は共に、上記の第2のウェルの中のエネルギ
    ー的に最も低い状態が上記第1のウェルの中のエネルギ
    ー的に最も低い状態よりも低いキャリアの為のポテンシ
    ャルエネルギーを持つ様な条件となる、上記第1と第2
    のウェルの間に選択的にバイアスをかける手段を含む電
    子装置。 (9.)キャリアが第1の最小ポテンシャルエネルギー
    をもっている障壁媒体と、 第1と第2のウェルの中のキャリアのポテ ンシャルエネルギーが上記障壁媒体の中のキャリアのポ
    テンシャルエネルギーよりも低い、上記障壁媒体の中の
    第1と第2のポテンシャルウェルと、 を含む電子装置であって、 上記第1と第2のポテンシャルウェルが、 上記のウェルのいづれか最大物理的ディメンションの3
    倍以下の距離だけ互いに分離され、上記第1と第2のウ
    ェルが3次元すべてに ついて十分に小さく、上記それぞれのウェルの中のエネ
    ルギー準位が2分の1ミリ電子ボルト以上だけ互いに分
    離されており、上記のそれぞれのウェルの中のキャリア
    の3つのすべての運動量が分離され さらに、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキャリアを除去する 手段と、 を含む電子装置であって、 第1のバイアス条件下では、上記第1ウェ ルの中の少なくとも一つの分離されたエネルギーと運動
    量の状態が上記第2のウェルの中のひとつの分離された
    状態と同列とされ、また、第2のバイアス条件下では上
    記第1のウェルの中の最も下方にある3つの状態のいづ
    れもが上記第2のウェルの中の分離された状態と同列に
    はされず、上記第1と第2のバイアス条件は共に、上記
    の第2のウェルの中のエネルギー的に最も低い状態が上
    記第1のウェルの中のエネルギー的に最も低い状態より
    も低いキャリアの為のポテンシャルエネルギーを持つ様
    な条件となる、上記第1と第2のウェルの間に選択的に
    バイアスをかける手段を含む電子装置。 (10.)キャリアが第1の最小ポテンシャルエネルギ
    ーをもっている障壁媒体と、 ウェルの中のキャリアのポテンシャルエネ ルギーが上記障壁媒体の中のキャリアのポテンシャルエ
    ネルギーよりも低い、上記障壁媒体の中の複数の対の第
    1と第2のポテンシャルウェルと、 を含む電子装置であって、 上記第1と第2のポテンシャルウェルが、 これらのウェルの最小物理的ディメンションの3倍以下
    の距離だけ物理的に分離され、 上記第1と第2のウェルが3次元すべてに ついて十分に小さく、これらのウェルの中のエネルギー
    準位とキャリアの3つのすべての運動量が分離され、 さらに、 上記第1のウェルの中へキャリアを注入す る手段と、 上記第2のウェルからキャリアを除去する 手段と、 を含む電子装置であって、 第1のバイアス条件下では、上記第1ウェ ルの中の少なくとも一つの分離されたエネルギーと運動
    量の状態が上記第2のウェルの中のひとつの分離された
    状態と同列とされ、また、第2のバイアス条件下では上
    記第1のウェルの中の分離された状態のうちの最も下方
    にある3つの状態のいづれもが上記第2のウェルの中の
    分離された状態と同列にはされず、上記第1と第2のバ
    イアス条件は共に、上記の第2のウェルの中のエネルギ
    ー的に最も低い状態が上記第1のウェルの中のエネルギ
    ー的に最も低い状態よりも低いキャリアの為のポテンシ
    ャルエネルギーを持つ様な条件となる、上記第1と第2
    のウェルの間に選択的にバイアスをかける手段を含む電
    子装置。 (11.)上記障壁媒体が上記ウェルの中のキャリアの
    ための最小ポテンシャルエネルギーよりも少なくとも1
    0パーセント大きいキャリアのための最小ポテンシャル
    エネルギーをもっている特許請求の範囲第1項記載の電
    子装置。 (12.)上記ウェルが第1の半導体材料を含み、上記
    障壁媒体が第1の半導体材料の禁止帯の幅よりも広い禁
    止帯の幅を有する第2の半導体材料を含んでいる特許請
    求の範囲第1項記載の電子装置。 (13.)上記キャリアが主として電子を含んでいる特
    許請求の範囲第1項記載の電子装置。 (14.)上記障壁媒体が上記ウェルの中のキャリアの
    ための最小ポテンシャルエネルギーよりも少なくとも2
    分の1ミリ電子ボルト大きいキャリアのためのポテンシ
    ャルエネルギーをもっている特許請求の範囲第1項記載
    の電子装置。 (15.)上記ウェルと上記障壁媒体がそれぞれ半導体
    材料を含み、前記障壁媒体はドープされたn型である特
    許請求の範囲第1項記載の電子装置。 (16.)上記ウェルが第1の半導体材料を含み、上記
    障壁媒体が第2の半導体材料を含み、 上記第1の半導体材料が上記第2の半導体 材料に格子整合されていない特許請求の範囲第1項記載
    の電子装置。 (17.)上記ウェルが第1の半導体材料を含み、上記
    障壁媒体が第2の半導体材料を含み、 上記第1の半導体材料が上記第2の半導体 材料に格子整合されている特許請求の範囲第1項記載の
    電子装置。 (18.)上記第1と第2のウェルのそれぞれが150
    オングストロームよりも小さい最大物理ディメンション
    を有している特許請求の範囲第1項記載の電子装置。 (19.)上記第1と第2のウェルのそれぞれが100
    オングストロームよりも小さい最小物理ディメンション
    を有している特許請求の範囲第1項記載の電子装置。 (20.)キャリアを注入する上記手段が、上記第1の
    ウェルから、上記第1および第 2のウェルの間の距離の2倍以下の距離だけ分離された
    入力接点を含み、 この入力接点がエネルギー準位の少なくと も1つの疑似連続状態を含んでいる特許請求の範囲第1
    項記載の電子装置。 (21.)キャリアを除去する上記手段が、上記第2の
    ウェルから、上記第1および第 2のウェルの間の距離の2倍以下の距離だけ分離された
    出力接点を含み、 この出力接点が前記第2のウェルの最も低 い状態よりも低いエネルギー準位の少なくとも1つの疑
    似連続状態を含んでいる特許請求の範囲第1項記載の電
    子装置。 (22.)キャリアを注入する上記手段が、 上記第1のウェルから、上記第1および第 2のウェルの間の距離の2倍以下の距離だけ分離された
    入力接点を含み、 この入力接点がエネルギー準位の少なくと も1つの疑似連続状態を含み、 一方、 キャリアを除去する上記手段が、 上記第2のウェルから、上記第1および第 2のウェルの間の距離の2倍以下の距離だけ分離された
    出力接点を含み、 この出力接点が前記第2のウェルの最も低 い状態よりも低いエネルギー準位の少なくとも1つの疑
    似連続状態を含んでいる特許請求の範囲第1項記載の電
    子装置。
JP60144116A 1984-07-02 1985-07-02 量子結合装置 Pending JPS6182473A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62680284A 1984-07-02 1984-07-02
US626802 1984-07-02

Publications (1)

Publication Number Publication Date
JPS6182473A true JPS6182473A (ja) 1986-04-26

Family

ID=24511915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144116A Pending JPS6182473A (ja) 1984-07-02 1985-07-02 量子結合装置

Country Status (3)

Country Link
EP (1) EP0170044B1 (ja)
JP (1) JPS6182473A (ja)
DE (1) DE3574082D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690922B2 (ja) * 1987-12-25 1997-12-17 株式会社日立製作所 共鳴トンネリング素子
JPH0779158B2 (ja) * 1988-11-19 1995-08-23 新技術事業団 結合量子箱列構造半導体
GB2256313B (en) * 1991-01-04 1995-03-29 Hitachi Europ Ltd Semiconductor device
JP3243303B2 (ja) * 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
EP0588062B1 (en) * 1992-08-13 1996-03-20 Sony Corporation Quantum Device and its Manufacturing Method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2504732A1 (fr) * 1981-04-27 1982-10-29 Thomson Csf Transistor tunnel a double heterojonction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation

Also Published As

Publication number Publication date
EP0170044A3 (en) 1987-08-19
EP0170044B1 (en) 1989-11-02
DE3574082D1 (en) 1989-12-07
EP0170044A2 (en) 1986-02-05

Similar Documents

Publication Publication Date Title
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
US4581621A (en) Quantum device output switch
US4912531A (en) Three-terminal quantum device
JP2656018B2 (ja) 読み出し専用メモリ
JP3745015B2 (ja) 電子デバイス
US4503447A (en) Multi-dimensional quantum well device
US4721983A (en) Three terminal tunneling device
US4783427A (en) Process for fabricating quantum-well devices
US5113231A (en) Quantum-effect semiconductor devices
EP1860600A1 (en) Quantum dot device
US4799091A (en) Quantum device output switch
US7208753B2 (en) Enhancement mode single electron transistor
JP2656019B2 (ja) 電子装置
JPS6182473A (ja) 量子結合装置
Ternent et al. SPICE modeling of the scaling of resonant tunneling diodes and the effects of sidewall leakage
Das et al. Inductively coupled CH4/H2 plasma etching process for mesa delineation of InAs/GaSb type‐II superlattice pixels
JPS61123174A (ja) 垂直量子ウエル装置
Koester et al. Operation of a novel negative differential conductance transistor fabricated in a strained Si quantum well
Böer et al. Carrier transport in low-dimensional semiconductors
JP4007560B2 (ja) 半導体装置
Thornton et al. Electron transport across depleted region of a fine-gate GaAs: AlGaAs heterojunction FET
Wada et al. High-temperature pulsed operation of InGaAsP/InP surface emitting lasers
Vincent et al. Tuning the room temperature nonlinear I− V characteristics of a single-electron silicon quantum dot transistor by split gates: A simple model
Beresford Band structure engineering for electron tunneling devices
Kelly A second decade of semiconductor heterojunction devices