JPS6182515A

JPS6182515A - 位相回路

Info

Publication number: JPS6182515A
Application number: JP20444484A
Authority: JP
Inventors: Hiroshi Gomi; 五味　浩
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-09-29
Filing date: 1984-09-29
Publication date: 1986-04-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は位相回路に関する。

〔発明の技術的背景〕

一般ＫＸｔ子機器におかては、製造経費の低減は回路の
簡略化、構成部品の削減をもって進められる。これらに
最も有効な方法の１つは回路の半導体集積回路（以下、
ＩＣと称する）化で金る。したがって、近年、電子機器
においては、はとんどの回路がＩＣ化されている。そし
て、現在では、単にＩＣ化するだけでなく、高集積密度
化、周辺部品の減少化のための開発がなされている。

例えば、カラーテレビ・ノヨン受像機では、中間周波処
理回路、輝度信号及びクロマ信号の処理回路、同期信号
再生回路、偏向回路、音声信号処理回路等、はとんどの
回路がＩＣ化されている。そして、従来はこれらが数個
のチップで構成されていたが、近年では、２〜３個のチ
ップで構成されるようになり、そして、現在では１〜２
個のチップで構成されるようになっている。

〔背景技術の問題点〕

ところで、ＩＣでは一般の個別部品に比較して素子の特
性の精度が悪い。したがって、回路特性が素子特性の変
動の影響を受は易い回路はＩＣ化が困難である。ＩＣ化
が困難な回・路として位相回路がある。この回路では、
素子特性の変動がそのまま位相変動につながる。したが
って、精度のよい位相回路を必要とする場合は、これを
ＩＣの周辺に組まざるを得ない。したがって、位相回路
をもつ回路のＩＣ化では多くの外付はピン数を必要とす
る。

しかし、高集積密度のＩＣ化では、パッケージの許容電
力やピン数は大きく制限される。したがって、近年の高
集積密度化の現況下にあっては、たとえ位相回路であっ
てもこれをＩＣ化することが望ましい。

特に、カラーテレビジョン受像機においては、色再生用
発振回路、水平周波数発振回路、色相調整回路、色復調
回路など、多くの回路で位相回路が用いられている。し
たがって、テレビジョン受像機において、回路のよ）高
集積密度化を図るには、位相回路のＩＣ化が重要になり
てくる。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、素
子特性が変動しても位相特性が変動することがなく、Ｉ
Ｃ化に好適なことは勿論、回路設計が容易でかつ経年変
化を補償する機能も容易に実現し得る位相回路を提供す
ることを目的とする。

〔発明の概要〕

この発明は、抵抗インピーダンス素子とリアクタンス性
インピーダンス素子から成るとともに、電圧信号で駆動
され、出力を電流信号で得るように構成されたインピー
ダンス回路を有し、このインピーダンス回路の出力とこ
のインピーダンス回路の入力との合成によって出力位相
が決められるとともに、この出力位相が上記インピーダ
ンス回路の抵抗性インピーダンス素子とリアクタンス性
インピーダンス素子のインピーダンス比を変数とする関
数で表わされる回路を設定し、この回路を、上記位相関
数を上記変数で微分した値が零となる条件を実質的に満
たすように構成したものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。

第１図はこの発明の一実施例の構成を示す回路図である
。図において、位相回路は、入力端子Ｗ１、出力端子Ｗ
３、インピーダンス回路２、低入力インピーダンス利得
回路Ａ１、利得回路Ａ２、インピーダンス回路２の出力
端子と利得回路Ａ１の入力端子兼用の中間端子Ｗ２によ
って構成される。端子Ｗ１に印加される入力電圧信号ｖ
１は、１つはインピーダンス回路２によって移相処理さ
れ、電流信号人力ｉ２として利得回路ＡｔＫ入力し、こ
の利得回路Ａ、を介して端子Ｗ３へ至る。電圧信号υ１
の他方は利得回路Ａ２を介してＷ３へ至る。利得回路Ａ
１の出力と利得回路Ａ２の出力が合成されて電圧信号ｖ
３となる。第２図及び第３図は第１図と異なるインピー
ダンス回路２０例を示し、インピーダンス回路２に入る
入力信号の１部が端子Ｗ２に生ずる回Ｗｒ例である。

以下、この発明の説明をするに当）、次の定義を設定し
ておく。ｎを添字として、各符号は、それぞれＱｎ：トランジスタｒ　ＲＨ：抵抗、Ｃｖ：コ７７′ケ
Ｉｌ！：定電流源＋　ＶＩ！（：電源、Ｖ□：　バイア
ス電源Ｐｎ：端子を表示する。また、Ｒｎｒ　Ｃｎ＋　Ｉ＠　＊　ＶＢｎ
　はそれぞれ抵抗値、容量値、電流値、電圧値を同時に
表示するものとする。

第１図のインピーダンス回路（Ｚ）は抵抗Ｒ１とコンデ
ンサＣ１の並列接続回路と、抵抗Ｒ。

とコンデンサＣ，の並列接続回路とを直列接続した回路
である。第２図のインピーダンス回路２はコンデンサＣ
２の一端が基準電位点（図はＧＮＤ　）　Ｋ接続され、
抵抗Ｒ，を介する信号が利得回路へ！の入力となる。第
３図のインピーダンス回路（Ｚ）は抵抗Ｒ１の一端が基
準電位点〔図にてＧＮＤ　）に接続され、コンデンサＣ
２を介した信号がＡＩの入力となる。

第１図乃至第３図を単一の半導体基板上につくる場合（
ＩＣ化した回路）を考える。周知の如く、単一の半導体
基板上でつくられた素子は、その特性の絶対値は個別の
部品と比べて変動が太きいが、同種間の特性の比ではほ
とんど安定した一定値をつくることができる。以下、あ
る機能の特性が一定値という場合は素子特性の変動に対
して変動しないことをさす。同種の素子の特性比が一定
なのは、同種の素子では、その変動割合、変動極性が同
一方向であるからであり、このため同種間の合成した等
価特性もまた、任意の同種素子を比をとっても一定値と
なる。

よって、今、抵抗Ｒ，と抵抗Ｒ２の並列合成イ□　　ン
ピーダンス’ｅ　ＲＯ％　コンデンｆＣ１ｔコンデ、　
　ンサＣ・２の並列合成インピーダンスの等価容量°　
　を００とすると、Ｒ１＋　Ｒ１＋　Ｃ１＋　Ｃｘ　と
これらとの比を次のように定める・上記の説明からｐｌ　・ｐｌ　・ｑｌ　　・ｑ！は一定
値となる。

一方、異極素子間の特性は独立に変動し、インピーダン
ス回路２は２つの変動素子をもつことになるが、ここに
、両者の変動量を１つの変数としてＴで表示し、次のよ
うにおく。

ｊ疋；式（３）はＲ１＋　Ｒｚ　　＊　Ｃ１ｅ　Ｃｍの中で少
なくとも抵抗素子１つ、容量素子１つあれば定義できる
変数であり、インピーダンス回路２の構成要素の素子が
１部ない構成でも上記の定義は満足される。

次に利得回路Ａ１１Ａ２について述べる。利得回路ＡＩ
の入力インピーダンスは端子（Ｗｔ）でのインピーダン
ス回路２の出力インピーダンスに比べて充分低いものと
する。いいかえると、利得回路ＡＩの入力信号はインピ
ーダンス回路２のみに依存して決まる。利得回路Ａ２は
安定した一定値の利得をもつものとする。ここで、符号
Ａ　１　　＋　Ａ　２はそれぞれ共に利得をも表示する
ものとする。

端子Ｗ１に入力電圧信号υ１を印加したとき、端子Ｗ＝
での出力信号を電圧信号ならτ３、電流信号ならｉ３と
なる。出力信号が電圧出力の場合は、利得回路Ａ、は入
力電流に対する出力電圧よジインピーダンスの次元でお
り、利得回路Ａ２は電圧入出力よシミ圧利得の次元であ
る。

出力が電流出力のときは、利得回路Ａ、は電流利得、利
得回路Ａ、はコンダクタンスの次元となる。インピーダ
ンス、コンダクタンス次元のとき利得の表示は不適切で
あるが、便宜上、Ａｌ　　、Ａ２共に利得を表現するも
のとする。

次に信号の経路として、Ｗ１→ｚ−４Ｗ２→Ａ１→Ｗ３
の経路を第１の信号経路、Ｗ、→Ａ！→Ｗ３を第２の信
号経路とする。

第１図よシ出力は次のようになる。まだ、電圧出力のと
き、間の伝達係数でアドミッタンスの次元である。

Ａ。

また、Ｋ　（＝　−）は、端子Ｗ２〜Ｗ３間の経路の利
得を基準としたときの第１の信号経路の利得を示し、ア
ドミッタンスの次元である。

電流出力のときは、式（４）にてτ３をｉ３と入れ替え
るのみで、右辺は同一表示となる。Ｒ２゜Ｋの次元も同
一である。ただし、ＡＩについては、前述のように次元
が異なる。

次に利得Ａｌ　＊　ｋｇについて、その利得は実数値の
みまたは虚数値のみとする。よって、Ｋもまた実数値ま
たは虚数値のいずれかの値である。したがってＫはアド
ミッタンス次元のうちコンダクタンス又はサセプタンス
の次元である。

今ＫｚをＲｏを基準として実数部をＭ　１　／　Ｒ６、
虚数部をＭ　２　／　Ｒ６に表現する。

ここで、ＭＩ　ＩＭ、は実数値である。式（４）　、　
（５）から電圧信号（１３）は、となる。

この発明は、出力位相ψｓＯ素子特悸の変動に対する安
定度を改善するものであるから、電圧信号ｖ３の位相９
３について考察する。

ここに電圧信号ｖｌを基準（振幅１１位相０°）とする
。位相（ψ、）は、 ψｓ　＝ｔｍ−’　（Ｘ）　　　　・・・（７）とかけ
る。Ｘはτ３の虚数部と実数部の比である。式（６）に
て、Ｋが実数（コンダクタンス）の場合は、ただし、Ｋ　１　＝　ＫＲｏ　　　・”　（９）となる
。式（６）にて、Ｋが虚数（サセプタンス）の場合は、Ｋ＝ｊｋｌＴ　　　・・・Ｃ１□ とおける。Ｔの関数になるのは、Ａ、ｌはインピーダン
ス次元、Ａ！が電圧利得次元よシ、抵抗性インピーダン
ス素子とリアクタンス性インピーダンス素子のインピー
ダンス比でなシ、かつこの抵抗性インピーダンス素子と
リアクタンス性インピーダンス素子は、インピーダンス
回路２を構成するための同種のインピーダンス素子と同
一方向へ変動するからである。よって、〔１〕Ｋが実数
の場合上述した定義及び条件から第１図の７３と求めると次の
ようになる・・・・（２）ここで、とおくと、式（６）は、・・・ａ４となる。式（８）よシ、となる。

（２）よシＰ、Ｑ、Ｓは、一定数であシ、さらにＫも一
定数となると、Ｔの変動がＸの変動となり、Ｘの変動が
９３の変動となる。Ｔは素子のインピーダンスが０−Ｃ
Ｉ：Ｉまで変動すれば、Ｏ−ωまで変動するが、実際は
ある設定した値が決シ、これを中心にして前後のある範
囲内でＴは変動する。したがって、この限定した範囲内
でのＴの変動に対してψＳの変動、いいかえればＸの変
動を最小にするには、式に）をＴで微分したＸ′が零の
条件になるＴと各定数間（Ｑ、Ｐ、Ｓ）の関係を求めれ
ばよい。

式（至）よシｘ’＝ｏの条件は、Ｑ（Ｓ−Ｑ＋Ｋｔ　）Ｔ’＋（３Ｑ（Ｐ＋に＋　）−（
５−Ｐ）（Ｓ−Ｑ＋Ｋ））Ｔ２＋（Ｓ−Ｐ　）　（Ｐ＋
に１）＝Ｏ・・・α力となる。

（１）　　Ｑ（Ｓ−Ｑ＋Ｋｔ）”ｉ’０　　の条件で、
となる。ただし、Ｄ＝（（Ｓ　　ＰＭＳ−Ｑ＋Ｋｘ）Ｑ（Ｐ＋Ｋｔ））ｘ
　（（５−Ｐ）（Ｓ　−Ｑ＋に１　’）−９Ｑ（Ｐ＋Ｋ
ｔ　）　）　　　・・・（至）が位相安定条件である。

しかしＴ　）０よりＴ２が正の実数（無限大をのぞく）
の条件になるように、Ｓ　＊　Ｐ　＊　Ｑ　ｒ　Ｋ１間
の条件は必要である。

＜２）Ｑ（Ｓ−Ｑ−Ｋｔ）＝Ｏのときは、式αＱより、
位相安定条件は、（３Ｑ（Ｐ＋に１　）−＜　ｓ−ｐ　）　（５−Ｑ−Ｋ
ｌ　）　）Ｔ２＋（Ｓ−Ｐ　）　（Ｐ＋Ｋｔ　）＝０　
　　　　　　　・・・（１９’）となる。さらに、＜Ｉ＞　Ｑ”０　、８−Ｑ＋Ｋｔ”ｑＯなら＜Ｍ＞　Ｑ
？ＯＳ−Ｑ＋Ｋｔ冨０なら、　　とな−て・それぞれ位相安定条件を求めることが
できる。

（ＩＩ）　Ｋ＝ｊＪ、Ｔの場合式α→、αカからとなる。ただし、Ｋ２は、Ｋ　ｚ　＝　ｋｔ　Ｒｏ　　　　　　　　　　　　＝　
（２３）で一定値とする。位相安定条件は、Ｘ′＝０か
ら次のようになる。

（Ｑ＋ＫｘＭＳ　　Ｑ）Ｔ’ ＋（３Ｐ（Ｑ　Ｋｚ）−（Ｓ−Ｐ＋ＫｚＸＳ−Ｑ））Ｔ
２＋Ｐ（Ｓ−Ｐ＋に冨）＝０・・・（２４）よって、（１）　　（Ｑ＋Ｋｚ）（Ｓ−Ｑ）笑Ｏであれば、とな
る。ただしＤ＝（（Ｓ−Ｐ＋１ｈ）（Ｓ−Ｑ）−Ｐ（Ｑ＋に＊））
［（Ｓ−Ｐ＋に雪）（Ｓ−Ｑ）９Ｐ（Ｑ＋Ｋｔ））　　
・・・（２６）（２）　　Ｑ　＋　Ｋ、　＝　Ｏのとき
（ただしＳ＋Ｑ８−Ｐ＋に雪ＮＯとする）、となる。

（３）Ｓ＝Ｑのとき（ただしＱ　＋　Ｋｌ　’−ｖ　Ｏ
とする）。

式（１６）　、　（２２）　Ｋみられるように、ＸがＴ
の関数として、（ただし、Ａ、Ｂ、Ｃ，ＤはＴを含まない一定値係数）
の形に表現でき、この場合は位相安定条件は次のようＫ
なる。

ＡＣＴ’＋（３ＡＤ−ＢＣ）Ｔ２＋ＢＤ＝Ｏ・（３０）
（１）　　ＡＣ”ｑ　Ｏなら・・・（３１）７’ＣりＬ、（ＢＣ−ＡＤ）（ＢＣ−９ＡＤ）≧０　　
　・（３２）（２）Ａ＝０のとき（ただしＢｏｏ　）、
（３）Ｃ＝Ｏのとき（ただし０４０　）、（４）Ｄ＝Ｑ
のとき（ただし、ＡＣ”４０）、（５）Ｂ＝Ｏのとき（
ただし、ＡＣＣＯＯ、第２図について同様に求めると次
のようになる。Ｋが実数のとき、となシ、位相安定条件は、となる・Ｋが虚数のときは、ｐ！ｑｌ　　　　　　ｐｌｐ！となる。これは（２９）’と同じ形であシ位相安定条件
は式（３１）〜（３５）で与えられる。

第３図について求める。Ｋが実数のときとなる。これは
（２９）と同形である。したがって、位相安定条件は式
（３１）〜（３５）で与えられる。Ｋが虚数のとき、となる。この場合、位相安定条件はとなる。

第４図、５図は第１回乃至３図における利得回路Ａ１＋
Ａ１を具体化した実施例である。図中、インピーダンス
回路２は第１図乃至第３図のインピーダンス回路２を同
じである。以下、インピーダンス回路２の表示は同じ意
味をもつ。

ｚ３は抵抗性インピーダンス（このときＲ３とする）ま
たはリアクタンス性インピーダンス（インダクタンス性
のときＬａ、容量性のときＣ３とする）で構成されるイ
ンピーダンスである。

第４因にて、トランジスタＱ１とトランジスタＱ３はそ
れぞれ抵抗Ｒ６＋　Ｒ７を介してバイアス電源ｖ、１よ
りベースバイアスが供給される。

トランジスタＱｌのベースに端子Ｗ１が接続され、これ
に、入力電圧信号が印加される。トランジスタＱｌ　　
、Ｑ！のエミッタはそれぞれ定電流源Ｉｇ１．　ＺＳ２
　Ｋ接続される。トランジスタＱ１のコレクタ、トラン
ジスタＱ２のコレクタはそれぞれ出力端子ｗ３．　＋　
ｗ３．に接続される。

トランジスタＱ１とトランジスタＱ意のエミッタ間ＫＺ
　、ｚ３が接続される。

端子ｗ３１の出力υ３１Ｋ着目して、入出力関係をみる
と、トランジスタＱ１はエミッタフォロアー動作をし、
トランジスタＱ２はベース接地形のアンプ動作をする。

したがって、トランジスタＱ２の入力インピーダンスは
Ｚ　、　ＺＳ　Ｋ比べて充分低くすることができる。

Ｚ　Ｉ　Ｚ３に流れる信号電流はトランジスタＱ２を介
してそのままＲ，に流れるから、Ａｌ＝’Ｒｓ　　　Ａ
２＝　　　　　　　　　　＝（４３）となる。よって、に＝−・・・（４４）となる。位相安定条件を求めることに・より、電圧信号
で３１の位相の変動を少、なくすることかできる。また
、電圧信号”３１の位相変動の安定は、と９もなおさず
トランジスタＱ２に流れる電流の位相変動が安定である
から、トランジスタＱ１に流れる電流はトランジスタＱ
２に流れる電流に等しい（ただし逆相）ので端子Ｗ３２
でのｔ圧信号ｖ３２もまた位相変動が少ない。即ち、ト
ランジスタＱｌ　とトランジスタＱ２は差動アングルの
構成であυ、端子Ｗ３１　＋　Ｗ３２には互いに逆相で
位相変動の少ない差動出力として取多出すことができる
・第５図は、エミッタ間にインピーダンスｚ３を接続した
、トランジスタＱ３　　、Ｑ４による差動アンプを追加
した場合で、トランジスタＱ３とトランジスタＱ、のベ
ースが接続され、トランジスタＱ１とトランジスタＱ４
のベースが接続されている。トランジスタＱｓ　　、Ｑ
ａのエミッタには、それぞれ定電流源Ｆ！　ｒ　ｌ１１
４が接続される。トランジスタＱ３のコレクタはトラン
ジスタＱｌのコレクタに、トランジスタｑ４のコレクタ
はトランジスタＱ！のコレクタに接続される。Ａｌｌは
第４図に等しいが、Ａ冨　＋には次のようになる。

第６図は、第４図にてＺ　＊　Ｚ　３を具体化した実施
例である。インピーダンス回路２については、第１図に
て、抵抗Ｒ１％コンデンサＣ２のない場合を示し、これ
はｐｌ−４ω　ｑ２→ω　に相当する。ｚ、＝Ｒ，であ
る。したがって、先の式（１４）　（１５）は次式とな
る。式（１３）より、Ｐ＝Ｑ＝０となシ、ただし、である。

位相安定条件はＱ＝Ｏの場合、式（２０）にてｐ＝ｏを
代入すると、１　　　となる。式（４９）の右辺の項は抵抗Ｒ２と抵
抗Ｒ３の比で決まる一定値をなし、これに等しいＴの値
を設定値（これをＴｏとする）にすればよい。

とすると、式（５０）を式（４７）に入れると、位相？
３は次のようになる。

Ｔ＝Ｔ＠のときの設定位相を９３０とすると、式０式％
）となる。したがって、所望の安定位相ψ３０を求めよう
とするときは、式（５２）から、ＴＯが求められ、ＴＯ
が設定されると、式（５０）からに、が設定される。Ｋ
１は式（４８）よ１ｈと８３の比で設定でき、これらの
絶対値に依存しない。

このようＫＴｏが設定されても、Ｔは変動し、　　　９
式（５１）に示すように、Ｔｏを基準にしてＴの変動割
合で表示した変数（Ｔ／ＴＯ）に従がってψ３が変動す
る。

ここでψ３の位相安定度について、従来の位相安定回路
と比較してみる〇第６図に対応する従来例は、例えば抵抗Ｒ３のない構成
がある。すなわち、第７図に示すように、トランジスタ
Ｑ１とトランジスタＱ２のエミッタ間にコンデンサＣ２
０１抵抗Ｒ２Ｇの直列回路が入る。端子Ｗ３１での位相
ψ３は次のようになる。

ただし、ＷＣ，ＯとおきＴがある設定されるべき値をＴｏとする。

今、安定出力位相を４５°に設ける例をとると、第６図
ではＴ０＝）／２−１、第７図ではＴ、＝１に選ぶ。式
（５１）　（５３）の特性は第８図のようになる。

特性（イ）はこの発明の実施例を示し、特性（ロ）は従
来例を示す。図から明きらかなように１（イ）では’ｒ
／’ｒ、＝１の近辺で位相変化が最も少なく、（ロ）で
は最も大きくなる。この発明の優れていることがわかる
。

第９図は第６図にて抵抗Ｒ３の代うにコンデンサＣ３を
用いた実施例である。

図より、Ａ２＝＝ｊｗＣ３Ｒ５Ａ１＝Ｒ５・・・（５５）であり
、である。よって、１（ｔＴ＝ｙ（３となり、式（２３）
　（３）を利用してとして、与えることができる。

位相安定条件はＰ＝Ｑ＝ＯＳ＝１と（５７）を（２４）
に代入してとなる。

第６図、第１０図にて、インピーダンス回路２はコンデ
ンサＣＩＮ抵抗Ｒ２のみの構成を示したが、これはコン
デンサＣ２、抵抗Ｒ，の構成でも同じである。またＲ１
　＋Ｃ１＋Ｒｚ　　＊Ｃ２のすべてを含む場合、Ｒ１の
みない構成、同様に、Ｃ１＊　Ｒ１ｒ　ｃ、がそれぞれ
ない構成においてもこの発明の効果はあり、数式的には
、ＰＩｑＩ　ｌ　ｐ２１　ｑ！の係数をそれぞれ°ωに
して代入すればＲ１ｒ　Ｃ１ｅ　Ｒ２ｒ　Ｃ１のそれぞ
れない場合を衣現している。以下説明してい、く他の形
式の実施例においても上記の応用ができるので、すべて
のケースについては図例を省く。

゛第１Ｏ図はＺ、＝Ｒ，、インピーダンス回路２を第２
図の構成にした１Ｆｌｌ（ただし、コンデンサＣＩなし
）を示す。

第１１図は、ｚ３＝リアタンス、インピーダンス回路２
を第３図の構成にした例（ただし、抵抗Ｒ１なし）を示
す。

第１２図は第１０図を展開した例である。

Ｉｇ＋　、　Ｉ８２の電流源の代り抵抗Ｒ１と抵抗Ｒ２
の交点からトランジスタＱｓのコレクタを接続した電流
源を用いている。トランジスタＱｓはエミッタを抵抗Ｒ
８を介して接地し、ベースにバイアス電圧ｖＢ２が印加
されている。ＩＣ化した場合、トランジスタは、一般に
、コレクタとサブストレート（基板）間に寄生容量Ｃ８
をもつｓｃｇを積極的に利用して（、＝（、として用い
ることもできる。

第１３因は、第５図を展開した実施例であるが、トラン
ジスタＱ＊　　、Ｑｚ　とトランジスタＱ３　　ｅＱａ
　Ｋよる差動アンプの電流源をそれぞれ１つの電流源１
ｇ５　＋　Ｉｎ２にした形にしである。イン１：’　−
／　ｙ　ス回路２は、Ｒ１＊　Ｒ２＊　Ｃ１ｅ　ｃ。

の全構成で表示しているが、コンデンサＣ，またはコン
デン？　Ｃｚのいずれか一方のない場合もある。ｚ３は
Ｒ３，＋　Ｒ３，である。

第１４図は別の実施例である。図において、トランジス
タＱ６はエミッタフォロアーとじて動作し、利得回路Ａ
　１　　＊　Ａ　２はトランジスタＱ７をトランジスタ
Ｑ８の構成によるカレントミラー回路ＣＭＩＫも構成し
ている。カレントミラー回路ＣＭ、の入力点での入力イ
ンピーダンスは、トランジスタＱ？のダイオード動作で
のインピーダンスであり、Ｚ　＊　Ｚ　ｓに対して充分
低くとることは容易である。当然のことながらカレント
ミラー回路ＣＭｒ　Ｋついては図以外に種々の回路が適
用できることはもちろんである。トランジスタＱ７には
直流バイアス電流を流すことが必要であるから、２また
はｚ３のいずれか一方にて、直流結合の構成にあればよ
い。

第１５図、第１６図は、それぞれ第１４図を展開した実
施例を示すものである。

信号処理回路は、一般に、２〜３段と段数を増すと動作
点か電源（ＧＮＤ側もあるが）側へと移り、グイナミソ
クレンジを確保するためにレベルシフトが必要となる。

第１４図は前段での高レベル動作点からレベルミツトす
ると同時に安定した移相を行うことができ、かつ出力側
に高出力を得ることができる。

第１７図、第１８図はさらに他の実施例を示すものであ
る。まず第１７図では、第１の信号経路は、Ｗｌ−Ｑ　
１−　Ｚ　−Ｑ　ｚ　−Ｗ３　テロ　ｊ）　、第２の信
号経路は、ｗ、−Ｑｌ−Ｒ３−ＣＭ、−Ｑｌ−Ｗ３とな
る。第１８図では、Ｗｌ−（ｈ−Ｚ　−ＣＭＩ　−Ｑ、
−Ｗ３が第１の信号経路で、Ｗｌ−Ｑ　１−Ｃｓ−Ｑ、
−Ｗ３が第２の信号経路となる。

第１９図はさらに他の実施例を示すものである。トラン
ジスタＱ９がエミッタフォロアーとして働き、トランジ
スタＱｌｏがペース接地のアンプとして働く。トランジ
スタＱ＊＋Ｑｔｏは、抵抗Ｒ１を介して直流バイアスが
流れる。この回路は電流消費が少ない。

第２０図はトランジスタＱｌｌがエミッタフォロアーと
して働くと同時に、　　トランジスタＱｔｔが利得回路
Ａ、と利得回路Ａ２の役目を兼ね、コレクタに出力を取
り出すことができる。

第２１図は、シングル入力、差動出力を得る構成を示す
ものである。

第２２図はこの発明の位相回路を電圧位相制御に応用し
た実施例である。図において、Ｗｌｌ。

Ｗ、は入力端子・Ｗ４１　＋　Ｗ４２は電圧制御端子、
Ｗ３．、Ｗ３□は出力端子である。いずれも差動入力、
差動出力として利用できる。トランジスタＱｌ！　＋　
Ｑ１３定電流源Ｉｓ７　ｒ　Ｉｓｌ及びコンデンサＣＩ
’％抵抗Ｒ２＋　Ｒ３の構成する差動アンプ形の移相回
路Ｓ１１　トランジスタＱ１４　＋　Ｑｌｇ、定電流源
ＩＳＧ　ｒ　Ｉ！＋１０及びコンデンサ００１％抵抗Ｒ
Ｏ２ｒ　ＲＯ３によって構成される差動アンプとＱ２０
　ｔ　Ｑ２１　＋　ｌ５１ｔ　ｒ　ｌ５ｘｚ及びＲｏａ
Ｋよって構成される差動アンプの組合せによる移相−路
Ｓ！はそれぞれ第４図、第５図と同型の構成であシ、差
動アンプを構成するトランジスタのコレクタ側に位相安
定させた信号をっくシ出すことかできる。

端子Ｗ目はトランジスタＱ１ｓ　＊　Ｑ１４のベースに
、端子Ｗ、はトランジスタＱｘｔ　ｒ　Ｑ＋＋ｓのぺ一
、　　　スにそれぞれ接続する。トラン・ゾスタＱｓａ
　＋Ｑ＋ｙの対はトランジスタＱ１２を電流源とする差
動アンプＤｌを構成し、トランジスタＱ１８゜Ｑｌｓの
対は、トランジスタＱｌｓを電流源とする差動アンプＤ
２を構成し、トランジスタＱ！６゜ＱＣｓのベースを端
子Ｗ４１に接続し、トランジスタＱ１γ＋Ｑ＋ｓのベー
スを端子Ｗ４！に接続して差動アンプＤ、と差動アンプ
Ｄ、は２重平衝形をなしている。

トランジスタＱｔｇ　＋　Ｑｔｓ　＊　Ｑ１４のコレク
タは端子Ｗｓ１に接続され、さらに、抵抗Ｒ１ｍを介し
て電源Ｍａｃへ接続される。トランジスタＱ１７゜Ｑｌ
ｌｌ　ｒ　ＱＩＳのコレクタは端子Ｗ３！に接続される
と同時に、抵抗Ｒ１３を介して電源Ｖｃｃへ接続される
。差動アンプＤＩ＋Ｄ２は制御電圧によって電流源から
の信号を分流する。

今電流源からの信号電流を１として、トランジスタＱｔ
ｇ　＋　Ｑｌｇに分流する量をＸとする。よってトラン
ジスタＱｌフ＋　Ｑｔａは（１−ｘ）の分流量になる。

ｐは制御電圧に比例して変化する変数で０−１の間を可
変できる。

ここで、動作を説明する。説明の便宜上、仮に端子Ｗ１
１は交流的にバイアスされていて、端子ｐ＋ｚに入力信
号τ１を印加するものとする。

第２１図の動作を示す信号のベクトル関係を第２３図に
示す。第２２図、第２３図を併用して説明する。移相回
路ｓ１は、トランジスタＱ１３のコレクタ側において、
４５°進む移相設定される。移相回路Ｓ２はトランジス
タＱ１４のコレクタ側において４５°遅れる移相設定さ
れる。

次Ｋ　％　Ｓ　ｓ　　ｒ　Ｄ　１　　＋　Ｄ　２を経由
する信号と、Ｓ２を経由する信号に分けて考える。前者
の場合は、トランジスタＱｌｓのコレクタよシトランジ
スタＱ１９を介して生ずる出力の最犬出カ（すなわちｘ
　＝　ｌのとき）をＶ＆とすると、トランジスタＱ１！
のコレクタ、トランジスタＱ＋ｔを経由する信号は逆相
であυ、端子ｗ３２での両者の出力はＸυ１−（ｌ　　ｘ）νａ＝（２ｘ　　ｌ　）　ｔ’ａ
　　　　　−（５９）となる・ｘ　＝＝　ｌのとき’）
１１　ｒ　ｘ”０のとき−−であり、Ｘの値によってυ
８かも−ｖＩＬまでを動く。

特にｘ＝７のときは一＝Ｏとして、ｓｌを経由する信号
は出力に発生しない。

後者のＳ！経由のみの信号υｂは、トランジスタＱＩｓ
では、トランジスタＱ１４のコレクタ信号の逆相であり
、端子Ｗ３２で一４５°反転した＋１３５°の位相であ
る。端子Ｗ３２での出力は、前者、後者の信号の合成よ
りｖｓｌ＝　（２Ｘ−１）　ｖ、−１−Ｊ、　　　　　　
　　・−・（６ｏ）となって２２図に示すようＫなる。

制御電圧を可変するとＸがＯ〜１まで変化し、ν３１は
−ガとυｂを合成した信号の位相からガとτｂの合成し
た信号の位相の間を可変させることができる。

例えばυ８と’Ｄｂの大きさく振幅）を等しく設定すれ
ば、１８０°〜９０°の間を可変できる。または１３５
°を中心にして±４５°の可変位相回路となる。端子Ｗ
３ｔでは端子Ｗ３２でのｖ３１の逆相で動作する。

このような可変位相回路はカラーテレビジョン受像機で
の色相制御回路や色同期回路での電圧制御発振器に用い
ることができる。端子Ｗ３Ｋ。

ｗ３．での信号を１３５°遅相する回路を端子Ｗ３１゜
ＷＳ２と端子Ｗｌｌ、　Ｗｌ、の間にタンタ回路を含め
て帰還してつくればｖＣＯとなる。また、１３５゜の遅
相回路も安定遅相としてこの発明によってつくることは
容易である。

ここで、インピーダンス回路（ｚ）から出力される電流
信号（（２）と、このインピーダンス回路（Ｚ）を駆動
する電圧信号（−）とをそれぞれ利得回路（Ａ１）、（
Ａりに通して合成することによシ、位相回路の出力を得
るようにした効果を説明する。

このように、２つの信号（＄２）　、（ｖｔ）を合成し
て位相回路の出力を求めることＫよシ、例えば、第１図
に示す実施例でいえば、その位相安定条件を示す式（１
８）　、　（２０）　、　（２１）　、　（２５）　。

（２８）の中に、インピーダンス回路（Ｚ）のインピー
ダンス素子によって規定される定数（Ｐ）　、　（（２
）、（Ｓ）の他に、式（９）　、　（２３）から明らか
なように、利得回路（Ａ１）　、（Ａｘ）の利得によっ
て決まる定数（Ｋ１）　、（Ｋ２）を含む。これ罠より
、位相安定条件をインピーダンス回路（Ｚ）の設計だけ
でなく、利得回路ｒＡｔ）、（Ａ２）の設計によっても
調整することができ、位相安定条件設定上の制約が大き
く緩和されることになシ、回路設計が容易となる。

また、利得回路（−ＡＩ）　、　（Ａｍ）の利得を可変
にすることにより、経年変化により素子特性が大きく変
動し、位相（ψ）が設定位相から大きく変動した場合で
も、利得回路（Ａ１）　、（Ａりの利得を調整すること
により、設定位相を得るようにすることができる。

例えば、先の第４図において、利得回路（Ａ１）の抵抗
（Ｒｓ　）を可変抵抗とすれば、なシ、式（９）　、　
（２３）より（Ｋｌ）、（Ｋ２）が可変の定数となる。

これにより、（’ｒｏ）、つま夛位相安定条件の（Ｔ）
が動くことになる。

ψ＝４５°となるように設計された特性を示し、（ｂ）
は抵抗（Ｒ８）を調整して’ｒｏを１．２ＴＯにした特
性を示し−１（ｃｌは同じ＜Ｔｏを０．８Ｔｏとした特
性を示す。今、特性（ａ）にて４５°となるように設定
された位相（ψ）が素子特性の経年変化によシ、４５°
から大きく変動した場合は、特性を（ａ）の特性から（
ｂ）の特性あるいは（ｅ）の特性側に移すことによシ、
設定位相（４５°）あるいはこれに近い位相を確保する
ことができる。

次にインピーダンス回路（Ｚ）を電圧信号で駆動し、そ
の出力を電流信号で得るように構成したことによる効果
を説明する。

このような構成をとることにより、先の種々の実施例で
示されるように、位相回路を差動アンプ形式で構成する
ことができる。したがって、この発明では、差動アンプ
の特徴を生かし、安定（例えば、差動アンプのリミッタ
作用により出力位相のみならず振幅も一定化される）か
つ高利得で、しかも、外乱の影響も受は難い位相回路を
実現できる。

また、ＩＣ化では、コンデンサは電極の一方に、対サブ
ストレートに対して寄生容量をもつ。

この副作用をなくすには、寄生容量をもつ電毬側をロウ
インピーダンスで結合することが望ましい。この点に関
し、この発明のように、差動アンプ形式で構成できる位
相回路にあっては、例えば、第１１図に示すように１コ
ンデンサ（Ｃｚ）　、　（Ｃ２）において、寄生容量（
ＣｓＩ）。

（Ｃ８ｚ　）が付く電極はロウインピーダンスであるト
ランジスタ（Ｑｓ）　、（Ｑｚ）のエミッタに結合され
るので、寄生容量（Ｃａｔ）　、　（Ｃａｔ）の影響は
ほとんど受けない。

以上の種々の実施例の説明かられかるように、この他に
も多くの応用回路をつくることができる。

この発明は実施例においてリアクタンス性インピーダン
ス素子をコンデンサで説明したが、インダクタンス性イ
ンピーダンス素子があってもできる。例えば、高周波処
理ＩＣになると配線自身が１つのインダクタンス素子に
なる。この場合、配線を同−形状又は類似の形状にすれ
ば、インダクタンスの比は一定にとることが容易である
。

寸だこの発明は１つの変数Ｔとして、インピーダンス回
路２の中で並列合成インピーダンスと並列合成リアクタ
ンスの比を設定したが、１つの半導体チップ上において
は同一種類間のインピーダンス素子の合成したインピー
ダンス値は個々の任意のインピーダンス素子のインピー
ダンス値と一定の関係にある。したがって弯数Ｔを設定
する場合、これを任意の１つの抵抗性インピーダンス値
と任意の１つのリアクタンス性インピーダンス値の比と
しておいてもよく、この変数の変動に対して位相の変動
、する量を最も少なくすることがこの発明の位相安定条
件を意味している。

〔発明の効果〕

このようにこの発明によれば、素子特性が変動しても位
相特性が変動することがなく、ＩＣ化に好適なことは勿
論、回路ｉ計が容易でかつ経年変化を補償する機能も容
易に実現し得る位相回路を提供することができる◎

【図面の簡単な説明】

第１図乃至第６図はそれぞれこの発明の異なる実施例を
示す回路図、第７図は第６図に対応させて構成した従来
の位相回路を示す回路図、第８図は第６図と第７図の位
相安定特性を示す特性図、第９図乃至第２１図はそれぞ
れこの発明の異なる実施例を示す回路図、第２２図はこ
の発明の位相回路を電圧位相制御に応用し７た実施例を
示す回路図、第２３図は第２２図の動作を説明するため
のベクトル図、第２４図はこの発明の詳細な説明するた
めの特性図である。２・・・インピーダンス回路Ｎ　Ａｌ　　＋　ｋ２・・
・利得回路、Ｒ１＋Ｒ２・・・抵抗、ＣｌＩＣ！・・・
コンデンサ。出願人代理人　弁理士　鈴　江　武　彦第１図ォコ　４−

Claims

【特許請求の範囲】

抵抗性インピーダンス素子とリアクタンス性インピーダ
ンス素子から成るとともに、電流信号で駆動され、出力
を電流信号で得るように構成されたインピーダンス回路
を有し、このインピーダンス回路の出力信号とこのイン
ピーダンス回路の入力信号との合成によって出力位相が
決められるとともに、この出力位相が上記インピーダン
ス回路の抵抗性インピーダンス素子とリアクタンス性イ
ンピーダンス素子のインピーダンス比を変数とする関数
で表わされる回路であって、上記位相関数を上記変数で
微分した値が零となる条件をほぼ満たすように構成され
ていることを特徴とする位相回路。