JPS6184981A - 走査変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 本発明は走査線間を補間して１フィールドのテレビジョ
ン信号の走査線数を倍増することにより、高解像度の画
像を再生するだめの走査変換装置に関するものである。

（ロ）　従来の技術 飛越走査方式のテレビジョン映像信号の走査線間を補間
１５号により補間して、フィールド周波数が飛越走査方
式の場合と同一で走査線数を２倍にし、高解像度の画像
を得るための走査変換装置は例えば特開昭５８−７７３
７３号公報の第４図に記載されている。

この公報に記載の装置に使用される記憶装置（１４＞（
１５）は各々２６２水平走査期間及び２６３水平走査期
間たけ信号を遅延きせるためのものであり、入力されて
くるテレビジョン映像信号の垂直走査周期及び水平走査
周期の関係により一定の動作のみを行なうものである。

また、本件出願人が先に出願した特顎昭５９−１６５８
２１号において提案している走査変換装置も２６３水平
走査期間を１動作サイクルとして記憶装置を動作させる
ようにしたものである。

これら従来装置においては、想定される入力映像信号の
標準方式（例えば現行のＮＴＳＣ方式においては１垂直
走査期間は２６２．５水平走査期間で形成されている）
に従って、記憶装置の動作態様を固定的に設定している
。しかしながら、放送されているテレビジョン映像信号
を受信する映像機器以外の映像機器においては必ずしも
標準方式の映像信号を生成するとは言えない。

例えば、ビデオ・テープ・レコーダの特殊再生（早送り
または低速再生）等に於ける再生映像信号は標準方式に
比べて、１垂直走査期間は２５５乃至２７０水平走査期
間で形成されており、従って、記憶装置を固定的に動作
させるようにした従来の走査変換装置では良好な走査変
換が行なわれないという欠点があった。

（ハ）発明が解決しようとする問題点 本発明では上記の如く標準方式から逸脱した非標準の入
力映像信号に対しても良好な走査変換動作を行なわせる
ようにしている。

り二）問題点を解決するための手段 飛越走査方式の入力映像信号の垂直走査期間と水平走査
期間の比を検出するとともにこの比に応じて映像信号清
報を記憶する記憶装置を制御する手段を設けている。

（ホ）作用 上記の如く構成することにより、標準、非標準方式にそ
れぞれ適応した巡回周期で記憶装置が動作する。

（へ）実施例 第５図は本発明の走査変換装置の概略構成を示すブロッ
ク回路図であって、復調された２：１飛越走査を行なう
テレビジョン映像信号（ｇ＞はＡ／Ｄ変換器（アナログ
−ディジタル変換器）（１）によ−てディプタル信号（
ｈ＋に変換され、半導体、′ｌモリ等から構成される装
置 る。

この記憶装置（２）は前記Ａ／Ｄ変換器（１）に入力さ
れる映｛！可信号（ｇ）の垂直走査期間と水平走査期間
の比よりも大きい最小の整数をＮとした場合、Ｎライ２
分のアドレスを有するように構成きれ、カウンタ（６）
から与えられる書込み読出し動作制御用信号（以下’Ｆ
ＬＡＷ信号」という）《ｎ）及びアドレス発生器（７》
から与えられるアドレス情’ｆｆｌ（ｏ）によって後述
するような書込み読出し動作を行なうように制御される
。前記記憶袋＃（２）から、後述するような動作により
信号（ｈ）に対し時間軸圧縮されて読出きれた情報（ｉ
）はＤ／Ａ変換器（ディジタル−アナログ変換器）（３
）によってアナログ映像官号（ｊ）に変換きれ、ＣＲＴ
等のディスプレイ装ｆｉｉ＜ｒＡ示せず）に供給される
。

一方、入力映像信号（ｇ）は同期分離回路（４）に与え
られ、ここで不平、垂直の各同期信号が分離きれ、水平
同期信号臼）は位相比較器、電圧制御発振器を含む位相
ロックループ回路（ＰＬＬ）（５）の一方の入力として
与えられ、アドレス発生器（７）から出力される内部同
期信号（Ｓ）が前記水平同期信号＜１）と位相が一致す
るように前記ＰＬＬ回路（５》で制御され、これにより
ＰＬＬ回路（５）からは本システムの基本りロックとな
る信号（ｍ）を形成する．このクロック信号（ｍ）はカ
ウンタ（６）に与えられ、このカウンタ（６）によって
前記したＲ／Ｗ信号（ｎ）を発生する．前記力ウンタ（
６）の出力信号（ｐ）はアドレス発生器（７）に与えら
れて、該発生器（７）はこの信号（ｐ）に基づいて前記
アドレス情報（ｏ）及び内部同期信号（Ｓ）を形成する
とともに出力映像信号を水平偏向するために使用される
水平偏向用同期信号（ｑ）を図示しない水平偏向装置に
供給する．尚、この同期信号（ｑ）は前記内部同期信号
（ｓ）の２倍の周波数に設定きれる。

前記同期分離回路（４）から得られた垂直同期信号（ｋ
）は図示しない垂直偏向回路に供給されるとともに制御
回路（８）の一方の入力として与えられる、この制御回
路〈８）は同期分離回路（４）から出力きれる前記垂直
同期信号（ｋ）及び水平同期信号（１）に基ついて、１
垂直走査期間と１水平走査期間の比を算出し、この比の
値に従って記憶装置（２）の動作態様の変更を指令する
信号（ｒ）をアドレス発生器（７）に供給する。前記ア
ドレス発生器（７）は前記信号（ｒ）によって後述する
如くアドレス情報の変更を行ない、記憶装置（２）の巡
回周期を変化させる。

次に第１図及び第２図を参照しつつ上記記憶装置（２〉
の動作説明を行なう。

第１図及び第２図において、（イ）は２：１飛越走査一
方式で伝送されてくる映像信号波形を模式的に示しでお
り、期間Ｈは飛越走査方式における１水平走査期間、期
間Ｖは１垂直走査期間、Ｈｓは水平同期信号、Ｖｓは垂
直同期信号を示しており、（ロ）は記憶装置の動作タイ
ミングを示す図であって、太線で示された実線は記憶装
置の書込みのタイミングを示し、破線は読出しのタイミ
ングを示している。また、第１ｒｙＪ（イ）において垂
直走査期間と水平走査期間の比は７．５：１、第２図（
イ）において垂直走査期間と水平走査期間との比は８．
５：１と非常に小さく選定されているとともに垂直同期
信号の近傍の波形は著しく簡略化されているが、２：１
飛越走査条件を満足している。

そして、以下において第１図の場合を標準方式の映像信
号が入力されたときの動作、第２図の場合を非標準方式
の映像信号が入力された場合の動作として説明する。

いま、制御回路（８）に入力きれた垂直同期１８号（ｋ
＞及び水平同期信号（１）に基づいて、垂直走査期間と
水平走査期間の比が算出され標準方式である（いまの場
合前記比の値は７．５）と検出すると制御回路（８）か
らアドレス発生器（７）に対し王かえられる信号（ｒ）
により前記垂直走査期間と水平走査期間の比よりも大き
い最小の整数をＮ（いまの場合１８」）として、記憶装
置の８ライン分のアドレスを巡回させて、入力映像信号
の各フィールドの各１ライン分の映像信号情報を順次書
込んで行くように前記アドレス発生器（７）により制御
される。

一方、記憶装置（２）の読出し動作を第１図のＴ。（−
Ｌ　Ｈ）期間を例に採って説明すると、この期間Ｔ。に
存在する第１フィールドのＣ′なるＩＨ（Ｈ：飛越走査
におけるｌ水平走査期間）分の映像信号情報を記憶装置
（２）の１ライン分のアドレスに書込み中に、この１ラ
イン分のアドレスに既に書込まれている前フィールド（
第２フィールド）のｂなるＩＨ分の映像信号情報を前半
の＋Ｈで読出し、引続いて当該期間Ｔ０で書込まれるＣ
′なる映像信号情報を後半の音Ｈで読出す。このときの
各読出しはそれぞれ書込み速度の２倍の速度で行なわれ
る。このような動作が繰り返して行なわれるように前記
記憶装置が制御きれるので、例えばＴ１期間において読
出される１８号はｂ−ｃ’−ｃ−ｄ’−ｄ−ｅ’の如く
なり、２つのフィールドの各ラインの信号が＋Ｈ毎に交
互に且つ時間軸圧縮されて読出され、これによってフィ
ールド周波数が飛越走査方式の場合と同一でライン数が
２倍になされたく即ち走査変換きれた）順次走査方式の
テレビジョン映像信号を得る二とかできる訳である。

このように＠直走査期間と水モ走査期間の比が７．５　
二１の場合、８ライン分のアドレスを１巡回期間として
記憶装置を巡回させることにより好適に走査変換される
が、垂直走査期間と水平走査期間の比か８．５　：　１
のように変化した場合、好適に走査変換できなくなって
しまうが、制御回路（８）は垂直同期信号（ｋ）と水平
同期信号（１）に基づいて垂直走査期間と水平走査期間
の比を検出し、ｆｇ号（ｒ）をアドレス発生器（７）に
ケ、え、９ライン分のアドレスを１巡回期間として記憶
装置（２）を巡回させる。第２図はそのよろにして巡回
周期が設定された場合を示しており、第１図の場合と同
様にＴ２期間において読出される信号はｂ−ｃ’−ｃ−
ｄ’−ｄ７ｅ’の如くなり、好適に走査変換されること
が分かる。

ところで、上記のようにした場合、走査変換は良好に行
なえるが、それに要する記憶装置の容量を多く必要とす
る６例えば現行の標準Ｎ　Ｔ　Ｓ　Ｃ方式における１垂
直走査期間、Ｉ：１べ平走査期間の比は２６２．５　　
：　１であるので２６３う１２分のアドレスを必要とし
、更に非標準方式の場合にも適応さけようとするとそれ
よりも多くのアドレスを必要とｒることから記憶装置自
体の形状が大型となり、また、走査変換装置を構成する
ｌｉＩ［ｉ格も高くなる。

次に、他の実施例としてそのような欠点を解消するよう
にした走査変換装置を第３図、第４図及び第６図を参照
しつつ説明するが、第５図における記憶装置（２）及び
制御回路（８）の構成を除く部分は同一であるので、第
５図はそのまま援用して説明する。そして、記憶装置（
２）のアドレスとしては６ライン分の映像信号情報が格
納できるものとし、制御回路（８）としては第６図の如
く構成されているものとする。この制御回路の詳細な動
作説明は後述するが、垂直同期信号と水平同期信号から
垂直走査期間と水平走査期間との比を計数し、この計数
値から走査変換動作に必要な記憶装ｆｆ（２）の１巡回
期間を算出し、この巡回期間に合致するように所定期間
だけアドレス発生器（７）の歩進動作を停止１−する制
御信号を垂直同期信号の近傍のタイミングに発生するよ
うになっている。

第３図及び第４図は本実施例における記憶装置（２）の
動作説明の為の図であって、これら各図において（イ）
ば２二１飛越走査方式で伝送きｖ２．てくる映像信号波
形を模式的に示しており　期間Ｈは飛越走査方式におけ
る上水平走査期間、期間Ｖは１垂直走査期間、Ｈｓは水
平同期信号、Ｖｓは垂直同期信号を示しており、（ロ）
は記憶装置の動作タイミングを示す図であって、太線で
示きれた実線は記憶装置の書込みのタイミングを示し、
破線は読出しのタイミングを示し、時間軸と平行に引か
れた太い実線はアドレス発生器が歩道を中断し、記憶装
置のアドレスの増加が停止していることを示している。

また、第３図くイ）において垂直走査期間と水平走査期
間の比は７５：１、第４図（イ）において垂直走査期間
と水平走査期間との比は８５；１と非常に小きく選定さ
れているとともに垂直同期信号の近傍の波形は著しく簡
略化されているが、２二１飛越走査条件を満足している
。

そして、以下において第３図の場合を標準方式の映像信
号が入力されたときの動作、第４図の場合を非標準方式
の映像信号が入力された場合の動作として説明する。

第６図に詳細に示された制御回路の動作を説明すると、
垂直同期信号（ｋ）はトグル・フリップフロ／ブ（Ｔ−
ＦＦ）（９）に入力され、該Ｔ−ＦＦ（９）によって入
力映像信号（ｇ）のフレーム周期のパルス（イ）を発生
する。

このパルス（イ）は第１デイレイド・フリップフロップ
（第１　Ｄ−Ｆ　Ｆ）（１０）に加えられ、該第１Ｄ−
Ｆ　Ｆ　（１０）の出力信号（ロ）とともにアンドゲー
ト（１１）に加えられることにより、フレーム周期の「
ｔＪ狭のパルスに変換され１．この中挟のパルスは第１
カウンタ（１２）のリセット信号（ハ）として使用され
る。前記第１カウンタ（１２）は第５図のブＬ１ツク因
における記憶装置（２）の連続動作における巡回周期（
即ち、記憶装置の一１巡回周期のうちアドレスが歩進し
ている期間である６Ｈ）に在る水平同期信号（１）の数
１６２の２倍である１２をカウントするカウンタであっ
て、フルカウント状態で自動的に初期化される自己復帰
型のカウンタである。二の第１カウ）′夕（１２）のカ
ラントイ直（ニ）は該カウンタ（１２）がリセット信号
（ハ）によりリセ７・トされる直前にレジスタフ１３）
に記憶される。従って、第３図に示される入力映像信号
の場合、１フレ一ム期間（２垂直走査期間）には１５個
の水平同期パルスが存在するので、第１カフンタ〈１２
）は水平同期パルスを１２個カウントした時点でカウン
ト値が０となり、その後リセット信号（ハ）によりリセ
ットされるまでに３カウントするから、レレスタ（１３
）に取込まれるカウント値としては１３ノとなる。また
、第４図に示される入力映像信号の場合、１フレ一ム期
間には１７個の水平同期パルスが存在するので、第１カ
ウンタ（１２〉は水平同期パルスを同様に１２個カウン
トした時点でカウント値が０となり、′その後、リセッ
ト信号（ハ）によりリセットされるまでに５カウントす
るから、し〉スタ（１３）に取込まれるカウント値（ホ
）としては１５」となる。面記レジスタ（１３）からの
出力くホ）は、前記カウント値「３．及びｒ５．を２で
割ったときの整数値、即ち「１」及び「２コが第２カウ
ンタ〈１４）に入力きれる。前記第２カウンタ（１４）
は、第２ディレイド・フリップフロップ（第２　Ｄ　−
Ｆ　Ｆ　）（１５）及びアンドゲート（１６）により形
成された垂直同期信号と同しタイミングのパルス信号（
へ）によりリヒットされ、前記レジスタ（’１３）から
与えられた値１１」及び「２．になるまで水平同期信号
（１）をカウントし、「１．及び１２．になった時点で
そのカウント動作を停止する。そして、前記第２カウン
タ（１４）は水平同期信号（１）をカウント中の場合１
１」（例えばハイレベル）を出力し、カウント終了後は
「０．（例えばローレベル）を出力する。このような動
作により、第２カウンタ（１４）の出力（ト）としては
第３図の如き人力映像信号に対し、１水平走査期間（Ｉ
Ｈ）の巾を有するパルスを出力し、また第４図の如き入
力映像信号に対し２水平走査期間（２Ｈ）の巾を有する
パルスを出力する。前記第２カウンタ（１４）から出力
されるこれら１Ｈ及び２Ｈ巾のパルスは第３デイ【・イ
ド・フリップフロップ（１７）及びオアゲート（１８）
によってそれぞれ更にＩＨ期期間パルスゲ延長されて１
１、゛各々２Ｈ及び３Ｈ巾のパルスである制御舊号（チ
）として前記オアゲート（１８）から出力され、この制
’４４信号（チ）はアドレス発生器（７）に与えられる
ことにより垂直同期信号の近傍において第３図の如き入
力映像信号に対し２Ｈ期間記憶装置のアドレスの歩道が
停止され、また第４図の如き入力映像信号に対して３Ｈ
期間記憶装置のアドレスの歩道が停止きれる。このよう
にすることにより、第３図の場合、８ライン分の期間（
Ｔ）を１巡回期間とし、第４図の場合９ライン分の期間
（Ｔ′）を１巡回期間として、記憶装置ｔ（２）が動作
するので、所望の走査変換が少ない記憶容量の記憶装置
でもって行なえる。

第３図及び第４図において、記憶装！！（２＞のアドレ
スの歩道が停止している期間以外の期間は第１図及び第
２図の場合と同様にして映像信号情報の書込み及び読出
しが行なわれる０例えば第３図の期間Ｔ：ｌ及びＴ４に
おいて読出される信号はそれぞれＣ−ｃ’−ｄ−ｄ’−
ｅ−ｅ’及びｃ’−ｄ　−ｄ　’　−ｅ　−ｅ　’　−
ｒ　”となり、また第４図のＴ５及びＴ８期間において
読出きれる信号はそれぞれｃ−ｃ’−ｄ−ｄ’−ｅ−ｅ
’及びＣ′−ｄ　”　−ｄ　’　−ｅ　”　−ｅ　’　
−ｒ　″となり、隣り合うフィールドの信号を合成する
所望の走査変換を行なうことができることが分かる。

尚、記憶装置（２）のアドレスの歩道動作が停止した状
態における信号またはその付近においては信号か欠落し
たり、読出し順序に異常が生しる所があるが、それらは
いずれも垂直帰線期間内における４５号でゐり、映像情
報とし工は価値がなく。

実用上何ら支障はない。

本実施例においては、１つの信号系列を処理ず乙場合に
つき説明したが、カラーテレビジョンの如く輝度信号、
色差信号等の如く複数の信号系列を有する場合は各系列
のそれぞれに上述の動作を行なわせるように構成すれば
よい。

（ト）発明の効果 本発明に依れば、Ｐ３（Ｆ＝　’）ｊ式でない入力映像
信号に対【、ても良好に走査変換でき、しかも簡単な構
成で行なえるという効果がある。

【図面の簡単な説明】

図面はいす゛れも本発明に関するものであって。 第１図及び第２図はそれぞれ本発明の一実施例における
記憶装置の動作を説明するための図、第３図及び第４図
はそれぞれ本発明の他の実施例における記憶装置の動作
を説明するための図、第５図は本発明の走査変換装置の
回路ブロック図、第６図は本発明の他の実施例にｔ：け
る制御回路の一例を示すブロック図である。 （１）　　Ａ／Ｄ変換器、（２）・・記憶装置、（３）
・・Ｄ／Ａ変換器、（４）・同期分離回路、（５）・Ｐ
ＬＬ０Ｏ路、（６）・・・カウンタ、（７）・　アドレ
ス発生器、（８）・・・制御回路。

Claims (1)

【特許請求の範囲】
1. （１）１フィールド内の少なくとも有効な映像信号情報
   を記憶できる記憶装置と、この記憶装置を制御する第１
   制御手段と、飛越走査方式の入力映像信号の垂直走査期
   間と水平走査期間の比を検出するとともにこの比に応じ
   て前記第１制御手段の動作を制御する第２制御手段とを
   備え、 前記第２制御手段によって、この第２制御手段で得られ
   る比の値よりも大きい最小の整数をＮとしてＮライン分
   の期間を１巡回期間として前記記憶装置のアドレスを巡
   回させるように前記第１制御手段を制御し、前記第１制
   御手段は前記入力映像信号のうち少なくとも各フィール
   ド内に在る有効な映像信号情報を前記記憶装置に書込ん
   で行くとともにこの記憶装置の１ライン分のアドレスに
   書込まれた前フィールドの映像信号情報と、これに続い
   て当該１ライン分のアドレスに書込まれる現フィールド
   の映像信号情報を書込み速度の２倍の速度でそれぞれ読
   出し、この読出しにより次々に得る各１ライン分の映像
   信号情報から順次走査方式のテレビジョン信号を得るよ
   うにしたことを特徴とする走査変換装置。