JPS6186788A - デイジタル・システムのためのタイミング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタル・システムの表示装置、特にラ
スタ走査式表示装置からなる表示装置の水平方向のフォ
ーマット、例えば各行の文字数、を修正するためのタイ
ミング回路に関するものである。

［従来の技術］ ディジタル・システムはしばしば情報表示のための、陰
極線管（ＣＲＴ）モニタのようなラスタ走査式表示装置
を含む、典型的なラスタ走査式表示装置においては、ビ
ームは映像スクリーンもしくはその他の部分の一連の水
平走査線上に走査される。情報は一般に１文字ずつ映像
スクリーンに表示され、これらの各文字は数字であった
り、英語もしくはその他の国の文字であったり、或いは
句読点や図形記号であったりする。映像スクリーンはあ
る数の文字領域に分けられ、各文字領域は１つの文字を
表示するのに使われる０文字領域は水平方向の各行に整
列され、各文字領域は、個々の文字を形成するように表
示装置によって個々にそして選択的に照明され得るドツ
ト、すなわち絵画素からなる。

ラスタ走査式表示装置を含むディジタル・システムは、
典型的にはドット・クロック信号を供給することにより
表示装置を一部制御ｉｆ　Ｌ、３ニゲｙｊコツト・クロ
ック信号は、１ドツトを水平方向に走査するのに必要な
時間に相当する周期を有する。一般に１本の水平走査線
を走査して元に戻るのに必要な時間は決まっているので
、ドット・クロック信号の周波数は水平方向のドツト間
隔を決定し、水平方向のドツト間隔は文字領域のドツト
幅と共に１行当たりに表示され得る文字の数を決定する
。

その結果、もしシステムが動作中に水平方向のフォーマ
ットを変更する機能を必要とするならば、複数のドット
・クロック信号発生器およびこれらの間をスイッチング
するための手段を設ける必要があった。複数の信号発生
器は、多くの例えば発振器のような装置となり、それゆ
えシステムの費用がかさむ、またこれらの付加された発
振器はＥＭＩおよびＲＦＩの問題を増やす原因となる。

［発明の開示］ この発明は、ディジタル表示装置のためのタイミング回
路を提供するものである。この発明のタイミング回路は
、複数のドット・クロック信号発生器を使用することな
く、システムの動作中に１行毎の文字数の動的な変更を
行う。

この発明のタイミング回路は、ラスタ走査式表示装置を
含むディジタル・システム中で使用できるように適合さ
れており、前記ラスタ走査式表示装置は、水平同期信号
の周波数によって支配される水平方向走査率で、一連の
水平走査線を通してビームを走査するように適合されて
いる。各水平走査線は別々にそして選択的に照明し得る
ドツトを含む、ビームが水平に１ドツトを走査するのに
必要な時間は、ドット・クロック信号の周波数によって
制御される。ディジタル・システムは、また、水平同期
信号の周期とドット・クロック信号との間の関係を示す
水平フォーマット・データを発生するための手段を含む
、タイミング回路は、水平基準信号を発生するための手
段と、水平同期信号およびドット・クロック信号を発生
するための位相ロック・ループ手段を設える。水平基準
信号は、水平同期信号の所望の周波数に対応する周波数
を持つ０位粕ロック・ループは、水平フォーマット・デ
ータに基づくドット・クロック信号から水平同期信号を
発生する手段と、水平同期信号の周波数が水平基準信号
の周波数と同じになるような周波数のドット・クロック
信号を発生する手段とを含む。

好ましい一実施例において、ディジタル・システムは各
文字が複数のドツト文字領域内に位置することく文字を
表示するようにされている０文字領域は、１行毎の複数
の文字領域の水平行中に位置する。水平フォーマット・
データは、水平同期信号との周期と１つの文字領域を水
平に走査するのに必要な時間との関係を示す行フォーマ
ット・データを含む、水平同期信号を発生する手段は、
分周器手段および制御器手段を備える０分周器手段は、
ビームが１つの文字領域を水平に走査するのに必要な時
間に対応する周期を有する文字クロック信号を発生する
ために、ドット・クロック信号に応答する。制御器手段
は、行フォーマット・データに基づき文字クロック信号
から水平同期信号を発生する。

別の好ましい実施例においては、ドット・クロック信号
を発生する手段は、水平同期信号と水平基準信号との位
相差に対応する電圧値を有する制御信号を発生するため
の位相比較器を含む位相制御手段と、制御信号の電圧値
に依存する周波数を持つドット・クロック信号を発生す
るための電圧制御発振器を備えている０位相制御手段は
、また、各水平方向走査の間のドット・クロック周波数
を変更するための補償回路と、水平フォーマットデータ
が変更された時、位相ロック・ループ手段がそれ以上の
周波数を受は入れないようにするために、ドット・クロ
ック信号の周波数を増加傾向に変えるための粗同調回路
を備える。

さらに別の実施例では、ディジタル・システムは複数の
水平フォーマット・データを表す水平フォーマット信号
を発生するための手段を含む、タイミング回路は、水平
基準信号を発生するための手段と、水平基準信号および
複数のドット・クロック周波数を有するドット・クロッ
ク信号を発生するための水平フォーマット信号に応答す
るドット・クロック手段とを備える。各ドット・クロッ
ク周波数は上記水平フォーマットの１つに対応する。

ドット・クロック手段は信号基準周波数を利用して、複
数のドット・クロック周波数を発生する。

［実施ＩＮ］ 第１図はディジタル・システムのブロック図を示してお
り、プロセッサ１２、ラスタ走査式表示装置１４、およ
びこの発明のタイミング回路を含むインターフェイス回
路１６を含んでいる。インターフェイス回路１６は、プ
ロセッサ１２からディジタル・データを受け、表示装置
１４に表示するデータを発生するように動作する。イン
ターフェイス回路１６は、データ・ライン、アドレス・
ラインおよび制御ラインを含む母線１８によってプロセ
ッサ１２に接続されている０表示装置１４は、電子ビー
ムもしくはレーザービームのようなビームが、映保スク
リーンもしくはその他の部分の上を走査するようなラス
タ走査式装置を備え得る。

一般的な実施例においては、表示装Ｗ１１４はＣＲＴを
有する通常の白黒またはカラー・モニタと、関連のある
ビデオ回路および偏向回路を備え得る。

インターフェイス回路１６は、制御器２０、リフレッシ
ュＲＡＭ２２、および文字発生器２４を備える。一般に
、制御器２０はインターフェイス回路１６と表示装置１
４を制御するのに必要な信号を発生するためのものであ
る。多くの好ましい制御器２０は市販されている。この
発明の一実施例を図示する目的で、制御器２０はモトロ
ーラ（Ｍｏｔｏｒｏｌａ）社のＭ　Ｃ６８４５ＣＲＴ制
御器を備え、表示装置１４はラスク走査式ＣＲＴモニタ
を備えているとする。

表示装置１４に表示されるべき文字データは、プロセッ
サ１２によって母線１８を介してリフレッシュＲＡ　Ｍ
　２２に書き込まれる。１度プロセッサ１２がリフレッ
シュＲＡＭ２２にデータを書き込むと、データを表示す
るのに必要な残りのステップが制御器２０によって実行
される。特に、制御器２０はメモリ・アドレス信号２８
をリフレッシュＲＡＭ２２に供給し、その結果メモリ・
アドレス信号２８は１表示されるべきデータのリフレッ
シュＲＡＭアドレスを通して循環する。リフレッシュＲ
Ａ　Ｍ２２は、メモリ・アドレス信号２８によってアド
レスされたデータを母線３０を介して文字発生器２４へ
送る。文字発生器２４はさらに、制−器２０から行アド
レス信号３２を受ける０文字発生８ｉＦ２４は、表示す
べき文字のドツト　パターンな３む：たみ出し専用メモ
リを備えている。母線３０のデータは、ある特定の文字
のドツト・パターンをアドレスするのに用いられ、ライ
ン３２の行アドレス信号は、その文字中のドツトのある
特定グ）水平行を表すデータをアドレスするのに用いら
れる。当業者には周知のように、典型的なグラフィック
（英数字ではない）・システムは、リフレッンユＲＡ　
Ｍ　２２を走査するために、メモリ・アドレス信号およ
び行アドレス信号の両方を使用する。

アドレスされたドツト・データは、直列形式をもって、
ライン４０のドツト　クロック信号によって制−される
ｖｌ会で文字発生器２４からライン３４を介して表示装
置１４に送られる。ドツト　クロック信号は凌で詳しく
述べられる。メモリ・アドレス信号と行アドレス信号の
タイミングは、ライン４６を介して制御器２０によって
受けられる文字クロック信号によって制御される０文字
クロック信号は周期信号であり、その周期は１つの文字
領域を水平方向に走査するための時間を設定する。

文字クロック信号の周波数は、それゆえ、制御器２０が
メモリ・アドレス信号を増加させるｖＩ会に対応する。

インターフェイス回Ｆ！δ１６はさらに、位相制御回路
５０、水平基準発生器５２、分周器５・４およ゛びラッ
チ５６を備えている。制御器２０は、ＣＲＴ電子ビーム
の水平、垂直方向の走査なそれぞれ制御するために表示
装置１４によって要求される、水平同期信号（以下ＨＳ
ＹＮＣ信号とする）および垂直同期信号（図示せず）を
発生する。

ＨＳ　Ｙ　Ｎ　Ｃ信号はライン４２を介して位相制御回
路５０へ、またライン４４を介して表示装置１４へ送ら
れる４周知のように、Ｈ３ＹＮＣ信号は周期信号であり
、この周期はビームが１本の水平走査線、例えばドツト
の１本の水平方向線、を走査し元に戻るまでの時間によ
って設定される。制御器２０は、分周器５４からライン
４６を介して受ける文字クロック信号に基づいて、Ｈ８
ＹＮＣ信号を発生する０文字クロック信号は、表示装置
１４の映像スクリーンもしくは他の部分の上の１つの文
字領域を水平方向に走査するために設定される時間に等
しい周期を持つ周期信号である。それゆえ、文字クロッ
ク信号から）ＩＳＹＮＣ信号を発生するために、制御器
２０は水平同期信号の周期と１つの文字領域を水平方向
に走査するのに必要な時間との間の関係を明示する、行
フォーマット情報を持っていなければならない、このよ
うな行フォーマ１ト・データはプロセッサ１２によって
発生され、母線１８を介して制御器２０へ送られる。制
御器２０は、内部レジスタ・ファイル６０中に行フォー
マット・データを記憶する。好ましい一実施例において
は、レジスタ・ファイル６０のデータは、水平同期信号
の各周期における文字クロック信号のサイクルの数を表
す文字カウント数を含む６文字カウント数は、それゆえ
、１行毎の文字領域の数と水平方向のブランク間隔中の
文字クロック・サイクルの数の和に等しい、レジスタ・
ファイル６０は、また、各行の１行毎に表示される文字
の数、および水平同期パルスの位置および幅を特定する
数をも含み得る。

水平基ｆ！発生器５２は１５７５０Ｈｚの周波数の水平
基準信号（以下ＨＲＥＦ信号とする）を発生し、ＨＲＥ
Ｐ信号の周期は１表示装置ｆ１４が１本の水平走査線を
走査して元に戻るのに必要な時間に対応する０位相制御
回路５０はＨＲＥＦ信号およびＨ５ＹＮＣ信号を受け、
表示装置１４が１つの文字領域の１つのドツトを水平方
向に走査する一間を設定する周期を有するドツト　りロ
ツタ信号を発生する。ドット・クロック信号は、文字発
生器２４および分周器５４に送られる０分周器５４は、
１つの文字領域中のドツトの水平方向の幅に対応する″
１文字毎のドツト”の数でドツト　２０１２１３号を分
け、ライン４６に文字クロック信号を発生する。１文字
毎のドツトの数を表すデータは、母線１８を介してプロ
セッサ１２によってラッチ５６中に書き込まれる。ラッ
チ５６は、このような１文字町のドツトのデータのため
に指定された第１の部分（すなわちビット群）、および
“周波数選択”データのために指定された第２の部分を
含む、１文字毎のドツトのデータは、ライン５９を介し
て分周器５４へ送られる０周波数選択データは、ライン
５８を介して位相制御回路５０に送られる０周波数選択
データについては、後で詳しく述べる。

位相制御回路５０は、ＨＳ　’ｌ’　Ｎ　Ｃ信号の位相
が１−Ｉ　ＲＥ　Ｆ信号の位相と等しくなるように、ド
ツト・タロツク信号の周波数を制御する。プロセッサ１
２が新しい行フォーマット・データをレジスタファイル
６０に、もしくは新しい１文字毎のドツトのデータをラ
ッチ５６に書き込むことによって、水平フォーマット（
例えば１行毎の文字数）を変更する時、ＨＳ　Ｙ　Ｎ　
Ｃ信号の次のパルスはＨＲＥＦ１３号の次のパルスと比
べて、遅れるか早くなるかて′あろう、　ｌ＆で述べる
ように、この位相差によって位相制御回路５０はドット
・クロック信号の周波数を調節し、それゆえ、文字クロ
ック信号の周波数も、ＨＲＥ　Ｆ信号およびＨ３ＹＮＣ
信号の位相が再び同じになるように調節される。

位相制御回路５０の好ましい一実施例は第２Ｉ２１に示
されている１位相制御回路５０は、位相ロック回路７０
、補償回路８４および粗同調回路１００を備えている０
位相ロック回路７０は、位相比較器７２、電圧制御発振
器７４　（以下ＶＣＯ７４とする）およびタイミング　
コンデンサ７６を備えている０位相比較器７２はＨＲＥ
Ｆ信号およびＨ５ＹＮＣ信号を受け、これらのＨｒ（Ｅ
Ｆ倍信号Ｈ３ＹＮＣ信号の間の位相差に対応する電圧レ
ベル（もしくはその他の好ましい特性）を持つ制御信号
をライン７８に発生する。ＶＣＯ７４はラーｆン４０に
周期信号（ドット・クロック信号）を発生し、このドッ
ト・クロック信号の周波数はタイミング・コンデンサ７
６、およびライン７８の制御信号、ライン８０の補償信
号、ライン８２のｍ同調信号の３つの入力信号によって
決まる。タイミング・コンデンサ７６、補償信号および
ｍ同調信号でＶＣＯ７４の“中心”または自由運転周波
数がこの周波数は、位相比較器７２がＨＲＥＦ信号とＨ
Ｓ　’ｌ’　Ｎ　Ｃ信号の間の一定位相差に対応した“
″中心”電圧レベルを有する制御信号を供給した時にｖ
　ＣＯ７４が動作する周波数である。ＨＲＥＦ信号とＨ
３ＹＮＣ信号との間の位相差の変化は、制御信号に中央
値からのレベル偏差を与え、これに続いてＶＣＯ７４が
その中心周波数から外れることになるであろう。

第１図および第２図において、補償回路８４．１■同調
回銘１００および信号を除いて考えると、位相比較器７
２、ＶＣＯ７４，分周器５４および制御器２０が位相ロ
ックループを構成することがわかる０位相ロックルー１
は、レジスタ・ファイル６０中の行フォーマット・デー
タもしくはラッチ５６中の１文字毎のドツト数のデータ
は変更するが、Ｈ３ＹＮＣ信号の周波数は１５７５０Ｈ
ｚに保持するように、ドット・クロック信号の周波数を
制御するのに用いられる。この位相ロックループの動作
は、表示装置！！１４の１行毎の文字数を増やすために
、レジスタ・ファイル６０中の文字カウント数の値が増
やされた時のことを考えれば説明することができる。新
たに設定されたより大きい文字カウント数は、Ｈ３ＹＮ
Ｃ信号の周波数を減少させ、その結果はライン７８上の
制御信号でＶＣＯ７４に対してもたらされる。制御信号
はドット・クロック信号の周波数を増加させ、また分周
器５４はこれに比例した大きさだけ文字クロック信号の
周波数を増加させることにより応答するであろう０文字
クロック信号の周波数が増加すると、制御器２０はＨ３
ＹＮＣ信号の周波数を増加させるであろう、この行程は
、ＨＲＥＦ信号およびＨ３ＹＮＣ信号の周波数が再度一
致するまで続き、ドット・クロック信号は新しいより高
い直において安定する。ラッチ５６中の１文字毎のドツ
ト数のデータを変更する行程、もしくは行フォーマント
・データおよび１文字毎のドツト数のデータを同時に変
更する行程において、全く同じことが生じる０位相比較
器７２およびＶＣＯ７４のための好ましい単一チップと
しては、Ｅ　Ｘ　Ａ　ＲのＸＲ−２１０Ｆ　Ｓ　Ｋ変調
／復調器がある。ＸＲ２１０回路と共に用いられるタイ
ミング　コンデンサ７Ｇの適当な１直は９１ｐＦ　であ
る。

ｔＩＩｉ償回路８・１および粗同調回路１００は、ＸＲ
−２１０回路の微調整端子（ｆｉｎｅ　ｔｕｎｅ　ｔｅ
ｒｍｉｎａｌ）、キーイング入力端子（Ｋ　ｅｙｉｎｇ
　１ｎｐｕＬ　ｔｅｒｍｉｎａｌ）のそれぞれとの接続
のために設けられている。当然これらと同じ様な補償回
路および粗同調回路は、別の位相ロックループのために
設置されもしくは１史用され１″ｆる。　ｔｅｌ償回路
８４はＦＥＴ８６．抵抗８８、ツェナーダイオード９０
、抵抗９２およびコンデンサ９４を備えている６表示装
置１４の水平偏向変成器からのフライバック信号（第１
図には示されていない）は、ライン９６によってＦＥＴ
８６のゲートに接続されている。ライン９６３通して受
ける各フライバックパルスは、瞬時的にＦＥＴ８６のド
レインを接地し、このＦＥＴのトレインはライン８０お
よび抵抗９２およびコンデンサ９４を備える時限回路を
介してＶ　ＣＯ７４の微調整端子に接続されている。ツ
ェナーダイオード９０はＦＥＴ８６のゲートを保護し、
各フライバックパルスの後で抵抗８８にゲート電圧を流
すようにする６図示された補償回路８４は、通常、ＣＲ
Ｔ表示装置の水平方向走査室に関して生ずる非直線性を
補償するために、水平方向走査の間にドット・クロック
１３号の周波数に多少の修正を与えるように作用する。

それゆえ、補償回路８４は、幾つかの適用で要求されて
いるＣＲＴ直線性修正モジュール機能部の代わりに使用
され得る。抵抗９２およびコンデンサ９１の好ましい値
は、それぞれ６２０Ω、Ｏ，＝１７μＦ　である。

粗同調回路１００はＦＥＴ１０２、抵抗１０４、ＦＥＴ
１０６．抵抗１０８を備えている。抵抗１０４はＦＥＴ
１０２のドレインと結節点（ｎｏｄｅ）１１４の間、抵
抗１０８はＦＥＴ１０６のドレインと結節点１１４の間
に接続されている。’＋６　Ｈ点１１４は、ライン８２
によッテＶ　ＣＯ７−１（７）キーイング入力端子に接
続されている。第１０のラッチ５６からのライン５８は
別々のライン１１０゜１１２を備え、ライン１１０はＦ
ＥＴ１０２のゲ−１・へ、ライン１１２はＦＥＴ１０６
のゲートに接続されている。好ましい一実施例では、ラ
イン１１０．１．１２　はプロセッサ１２によってラッ
チ５６の中に記憶された周波数選択データをそれぞれ２
ビット受けるように接続されている。それゆえ、ラッチ
５６中のそのようなビットは、信号がＦＥＴ１０２，１
０６　のどちらのゲートに印加されるのか、あるいはそ
の両方に印加されるのかを決定する。抵抗１０４，１０
８　の抵抗値を異なった値にすることで、ラッチ５６中
のデータは結節点１１・１と接地レベルとの間の実効抵
抗のための、１つの値のうちの１つを選択することがで
きる。

このような値の実効抵抗はまた、ＶＣＯ７４の中心周波
数を制（ルする。抵抗１０４．１０８　の好ましい値は
、それぞれ２７０Ωと６８０Ωである。

粗同調回路１００は好ましくは、行フォーマット　デー
タおよび１文字毎のドツト数のデータもしくはこれらの
いずれか一方を変更するために、位相制御回路５０の応
答を速くするのに使用される。このようなデータがプロ
セッサ１２によって変更されるべき時はいつでも、プロ
セッサ１２はよた粗同調回路１００によって２択可能な
中心周波数をデータが変更された後にドツト　クロック
信号のために必要な中心周波数に最も近くなるように決
定する。従ってプロセンサ１２は、行フォーマット・デ
ータおよび１文字毎のトノＩ・数のデータ、もしくはそ
のいずれかを更新する時、う／チ５６中の周波数選択デ
ータを更新する。ランチ５６中の新しい周波数選択デー
タによって、ドット・クロック周波数は増加され、それ
ゆえ、位相ロンクループはより迅速にロックするように
される。

この発明の好ましい実施例が図示されそして説明された
ことにより、これはどのように変形できるかは、当業者
には明白であろう、従ってこの発明は、図示して説明し
た実施例に限定されるものではなく、この発明の範囲お
よび精神は特許請求の範囲に従って決定さ１−１なけれ
ばならない。

【図面の簡単な説明】

第１図は、この発明のタイミング回路３鍋えたディジタ
ル表示装置のブロック図、第２図は、第１［２１１Ｉ７
）位用制（卸回路のブロック図である。 図において、１２はプロセッサ、１４は表示装置、１６
はインターフェイス回路、１８は母線、２０は制（卸；
５．２２はリフレッシュＲＡ　Ｍ、２４は文字発生器、
５０は位相制御回路、５２は水平基準発生３″：ｉ、５
４は分周器、５６はラッチ、６０は内部レジスタ　ファ
イル、７０は位相ロック回Ｈ７３，８４ハｒｉｌｉ　ｒ
Ｑ　回２３．１ｏｏｌｔｍｌｉｌ［１８Ｔある。

Claims (1)

1. 【特許請求の範囲】 １、水平同期信号の周波数によって制御される水平走査
   率に従って、ビームを一連の水平走査線上を通して走査
   するラスタ走査式表示装置を含み、上記各水平走査線は
   別々にそして選択的に照明し得るドットを有し、ビーム
   がこのドットの１つを水平方向に走査するのに必要な時
   間はドット・クロック信号の周波数によって制御され、
   さらに上記水平同期信号の周期と上記ドット・クロック
   信号の周期との間の関係を表す水平フォーマット・デー
   タを供給するための手段を含むディジタル・システムの
   ためのタイミング回路であって、上記タイミング回路が
   、 上記水平同期信号の所望の周波数に対応する周波数を有
   する水平基準信号を発生する手段と、上記水平フォーマ
   ット・データに基づいて上記ドット・クロック信号から
   上記水平同期信号を発生する手段と、上記ドット・クロ
   ック信号を発生し、かつ上記水平同期信号の周波数が上
   記水平基準信号の周波数と等しくなるように上記ドット
   ・クロック信号の周波数を調整する手段とを含み、上記
   水平同期信号および上記ドット・クロック信号を発生す
   る位相ロックループ手段と、 を備えたディジタル・システムのためのタイミング回路
   。 ２、ディジタル・システムは各文字が１つの複数ドット
   文字領域に位置し、文字領域は１行毎に複数の文字領域
   の水平行中に位置している文字を表示するように適合さ
   れ、水平フォーマット・データは、水平同期信号の周期
   と１つの文字領域を水平に走査するのに必要な時間との
   関係を表わす行フォーマット・データを含み、上記水平
   同期信号を発生する手段が、上記ドット・クロック信号
   に応答してビームが１つの文字領域を水平に走査するの
   に必要な時間に対応した周期を有する文字クロック信号
   を発生するための手段と、上記行フォーマット・データ
   に基づいて上記文字クロック信号から上記水平同期信号
   を発生するための制御手段を備えた特許請求の範囲第１
   項記載のディジタル・システムのためのタイミング回路
   。 ３、上記行フォーマット・データが１行毎の文字領域の
   数と連続する行から行への間のブランク間隔を示す数と
   の和を表す文字カウント・データを含む特許請求の範囲
   第２項記載のディジタル・システムのためのタイミング
   回路。 ４、上記制御手段が上記文字カウント・データを記憶す
   るためのレジスタ手段を備える特許請求の範囲第３項記
   載のディジタル・システムのためのタイミング回路。 ５、上記ドット・クロック信号を発生し、かつこのドッ
   ト・クロック信号の周波数を調整する手段が、上記水平
   同期信号と水平基準信号との位相差に対応した特性を有
   する制御信号を発生する位相比較器と、上記制御信号の
   特性に従った周波数のドット・クロック信号を発生する
   発振器を備えた特許請求の範囲第１項記載のディジタル
   ・システムのためのタイミング回路。 ６、上記発振器が電圧制御発振器で、上記制御信号の特
   性が電圧レベルに表れる特許請求の範囲第５項記載のデ
   ィジタル・システムのためのタイミング回路。 ７、上記電圧制御発振器が、中心周波数において上記水
   平同期信号と水平基準信号との一定の位相差に対応する
   制御信号に応答して動作し、かつその動作周波数を上記
   水平同期信号と水平基準信号との位相差の変化に対応す
   る制御信号に応答して、上記中心周波数から変更するよ
   うに適合されている特許請求の範囲第６項記載のディジ
   タル・システムのためのタイミング回路。 ８、上記位相制御手段がさらに、上記水平走査率に対応
   した周期を有する補償信号を供給するよう適合された補
   償回路を備え、上記電圧制御発振器が上記補償信号に対
   応してその動作周波数を変えるように適合されている特
   許請求の範囲第７項記載のディジタル・システムのため
   のタイミング回路。 ９、表示装置が水平偏向変成器を備え、上記補償回路が
   上記水平偏向変成器からのフライバック信号に応答して
   、上記表示装置の水平走査率において非直線性を補償す
   るように、各水平走査の間に上記ドット・クロック信号
   の周波数を変えるような上記補償信号を発生する特許請
   求の範囲第８項記載のディジタル・システムのためのタ
   イミング回路。 １０、上記補償回路が、抵抗を介して上記電圧制御発振
   器へ接続され、かつコンデンサを介して接地されている
   ドレインを有する電界効果トランジスタを備えている特
   許請求の範囲第９項記載のディジタル・システムのため
   のタイミング回路。 １１、上記制御信号から独立して、上記電圧制御発振器
   の中心周波数を選択するための手段をさらに備えた特許
   請求の範囲第７項記載のディジタル・システムのための
   タイミング回路。 １２、上記中心周波数を選択するための手段が、上記所
   望の中心周波数を表す周波数選択データを記憶するため
   の手段と、上記周波数選択データに応答して上記電圧制
   御発振器の中心周波数を調整するための手段とを備えた
   特許請求の範囲第１１項記載のディジタル・システムの
   ためのタイミング回路。 １３、１つの文字領域の水平方向のドット幅を示す１文
   字毎のドット数のデータを記憶するための手段をさらに
   備え、分周器手段は上記１文字毎のドット数のデータに
   応答して、上記ドット・クロック信号の周波数を上記水
   平ドット幅で割って文字クロック信号を供給する特許請
   求の範囲第２項記載のディジタル・システムのためのタ
   イミング回路。 １４、水平同期信号の周波数によって制御される水平走
   査率に従って、ビームを一連の水平走査線上を通して走
   査するために設けられたラスタ走査式表示装置を含み、
   上記各水平走査線は別々にそして選択的に照明し得るド
   ットを有し、ビームがこのドットの１つを水平方向に走
   査するのに必要な時間はドット・クロック信号の周波数
   によって制御され、さらに複数の水平フォーマットを示
   す水平フォーマット信号を発生させるための手段を含む
   ディジタル・システムのためのタイミング回路であって
   、 上記水平同期信号の所望の周波数に対応する周波数を有
   する水平基準信号を発生する手段と、上記水平基準信号
   および水平フォーマット信号に応答して、複数のドット
   ・クロック周波数を有するドット・クロック信号を発生
   するドット・クロック手段とを備え、 上記各ドット・クロック周波数は上記水平フォーマット
   の１つに対応し、上記ドット・クロック手段は信号基準
   周波数を利用して上記複数のドット・クロック周波数を
   発生するディジタル・システムのためのタイミング回路
   。