JPS618770A - コンピユ−タメモリのバツク・アツプ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、コンピュータのデータ記憶及びビデ
オ表示装置に係る。特に、本発明は、コンピュータで形
成されたデジタル情報及びアナログビデオ情報を、ビデ
オテープレコーダやｖＣＲのようなビデオ記録装置を用
いて記憶する装置に係る。更に、本発明は、ビデオ及び
テレビジョン信号をコンピュータのＣＲＴモニタに表示
する装置に係る。

従来の技術 今日、コンピュータシステムは、多数の色々な機構によ
ってデジタル情報を記憶するアーキテクチャを採用して
いるが、これらはいずれも成る種の利点と欠点を持ち合
せている。はとんどのコンピュータシステムは、その中
心に中央処理装置、即ち、ＣＰＵがあり、これが命令（
コンピュータプログラム）を解読し、処理しそして実行
している。Ｃ，ＰＵは、コンピュータシステム内の他の
色々な要素が互いにうまく動作し合うように調整を計る
と共に、□入／出力の手順を監視して、コンピュータシ
ステムが周辺装置と通信を行なえるようにする。中央処
理装置が実行する命令、即ち、コンピュータプログラム
は、成る形式のメモリ装置に記憶されていて、必要な時
にＣＰＵによってアクセスされる。通常、これらの命令
は、バイト又はワードと一般に称するグループに構成さ
れた複数の２進デジット即ちビットより成るデジタル情
報である。ＣＰＵは、命令を実行するだけでなく、２進
デジツトのグループとしてデジタル情報も形成する。こ
のように形成されるデジタル情報は、ＣＩ”’Ｕ又はそ
の他の処理装置によって実行される別のコンピュータ命
令であってもよいし、或いは。

記憶、処理もしくは表示されるデータであってもよい。

このようなデータの例を２つ挙げると、ワード処理プロ
グラムによって形成されたテキストファイルと、高度の
コンピュータ言語で書かれたソースコードコンピュータ
プログラムリストがある。

コンピュータ命令であってもデータであってもデジタル
情報をＣＰＵが速やかにアクセスして処理できるように
記憶するため、コンピュータシステムの１部分としてラ
ンダム・アクセス・メモリ（ＲＡＭ）が含まれている。

ランダム・アクセス・メモリは、個々にアドレスできる
電子データセルのアレイであり、各セルが１つの２進デ
ジット即ちビットを記憶できる。一般に、これらのデー
タセルは、これに記憶さるべきデジタル情報のバイトフ
ォーマット又はワードフォーマツ１−に対応するグルー
プに配置される。ＲＡＭメモリの１つの利点は、デジタ
ル情報を非常に急速に記憶したり検索したりできること
である。現在使われているＲＡＭの１つの欠点は、電力
が切れた時に記憶されたデジタル情報を保持できないこ
とである。

ＲＡＭメモリにはこのような、欠点があるので、はとん
どのコンピュータシステムは、別の形式のデータ記憶装
置、通常は、成る形式の磁気データ記憶装置（フロッピ
ーディスク、固定ディスク又はハードディスク等）も使
用している。このような磁気データ記憶媒体は、デジタ
ル情報を磁気的に記憶でき、従って、電力の供給を常時
必要としないという利点がある。

磁気データ記憶装置の１つの欠点は、磁気媒体がごみや
ほこりや他の異物による汚れの影響を受け易いことであ
る。ハードディスクや固定ディスクシステムの場合には
、異物による影響が特に著しい。というのは、このよう
なシステムは、高速回転ディスク（３，ＯＯＯｒｐｍ）
を使用しており、このディスクの表面から毛髪の厚み以
下の位置に読み取り／書き込みヘッドが配置されている
ためである。１本の毛髪のような小さな異物粒子があっ
ても、読み取り／書き込みヘッドが跳ね上がってディス
ク面に落ち、はとんど瞬間的に永久的な損傷を与える。

汚れによる影響も受けるので、記憶されたデータの複製
、即ち、バック・アップコピーを作っておくのが賢明と
考えられる。

フロッピーディスクシステムの場合には、第２のディス
ケットをバック・アップコピーとして記録することがで
きる。一方、ハードディスクの場合には、比較的コスト
が高いので、更に別のハードディスク装置を使用してバ
ック・アップコピーを作るのは実際的でないとされてい
る。同様に、ハードディスクメモリのバック・アップコ
ピーをフロッピーディスケットに記録することも実際的
でないとされている。というのは、典型的な１０メガバ
イトのハードディスクメモリの場合、完全なバック・ア
ップコピーを作るには、３０ないし４０或いはそれ以上
の個々のフロッピーディスケットが必要になるからであ
る。

フロッピーディスケットを用いてハードディスクメモリ
システムのバック・アップを形成するのが実際的でない
ため、幾つかのハードディスクシステムは、カッセット
テープに直列フォーマットでバック・アップコピーを形
成する装置（テープストリーマとして知られている）を
備えている。

このようなテープストリーマシステムでは、デジタル情
報がひとつながりのピットシーケンス即ちビット流とし
て直列フォーマットで直接記憶される。このテープスト
リーマシステムは、比較的コストが高い。このテープス
トリーマに加えて、オ−ディオ及びビデオカッセットテ
ープ記録システムを用いてバック・アップコピーを作る
装置が他にも提案されている。

テープによる全てのバック・アップシステム、即ち、デ
ジタルテープストリーマ、オーディオカセット及びビデ
オカセットに共通した問題点は、このような装置に直列
に記憶されたデジタル情報を操作者がランダムにアクセ
スして目で見ることができないことである。これらのバ
ック・アップシステムは、人間が読むことのできる情報
を与えるものではないので、操作者は、本の各章の見出
しを拾い読みするかのようにバック・アップコピーの内
容を拾い読みすることができない。大部分のコンピュー
タシステムは、人間が読める情報を表示するためにビデ
オモニタを使用しているが、公知のこれらバックパアッ
プシステムは、バック・アップテープが再生されている
間にビデオモニタにビデオ情報を直接送ることができな
い。

発明の構成 本発明は、ビデオテープレコーダ或いはｖＣＲ等の如き
１つのビデオ記録装置を用いてデジタル情報（コンピュ
ータ命令及びデジタルデータ）並びにアナログビデオ情
報の両方を記憶することのできるコンピュータメモリバ
ック・アップシステムを提供することによってこれらの
欠点を解消する。本発明を用いると、コンピュータのオ
ペレータは、コンピュータメモリ全体のバック・アップ
コピーを形成することもできるし或いはコンピュータメ
モリの成る選択されたファイルもしくはブロックのみの
バック・アップコピーを形成することもできると同時に
、コンピュータの中央処理ユニットで更に処理せずにコ
ンピュータのビデオモニタもしくは補助モニタ又はテレ
ビによって直接再生できるようなアナログビデオ情報も
記録することができる。アナログビデオ情報は、例えば
、ビデオ記録装置のどこかに記憶されたデジタルデータ
について人間が読める情報を伝える情報見出しで構成さ
れる。

本発明は、追跡すべきデータファイル又はプログラムに
ついて述べた人間に読めるフィル見出しをオペレータが
記録できるようにすることしこより、コンピュータデー
タファイル又はプログラムのバック・アップコピーの形
成を非常に簡単なものにする。従って、コンピュータの
オペレータは、ビデオ記録装置に記憶された情報の内容
を拾い読みしたり、特定のファイル又はプログラムの位
置を捜したり、或いはビデオ記録装置のどこかに記憶さ
れた他のデータに影響を及ぼすことなくこのファイル又
はプログラムを変更したりすることができる。

本発明は、人間が読めるテキス１−情報だけではない如
何なる形式のアナログビデオ情報も記録及び表示すると
いう広範な能力を発揮させる。例えば、静止画及び動画
の両方を含む図形情報をデジタル情報と共に同じ記録媒
体上に一体化することができる。アナログビデオ情報は
、中央処理ユニットによる処理を介在せずにコンピュー
タのビデオモニタ、補助モニタ又はテレビを用いて直接
表示できるので、ビデオ情報は、コンピュータで形成し
た図形よりも本来的に非常に解像度が高い。

写真、動画、青写真及びその他の可視情報は、情報をコ
ンピュータに対応させるべくデジタル化する必要なしに
、ビデオテレビカメラ又はこれと同様のものを用いてア
ナログ形態で読み取り及び記憶することができる。更に
、本発明では、ビデオ又はテレビ信号をコンピュータの
ＣＲＴモニタに直接表示させることもできる。この機能
は、例えば、予めテープに記録された信号、テレビ放送
信号又は生のテレビ信号を、トレーニングやオフィス間
通信等の目的でＣＲＴモニタに表示するように使用でき
る。

本発明によれば、ビデオ情報を直列に記憶する手段を有
したビデオ記録装置を用いてデジタル及びアナログ情報
を記憶及び検索する装置が提供される。本発明は、並列
データチャンネルを介してデジタル情報を処理する中央
処理ユニットと、この中央処理ユニットに応答してアナ
ログ情報を形成すると共にビデオ同期信号を形成するビ
デオ出力手段を有しているようなコンピュータシステム
に使用される。本発明の装置は、デジタル情報を受け取
るように並列データチャンネルに接続されていてデジタ
ル情報を直列形態で与えるような並列／直列変換手段を
備えている。信号処理手段は、アナログ情報及びビデオ
同期信号を受け取り、更に、上記変換手段に接続されて
いて、デジタル情報も受け取る。信号処理手段は、ビデ
オ記録装置に、第１ビデオ信号又は第２ビデオ信号のい
ずれかを選択的に与える。第１ビデオ信号は、アナログ
情報とビデオ同期信号を合成したものであり、第２ビデ
オ信号は、デジタル情報とビデオ同期信号を合成したも
のである。この形態では、アナログ情報及びデジタル情
報の両方がビデオ記録装置の直列記憶媒体に記憶される
。

コンピュータシステムで形成されたアナログ情報及びビ
デオ同期信号に応答するビデオモニタ、例えば、コンピ
ュータビデオモニタに関連して本発明の装置を使用する
時には、中央処理ユニットによって更に処理を行なわず
にアナログビデオ情報を直接ビデオモニタに送り込むこ
とができる。

本発明によれば、中央処理ユニットによって制御されて
、直列に記憶されたビデオ情報をビデオ記録装置から受
け取るような信号案内手段が提供される。この信号案内
手段は、更に、コンピュータシステムのビデオ出力手段
からアナログ情報及びビデオ同期信号を受け取る。この
信号案内手段は、記録装置からの直列に記憶されたビデ
オ情報が、又は、コンピュータシステムからのアナログ
情報及びビデオ同期信号かのいずれかをビデオモニタに
選択的に案内するようにこのビデオモニタに接続されて
いて、両方の情報源の可視表示を同じビデオモニタに形
成することができる。

本発明の装置は、その好ましい実施例において、コンピ
ュータキャビネット内に完全に収容するようにコンピュ
ータシステムの周辺拡張スロットの１つに差し込むこと
ができる。従って、本発明では、ディスク上面の貴重な
スペースを占有せず、コンピュータシステムの電源から
拡張スロットを経て直接電力を取り出すことができる。

更に、本発明は、中央処理ユニットと本装置との自動的
なインターフェイスを助成する上で必要な全てのコンピ
ュータ命令を記憶するファームウェア記憶装置を備えて
いる。このような命令により、本発明装置は、どのよう
な形式のコンピュータシステムがこれに接続されたかを
決定することができ、且っ又、セーブすべきプログラム
又はデータが現在入っているコンピュータメモリアドレ
スを決定することができる。

更に、本発明の装置は、既存のハードウェアとの両立性
を確保すると共に、既存のハードウェアを重複せずに最
も効率よく使用できるように、コンピュータシステム内
のビデオ出力回路から直接ビデオ同期信号を取り出す手
段を備えている。

混合回路は、信号処理手段から直列デジタル情報を受信
すると共に、上記の取り出されたビデオ同期信号も受信
する。混合回路は、デジタル情報を含むデータビデオ信
号及びビデオ同期信号を所定の関係で発生し、ビデオ記
録装置の記憶フォーマットと両立するデータビデオ信号
を発生する。

更に、本発明の装置は、デジタル情報をビデオ記録媒体
上の所定の位置に記憶したりここから検索したりできる
ような自動探索機能を備えている。デジタル情報をビデ
オ記録媒体上に記憶できるようにこれをビデオ情報に変
換する手段が設けられている。又、コンピュータシステ
ムで処理を行なえるように、直列に記憶されたビデオ情
報をデジタル情報に変換する手段も設けられている。

更に、記録媒体上に直列に離間された複数のマーカをエ
ンコードする手段も設けられている。各マーカは、媒体
上の種々の記憶位置に対応している。

中央処理ユニット及びこれらのマーカに応答し。

コンピュータシステムで規定された位置に記録媒体を配
置させるようにビデオ記録装置を制御するような制御手
段も設けられている。ビデオテープレコーダをビデオ記
録装置として使用する時には、マンチェスタ・コード又
はこれと同等な自己クロックコードを使用して、ビデオ
テープの音声記録トラック上にマーカがエンコードされ
る。もし必要ならば、ビデオレコーダを早送りモード又
は高速巻き戻しモードで作動する時に、音声読み取り／
書き込みヘッドを記録媒体に接触させたまメにするか又
は記録媒体に接近させたま５にするようにビデオテープ
レコーダを変更することが必要とされる。自動探索機能
により、コンピュータは、本発明のインターフェイス装
置を介して動作して、早送り又は高速巻き戻しの速度で
テープ即ち記録媒体上の特定の位置を探索し１次いで、
通常の記録及び再生速度で自動的に記録もしくは再生を
開始することができる。このように、自動探索機能によ
り、コンピュータは、所望のデータファイルを素早く且
つ自動的に探索することができる。

本発明のこれら及び他の目的及び効果は、添付図面を参
照した以下の詳細な説明より明らかとなろう。

実施例 まず第１図を参照すると、本発明が作用するコンピュー
タシステムが番号２０で概略的に示されている。このコ
ンピュータシステムは、ビデオモニタ２２と、キャビネ
ット２６の内部に組み込まれんコンピュータシステムボ
ード即ちマザーボード２４を備えている。マザーボード
２４は、周辺装置が挿入される複数の拡張スロット２８
を備えている。この好ましい実施例において、本発明装
置は、拡張スロット２８の１つにプラグインされる回路
板３０に組み立てられる。更に、コンピュータシステム
２０は、オペレータがプログラム及び指令を実行できる
ようにするキーボード端末装置又は他のデータ入力装置
を備えている。

一般の形態において、コンピュータシステム２０は、ア
ナログビデオ信号及び同期信号をビデオモニタ２２に送
るためのビデオ出力回路も備えている。例えば、このビ
デオ出力回路は、マザーボード２４上にあって、ビデオ
モニタ２２が通常接続されるビデオ出力ポート３２のよ
うな１つ以」二のビデオ出力ポートを備えている。好ま
しい実施例において、本発明装置は、必要とされるビデ
オ同期信号を抽出すると共に、アナログビデオ信号を以
下に詳細に述べる種々の行き先きへ送るために、ビデオ
出力ポート３２に接続される。従って、本発明の回路板
３０は、ビデオ出力ポート３２に接続するためのビデオ
入力ポート３４を備え、更に、ビデオモニタ２２に接続
するためのビデオ出力ポート３６を備えている。従って
、本発明の装置は、コンピュータのビデオ出力ポート３
２とビデオモニタ２２との間に挿入されることが明らか
である。

本発明は、コンピュータシステム２０のようなマイクロ
コンピュータの場合について述べるが、本発明の原理は
、他のコンピュータシステムアーキテクチャにも容易に
適用できることが理解されよう。

更に、本発明は、ビデオテープレコーダ、ＶＣＲ又は他
の同等の機器のようなビデオ記録装置３８に使用するこ
とができる。同様に、本発明は、他のビデオソース、例
えば、テレビチュナー、ビデオカメラ等に使用すること
もできる。説明上。

ビデオ記録装置について示す。このようなビデオ記録装
置は、ビデオ入力ポート４０、ビデオ出力ポート４２及
びＲＦ出力ポート４４を備えている。

ＲＦ出力ボート４４は、通常の形態において、ビデオモ
ニタ又はテレビ４６に接続される。さらに、本発明のＶ
ＣＲビデオ入カバカボート３５ビデオ記録装置のビデオ
出力ポート４２に接続され、一方１本発明のＶＣＲビデ
オ出力ポート３７は、記録装置のビデオ入力ポート４０
に接続される。本発明を用いて情報を記憶する場合、今
のところ、ビデオテープレコーダが好ましいが、本発明
の範囲から逸脱せずに他の同等のビデオ記録装置を代用
できることも理解されよう。ここに取り上げる好ましい
実施例において、本発明装置は、ＶＣＲビデオ入力ポー
ト３５及び出力ポート３７を介してビデオ信号を発生及
び受信する。これらの信号は、米国電子工業会（Ｅ　Ｉ
　Ａ）のテレビ信号に対する電気性能規格Ｒ８−１７０
に合致している。

ここに述べる実施例では、白黒のテレビ信号を使ってい
るが、本発明の原理は、カラービデオ信号にまで拡げる
ことができる。

第２図を参照すると、ビデオ記録装置、補助モニタ及び
本発明のインターフェイス回路に関して代表的なコンピ
ュータシステムがブロックダイアグラムで示されている
。第２図は、コンピュータバス５２と通信する中央処理
ユニット（ＣＰ　Ｕ）５０を示し、バス５２は、並列デ
ータバス、１本の７１（レスバス及び複数の制御ライン
を備えている。更に、コンピュータシステムは、ランダ
ム・アクセス・メモリ（ＲＡＭ）５４と、リード・オン
リ・メモリ　（ＲＯＭ）５６を備え、更に、ディスク・
コン１−ローラ６０を介してコンピュータバス５２と通
信するディスク駆動装置５８を備えている。ディスク駆
動装置１１５８は、フロッピーディスク駆動装置、又は
、ハードディスク駆動装置即ち固定ディスク駆動装置の
いずれかであや。さらに、コンピュータシステム２０は
、キーボードインタフェース６４を介してコンピュータ
・バス５２と通信するキーボード６２を備えている。更
に、ビデオ出力装置６６は、コンピュータバス５２につ
ながれていて、ＣＰＵ５０に応答してアナログ情報及び
ビデオ同期信号を発生する。例えば、ビデオ出力装置６
６は、第１図のコンピュータマザーボードに配置しても
よいし、あるいは、キーボード及びビデオモニタを備え
たコンピュータ端末装置の内部に配置してもよいし、更
に、コンピュータシステム内部の他の場所に配置しても
よい。

例えば、ビデオ出力装置６６は、ビデオモニタ上に表示
できる英数文字を形成するハードウェア文字発生装置を
備えてもよいし、又は、ビデオ出力装置は、ソフトウェ
ア制御下にあって、陰極線管（ＣＡＲＴ）上の種々のピ
クセルを選択的に発光させることにより英数文字を形成
することもできる。

一般に、ビデオ出力装置６６は、ＣＰＵ５０からの命令
を解読し、モニタ２２のようなコンピュータビデオモニ
タ上に英数文字又は図形を作ることができるビデオ信号
を形成する。通常、ビデオ出力装置６６は、この目的の
ために、破線で図示されたように、モニタ２２に接続さ
れる。

本発明をコンピュータシステム２０の内部に利用する時
には、ビデオ出力装置６６が、もはやモニタ２２に直接
接続されない。その代りに、ビデオ出力装置６６が、番
号７０で概略的に示された本発明のインターフェイス装
置に接続される。

次に、この装置７０は、ビデオモニタ２２に接続される
。更に、本発明のインターフェイス装置は、コンピュー
タシステムの並列データバス、アドレスバス及び制御ラ
インを介して命令及びデジタルデータを受信できるよう
に、コンピュータバス５２に接続されている。インター
フェイス装置７０は、ビデオ記録装置３８と信号をやり
取りする。

インターフェイス装置７０とビデオ記録装置３８との間
の通信は、直列形式で行なわれる。必要な場合には、補
助モニタもしくはテレビ４６をビデオ記録装置に接続し
てもよい。

第３図、第４図及び第５図を参照して１本発明のインタ
ーフェイス装置７０を詳細に説明する。

第３図は、インターフェイス装置の全体のブロックダイ
アグラムであり、一方、第４図及び第５図は、各々、書
き込みタイミング論理ブロック及びアナログ論理ブロッ
クである。第３図を特に参照すると、装置７０は、参照
番号７２で一般的に示されたバスインターフェイス論理
ブロックを有する。このバスインターフェイス論理ブロ
ックは、本発明の装置を、コンピュータデータバス７４
、コンピュータアドレスバス７６及び制御信号ライン７
８に接続する。より詳細に言えば、コンピュータデータ
バス７４は、データバストランシーバ回路８２を介して
本発明のローカルデータバス８０につながれている。デ
ータバストランシーバ回路８２は、双方向バッファとし
て働き、集積回路７４ＬＳ２４５又はこれと同等のもの
を使用して実施される。この集積回路７４ＬＳ２４５は
、８ビツトのコンピュータシステムに使用するための８
ビツトの双方向バッファであるが、本発明の原理は、１
６ビツト、２４ビツト、３６ビツトといった他のコンビ
互−タアーキテクチャまで拡張できる。

コンピュータアドレスバス７６及び制御信号ライン７８
は、入／出力アドレスデコーダ論理回路８４に接続され
、この回路は、読取りデータ信号、書込みデータ信号、
読取りステータス信号及び書込み制御信号を発生するた
めに、デコーダ集積回路７４ＬＳ１５５又はこれと同等
のものを使用して実施される。更に、本発明では、本発
明を実施するのに使用されるコンピュータ命令を記憶す
るために、ＥＰＲＯＭ８８又はこれと同様のファームウ
ェア記憶装置が設けられている。これらの命令は、添付
のフローチャートに関連して以下で詳細に説明する。も
し必要な場合は、ＥＰＲＯＭ８８をコンピュータアドレ
スバス７６に完全に接続するために、メモリアドレスデ
コーダ論理回路８６をコンピュータアドレスバス７６及
び制御信号ライン７８に接続してもよい。ＥＰＲＯＭ８
８は、プログラム命令をコンピュータシステムのＣＰＵ
５０に供給できるようにするためにローカルデータバス
８０に接続される。ＥＰＲＯＭ８８は、集積回路２７３
２又はこれと同等のものを使用して実施される。もちろ
ん、バスインターフェイス論理ブロック７２は、特定機
種のコンピュータとインターフェイスするように設計し
なければならなず、従って、インターフェイス論理ブロ
ックの特定の細部が特許請求の範囲で述べた本発明の範
囲から逸脱せずに変更されることが理解されよう。

更に、本発明のインターフェイス装置は、送信・受信回
路即ちＵＡＲＴブロック９０を具備している。このＵＡ
ＲＴブロック９０は、汎用の非同期送受信器即ちＵＡＲ
Ｔ９２を備え、このＵＡＲＴ９２は、集積回路１Ｍ６４
０２Ａを使用して実施される。ＵＡＲＴ９２の送信デー
タラインには、ＵＡＲＴ９２に対して外部バッファ９４
として働くデータラッチが接続されている。外部バッフ
ァ９４は、ローカルデータバス８０から信号を受信する
ように接続されている。ＵＡＲＴ９２は、外部バッファ
９４の受信データラインを経由してローカルデータバス
８０に接続されている。更に、ＵＡＲＴ９２は、直列フ
ォーマットでデジタル情報を受信および送信するために
、１対の直列入力リード９６と直列出力リード９８を各
々備えている。一般に、ＵＡＲＴ９２は、ローカルデー
タバス８０即ち並列データチャンネルと、直列データチ
ャンネルを形成しているリード９６および９８との間の
リンクとして動作する。ＵＡＲＴ９２は、以下で述べる
ように書込みタイミング論理ブロック１００によって制
御されると共に、入／出力アドレスデコーダ論理回路８
４の読取りデータラインと書込みデータラインを経由し
てＣＰＵ５０によって制御される。ＵＡＲＴ９２は、第
５図について以下で述べるように、入力ライン９６と出
力ライン９８を介してアナログ論理ブロック１０２と通
信する。

アナログ論理ブロック１０２は、ローカルデータバス８
０に接続されたラッチ回路１０４によって発生されるス
イッチング信号で制御される。

ラッチ１０４は、リード１０６にモニタアナログスイッ
チ制御信号を発生し、そしてリード１０８にはＶＣＲア
ナログスイッチ制御信号を発生する。

リード１０８のＶＣＲアナログスイッチ制御信号は、書
き込みタイミング論理ブロック１００からのフレーム遅
延信号と共に使われる。これらの信号は、ＶＣＲアナロ
グスイッチ制御信号を形成するためにアンドゲート１１
０に入力される。フレーム遅延信号は、ＶＣＲまたは他
の記録装置が、所定のフレーム遅延時間の後にデータを
受信するように、ＶＣＲアナログスイッチ制御信号をゲ
ートに通すものである。以下でより完全に説明するよう
に、フレーム遅延時間は、データをビデオラスクの目に
見える中央領域の内にうまく記憶して、同期パルスと競
合しないようにするために使用される。

更に、本発明装置は、ビデオフレームを互いに区別でき
るように、データが直列入力ラインにない時を検出する
ための回路を有する。以下に詳細に説明するように、本
発明では、１ビデオラインあたり１バイトの密度で、２
５６バイトのブロックとしてビデオ記録装置にデータが
書き込まれる。ビデオフレームの１部分のみを用いてデ
ータが記憶され、そして、本発明では、所与の２５６バ
イ１−のブロックを記憶するのに２つの連続したフレー
ムが使用される。第２フレームは、第１フレームよりデ
ータラインの本数が少なく、複数のブランクライン（デ
ータが記憶されていない状態のライン）より成る端末部
分を有する。ワンショットマルチバイブレータ１１２は
ライン９６に接続され、ライン９６を経て入って来るデ
ータでワンショットマルチバイブレ−タ１１２が継続的
にリセットされるようにする。第２フレームのブランク
ラインの端末部分かに来た時には、ワンショットマルチ
バイブレータ１１２が時間切れし、バッファ１１４にラ
ッチされるデータなしフラグをセットする。さらに、バ
ッファ１１４は、ＵＡＲＴ９２から受信器ステータス信
号及びエラー信号を受け、書込みタイミング論理ブロッ
ク１００から送信ステータス信号を受ける。以下に説明
するように、バッファ１１４は、送信バッファがデータ
を有することをＣＰＵに指示する。

第４図を参照し、書込みタイミング論理ブロック１００
について詳細に述べる。書込みタイミング論理ブロック
１００を完全に理解するため、本発明装置によって処理
もしくは発生される典型的なビデオ波形について示した
第６図及び第７図と、ビデオ同期タイミング及びビデオ
ラスクパターンに関するシステムのタイミングを示した
第８図、第９゛図及び第１０図も参照しなければならな
い。書込みタイミング論理ブロック１００は、ライン遅
延タイマ１１６を有し、このライン遅延タイマ１１６は
、コンピュータビデオ出力装置６６によって発生された
合成同期パルスを検出した際に１０マイクロ秒の出力パ
ルスを発生する。この合成同期パルスが予めビデオ出力
装置によって発生されていない場合には、第５図に示さ
れたアナログ論理ブロックについて述べるように合成ビ
デオ信号から合成同期信号が抽出される。第８図を参照
すると１曲線Ａは、合成同期パルスを示している。ＥＩ
Ａ　　Ｒ５−１７０規格によれば、同期パルスと同期パ
ルスとの間のライン間時間は６３マイクロ秒である。図
示されているように、合成同期パルスは、垂直同期成分
と水平同期成分の両方を有する。遅延タイマ１１６の出
力を第８図の曲線Ｂに示す。破線１１８で示されている
ライン遅延パルスの下降縁で、使用可能な左端境界が始
まる。第１０図は、テレビの表示画面の使用可能なビデ
オ領域を示している。大きい長方形１２０は、全タスク
すなわちフレームを示し、一方、内側の長方形１２２は
、使用可能な表示領域を示す。

長方形１２２の左側から長方形１２０までの部分は、表
示装置の水平ブランキング領域を表し、一方、長方形１
２２の上下から長方形１２０までの部分は、表示装置の
垂直ブランキング領域を表す。

本発明では、内側の長方形１２２で示された使用可能な
ビデオ領域にデジタルデータのバイトが書き込まれる。

より詳細に述べると、破線の長方形１２４が、２つのフ
レームブロックのうちの第１フレームにデータを記憶す
るために本発明によって実際に使われる領域を表わして
いる。点線の長方形１２６は、２つのフレームブロック
の第２フレームにデータを記憶するために、本発明によ
って使われる実際の領域を示している。下降縁１１８は
、長方形領域１２４及び１２６の左端を決める。

ライン遅延タイマ１１６の出力は、５００ナノ秒のトリ
ガパルス、即ち、スタートパルスを発生するワンショッ
トマルチバイブレータ１２８に接続されている。スター
トパルスは、第８図の曲＠Ｃで示されている。スタート
パルスの下降縁は、直列データ流の開始を示す。データ
流は、第８図の曲線りで示されている。データ流は、ス
タートビット１３２から始まり、その後に８個のデータ
ビット１３２及び１個のパリティビット１３４が続く。

データビット１３２とパリティビット１３４は、論理高
レベルと低レベルの色々な組合せになるので点線で示し
である。

アンドゲート１３６は、スタートパルスを受け取り、イ
ンバータ１３８を介して合成同期信号を受け取るように
接続されている。アンドゲート１３６は、合成同期信号
から垂直同期信号を抽出し、これは、ワンショットマル
チバイブレータｌ４０を作動させる。マルチバイブレー
タ１４０は、第９図に曲線Ｂで示されている４ミリ秒の
フレーム遅延パルスを発生する。第９図の曲線Ａは、合
成同期パルス１４５間に離間された複数の個々のビデオ
ライン１４４で構成される１つの完全なビデオフレーム
１４２を示している。内側の長方形１２２の上縁及び下
縁に対応している使用可能なビデオ領域の上限及び下限
が番号１４６で示されている。前記したように、本発明
では、使用可能なビデオ領域１２２内の小さい長方形領
域１２４及び１２６にデータが書き込まれる。

フレーム遅延パルスはワンショットマルチバイブレータ
１４８をトリガし、このマルチバイブレータは５００ナ
ノ秒のパルスを発生して、長方形領域１２４及び１２６
の内の第１ラインにデータの書き込みを開始させる。第
９図の曲線Ｃは、フリップ・フロップ１５０を最初の双
安定状態（データを送信できることを指示する）にセッ
トする５００ナノ秒のパルスを示している。更に、ワン
ショットマルチバイブレータ１４８からの５００ナノ秒
のパルスは、カウンタ回路１５２もリセットする。この
カウンタ回路は、１７６本のビデオラインをカウントし
、１７６本のラインが生じた時、リセットパルスを発生
する。カウンタ回路１５２のリセットパルスは、データ
を送信できないことを示す第２の双安定状態にフリップ
・フロップ１５０をリセットする。カウンタ回路１５２
は、次の垂直同期パルスの発生を予想し、垂直同期パル
スのインターバル中にデータが送信されないようにする
。カウンタ回路１５２によって発□生されたリセットパ
ルス、即ち、同期予測パルスを第９図の曲線りに示す。

第９図の曲線Ｅは、データを送信できる時間を示してい
る。カウンタ回路１５２は、次の垂直同期パルスを予想
する時、１７６本のラインの後に時間切れするが、本発
明は、これより大きいカウントシーケンスを用いて実施
してもよいし又はこれより小さいカウントシーケンスを
用いて実施してもよい。１７６というラインのカウント
は、ここでは好ましいが１重要ではない。一般に、カウ
ンタ回路１５２は、垂直同期パルスが発生する時にデー
タが送信されないようにしなければならない。更に、２
５６バイトのデータブロックを互いに大きさの異なる部
分、即ち１７６バイトの第１フレームと８０バイトの第
２フレームに分割することによって、データは互い違い
の関係で記憶され、第１ビデオフレームと第２ビデオフ
レームの区別をより容易なものにする。

更に、書込みタイミング論理ブロック１００は、ＵＡＲ
Ｔ送信ロード・スタートパルスを与える論理ゲート１５
４も有する。論理ゲート１５４は、ワンショットマルチ
バイブレータ１２８からスタートパルスを受け取ると共
に、フリップ・フロップ１５０から送信信号も受け取る
。更に、論理ゲート１５４は、ＵＡＲＴ９２に接続され
ていて、Ｕ　Ａ　Ｒ］”の内部レジスタが空き状態であ
ることを示す信号を受信すると共に、ｔＪＡＲＴの内部
バッファが空き状態であることを示す信号を受信する。

論理ゲート１５４に加えて、外部バッファ９４の状態を
監視するためにフリップ・フロップ１５６も設けられて
いる。外部バッファ９４がデータでいっばいの時、フリ
ップ・フロップ１５６は、送信バッファ充満パルスを論
理ゲート１５４に出力する。論理ゲート１５４の５つの
入力全部が同時に満足された時には、出力パルスが発生
されて、ＵＡＲＴにデータの送信を開始させる。内部バ
ッファ９４をゲート１５４及びフリップ・フロップ１５
６と組み合わせて使用することにより、ＵＡＲＴ９２の
内部バッファが無効にされ、ｃＰＴ−７５Ｑの制御のも
とで、ＵＡＲＴ９２を介してデータを送信することがで
きる。ＣＰＵ５０は、入／出力アドレスデコーダ論理回
路８４を経由して書込みデータ信号を供給する。この書
込みデータ信号は、フリップ・フロップ１５６のセット
端子を制御する。

第５図を参照し、アナログ論理ブロック１０２について
詳細に説明する。アナログ論理ブロック１０２は、２個
の双極単投電気制御スイッチ１６０及び１６２で構成さ
れたアナログスイッチブロック１５８を有する。このア
ナログスイッチブロック１５８は、集積回路ＣＤ４０６
６ＢＣＮ又はこれと同等のものを使用して実施される。

このような集積回路は、アナログ又はデジタル信号を伝
送又はマルチプレクシングするための四重双方向スイッ
チを構成する。スイッチ１６０の出カリ−Ｉ−は一緒に
接続されて出力電流増幅器１６４に接続され、モニタ２
２のようなビデオモニタにインターフェイスしてこれに
ビデオ信号を供給する。

スイッチ１６２の出力リードは一緒に接続されて出力電
流増幅器１６４に接続され、ビデオ記録装置のビデオ入
力ポート４０にインターフェイスしてこれにビデオ信号
を供給する。スイッチ１６０は、リード１０６のモニタ
アナログスイッチ制御信号によってソフトウェア制御の
もとで作動される。モニタアナログスイッチ制御信号は
ラッチ回路１０４により発生されることを想起されたい
。

同様に、スイッチ１６２は、リード１６８のＶＣＲアナ
ログスイッチ制御信号によってソフトウェア制御のもと
で作動される。ＶＣＲアナログスイッチ制御信号は、ア
ンドゲート１１０によって与えられ、このゲートは、次
いで、ラッチ回路１０４に応答する。

スイッチ１６０は、第１ビデオ信号又は第２ビデオ信号
のどちらか一方を出力電流増幅器１６４に選択的に接続
し、最終的にはモニタ２２のようなビデオモニタに接続
する。第１ビデオ信号は、ＶＣＲビデオと呼び、ビデオ
記録装置から送られるビデオ信号から引き出される。第
２ビデオ信号は、コンピュータビデオと呼び、コンピュ
ータビデオ出力装置６６から引き出される。より詳細に
述べると、ＶＣＲビデオは、ゲイン・クランプ回路１７
０を使用して、ビデオ記録装置の出力ポート４２から引
き出される。ゲイン・クランプ回路１７０の電圧は、精
密な部品の必要性をなくすために、ビデオ信号を約４ボ
ルトの固定レベルにクランプする。又、ＶＣＲビデオ信
号は、フィルタ１７２を介して処理され、ＶＣＲビデオ
信号から直列データを抽出するために、比較器１７４の
基準電圧データレベルと比較される。この直列データは
、ＵＡＲＴ９２の直列データ入力ボートに送られる。コ
ンピュータビデオ信号は、ゲイン回路１７６を介してコ
ンピュータビデオ出力信号から引き出される。同様に、
コンピュータビデオ信号は、このコンピュータビデオ信
号から合成同期信号を抽出するために、比較器１７８に
おいて基準電圧同期レベルと比較される。

同様に、スイッチ１６２は、第１ビデオ信号又は第２ビ
デオ信号のいずれか一方を電流増幅器に選択的に接続し
、最終的にはビデオ記録装置のビデオ入力ポート４０に
接続する。第１ビデオ信号は、上述のコンピュータビデ
オ信号を構成する。

このコンピュータビデオ信号は、人間が読むことできる
英数文字、図形、静止画及び動画等を伝えるアナログ情
報と同期信号より成る。第２ビデオ信号は、リード１８
０のデータビデオ信号より成る。データビデオ信号は、
比較器１７８によって抽出された合成同期信号から導き
出される。ミクサ１８２は、ＵＡＲＴの直列出力ポート
９８から合成同期信号と直列データを受け、これらをデ
ータビデオ信号に組み込む。データビデオ信号は、ゲイ
ン回路で増幅され、この信号は、テレビ又はビデオ記録
に対するＥＩＡ規格に合致するように同期パルスが埋め
られて直列フォーマットで形成されたコンピュータデジ
タル情報より成る。

本発明のインターフェイス回路を述べてきたが、その動
作について以下に説明する。この説明に関しては、第１
１図から第１９図までのフローチャートを参照されたい
。第１１図は１本発明のこ１：に示す好ましいファーム
ウェアの実施例に使用できるコマンドの主メニュー２１
０を示す。図示されているように、この主メニューは、
ビデオ記録装置からデータを読み取ったり、ビデオ記録
装置にデータを書き込んだりする２つの２進読み取りコ
マンド及び書き込みコマンドすなわちＢロード及びＢセ
ーブを有する。例えば、このＢロード及びＢセーブコマ
ンドは、アッセンブリ言語の目的コードプログラム又は
生のデジタルデータを記憶及び検索するために使用され
る。さらに、主メニュー　２１０は、ＲＡＳＩＣのよう
なより高いレベルの言語で作成されたファイルを書き込
んだり読み取ったりするセーブ及びロードコマンドを有
する。さらに、この主メニューは、ビューテープコマン
ドを備え、このコマンドが選択されると、ビデオ記録装
置に記憶された情報がコンピュータビデオモニタに送ら
れる。これにより、ユーザは、コンピュータで解読を行
なわずに、ファイルの見出し情報を直接読み取り、ビデ
オ記録装置に何が記憶されているかを判断したり、又は
、ロードもしくは編集のために特定のファイルを選択し
たりすることができる。最後に、主メニューは、ＣＰＵ
マシンの状態を復帰すると共に、コンピュータの制御を
コンピュータオペレーティングシステムに戻す終了コマ
ンドを備えている。

第１１図を参照すると、Ｂセーブ及びセーブコマンドの
両方についてのフローチャートシーケンスは、ブランク
ファイル見出しを表示するための命令を備えている。こ
の命令は、参照番号２１２で示す。ブランク見出し表示
ルーチンを第１２図に詳細に示す。第１２図を参照する
と、Ｂセーブ又はセーブコマンドのどちらか一方が入力
された時、ファイル見出し２１４に類似しているブラン
クファイル見出しがビデオモニタに書き込まれる。はと
んどのコンピュータシステムでは、その特定のコンピュ
ータに対して実施されたハードウェア及びオペレーティ
ングシステムソフトウェアについての識別情報を記憶す
るために１つ以上のメモリ位置が割り当てられている。

本発明装置は、ＣＰＵにこれらの割り当てられたメモリ
位置を質問させ、特定のハードウェア及びソフトウェア
を識別する情報を戻させるファームウェア命令を備えて
いる。この情報は、ファイル見出しに自動的に書き込ま
れる（又は、ユーザが、境界２１６間のフィールドに設
けられたスペースに情報を入力してもよい）、、コンピ
ュータシステムがシステムタイムクロックを具備してい
る場合には１日付及び時刻がクロックから読まれ、ファ
イル見出し２１４に表示される。システムタイムクロッ
クが設けられていない場合、ユーザは、上記のフィール
ドに日付及び時刻を入力する。

第１１図の主メニューに説明を戻すと、システ１１は、
ステップ２１８に進み、ファイルの形式がファイル見出
し２１４に書き込まれる。Ｂセーブコマンドが選択され
た場合、ファイルの形式はメモリ像として書き込まれ、
ファイル見出しの後に記憶すべきデータが２進データで
あることを表す。セーブコマンドが選択された場合には
、ファイルの形式がＢＡＳＩＣファイルとされ、ＢＡＳ
ＩＣというワードが前記のファイル見出しに書き込まれ
る。さらに、セーブコマンドが実行された場合、プログ
ラムルーチンは、スタートアドレス及びＢＡＳＩＣファ
イルの長さを決めるために、所定のメモリ位置を質問す
る。このような情報は、ＢＡＳＩＣ言語を用いたほとん
どの構成により与えられる。ステップ２１８が実行され
た時、制御プログラムは主メニュープログラムのポイン
ト２に進む。

ポイント２において、ユーザは、欣に、ファイル見出し
２１４に残っているブランクを埋めるようにステップ２
２０で操作を促される。ステップ２２０は第１３図に詳
細に示す。第１３図を参照すると、ユーザは、ブランク
を埋め、リターンキーを押し１次のフィールドに進み、
ファイル見出しのブランクを埋め終った時にエスケープ
キー（ＥＳＣ）を押すよう促される。まず、ポインタ即
ちカーソルが第１フイールドの終りにセットされ、それ
から、ポインタ即ちカーソルは、プランり文字まで戻さ
れ、１スペース進められる。ここで、プログラムは、キ
ーが押されるのを待つ。リターンキーが押された場合、
ポインタ即ちカーソルは、次のフィールドの終りにセッ
トされ、プログラム制御は分岐してステップ２２２に戻
る。カーソル右移動キーが押された場合は、制御プログ
ラムは、ポインタを進ませるステップ２２４へ分岐する
。カーソル左移動キーが押された場合は。

ポインタが戻され、制御プログラムはステップ２２４を
再び始める。エスケープキー（Ｅ　Ｓ　Ｃ）が押された
場合、スタートアドレス及び長さフィールドが、非数値
文字があるかどうか検査される。

非数値文字が検出された場合、エラー状態となり。

ユーザは、エラーを修正して主メニューに戻すよう促さ
れる。エラーが検出されない場合、サブルーチンは、ス
テップ２２０に続く点で制御を主メニューに戻す。リタ
ーンキー、ニスケイプキー、又は左右のカーソル移動キ
ーが押された場合、押された文字がスクリーン上のカー
ソルの位置に書き込まれ、プログラムコントロールはス
テップ２２４を続ける。

再び第１１図を参照すると、゛ユーザは、ステップ２２
６において、テープを所定の位置に置いてスタートさせ
るよう促される。このルーチンは、第１４図に詳細に示
されている。このルーチンでは、ユーザは、テープが正
しく所定の位置に入れれているかどうかを指示するよう
促される。エスケープキーが押された場合、主メニュー
の選択が中止され、制御プログラムは、もう−壌土メニ
ューを表示するように第１１図のポイント１に戻る。

Ｙ、即ち、イエスがユーザによって入力された場合には
、サブルーチンが主メニューの呼び出しポイントに戻る
。Ｎ、即ち、ノーがユーザによって入力された場合には
、テープを調べるキーを押しそしてテープを調べ終った
時にキーをもう一度押すようユーザを促すメツセージが
表示される。ルーチンは、最初にキーが押されるのを待
ち、ビデオ記録装置の出力をコンピュータモニタに再度
向けるようにスイッチ１６０を切り換える。次に、この
ルーチンは、次のキーが押されるのを待ち、押された時
にスイッチ１６０をデホルト位置に戻るよう切り換え、
この位置では、コンピュータビデオ出力装置からの出力
信号がモニタに送られる。

次いで、制御プログラムは、主メニュープログラムの呼
び出しポイントに戻る。

次に、ファイル見出し書き込みルーチン２２８が実行さ
れる。このルーチンを第１５図に示す。

本発明では、このファイル見出し書き込みルーチンを使
用して、人間に読める情報が記憶デジタル情報ファイル
の開始部に入力され、従って、ユーザは、コンピュータ
の介在なしに、モニタ又はテレビに使われたビデオテー
プ又は他の記録媒体の内容を調べることができる。人間
が読めるファイル見出し情報はコンピュータシステムと
は拘りないもので、このため、たとえプログラム又はデ
ータが異なったすなわち互換性のないコンピュータによ
って形成された場合でも、ユーザは、記憶されたプログ
ラム又はデータを表わしているファイル見出しを調べる
ことができる。従って、多数の互換性のないコンピュー
タによって形成されたコンピュータ情報及びデジタルデ
ータを１本のビデオテープ又は他のビデオ記録媒体に記
憶することができる。

第１５図を参照すると、ファイル書き込みルーチンでは
、先ず、ファイル名又は説明がビデオモニタ又はテレビ
モニタの最上ラインすなわちタイトルラインにコピーさ
れる。このファイル名又は説明は、特定のファイルがコ
ンピュータのＲＡＭメモリにロードされた時には、ファ
イル制御ブロック又は他の予め割り当てられたメモリ位
置内に通常存在する。たとえデジタル情報がビデオ記録
装置から送られている間であっても、このファイル名又
は説明は最上ラインすなわちタイトルラインに留まる。

これは、正しいファイルが書き込まれたり読み取られた
りすることをユーザに保証する助けとなる。次いで、ス
イッチ１６２は、コンピュータビデオをＶＣＲすなわち
ビデオ記録装置に向けるようにセットされる。その後、
ユーザがビデオモニタ上にファイル見出し全体を見るこ
　　、とができるように１０秒間遅延される。もちろん
、この１０秒間の遅延は、これに限定されるものでなく
、全ファイル見出しを読むための十分な時間的余裕をほ
とんどのユーザに与えるように単に選定されたものであ
ることが理解されよう。１０秒間の遅延に続づいて、ス
イッチ１６２は、データビデオをＶＣＲすなわち記録に
向けるようセットされる。このステップの後、これも又
、これに限定されないが１／２秒の遅延が与えられる。

次いで、ビデオ記録装置に書き込まれた全ファイル見出
しのチェック和を計算する。このチェック和は、プロン
グ１〜及びリプライの両方についてＡＳＣＩＩ値を基準
とするもので、チェック和をコンピュータとは拘りのな
いものにする。

次に、プログラムは、バッファ１１４に接続された読み
取りステータスラインを質関し、同期信号を待つ。同期
信号が生じた時、予め計算されたチェック和がビデオ記
録装置に書き込まれる。

第１５Ａ図は、データをビデオ記録装置に書き込む好ま
しい方法を詳細に示している。図示されているように、
読み取りステータスラインが質問され、バッファがいっ
ばいでなくなるまでプログラムが待つ。次いで、ＵＡＲ
Ｔを介してデータを記憶させる命令が与えられる。この
好ましい実施例においては、バッファが空で、ＵＡＲＴ
を介してデータをストローブできる時点が、ハードウェ
アによって決定される。或いは又、例えば、割り込みを
使えばソフトウェアでも同じ結果が得られる。

チェック和が書き込まれた後、ファイル見出しの先頭を
指示するようにフラグバイトが書き込まれる。第１５図
に関して上記したものと実質的に同じルーチンを使用し
てフラッグバイトが書き込まれる。このフラッグバイト
が書き込まれた後、３つの「注意不要」バイトが書き込
まれ、次いで、ファイル見出し内の各文字が次々に指示
され、指示された文字が読み取られそしてビデオ記録装
置に書き込まれる。好ましい実施例において、ファイル
見出しは、８つの行すなわちフィールドを構成し、各フ
ィールドは、３２個までの個々の文字のスペースを構成
する。１対のネスト式ループを使用することによって、
プログラムは、第１フイールド内の３２個の各スペース
を指示し即ち次々に各スペースをたどって次のフィール
ドに進む。

８つのフィールドの各々がこのようにして次々に書き込
まれる。

データを失わないようにするために、好ましい実施例で
は、ファイル見出しの多数のコピーが書き込まれる。こ
れは、試み回数カウンタ２３０を使用してソフトウェア
で実施される。この試み回数カウンタには、出発整数（
例えば２）がロードされる。ファイル見出し書き込みル
ーチンを実行するたびにこのカウンタが１だけ減少され
る。

このカウンタがゼロになると、ファイル見出し書き込み
ルーチンが終了となり、主メニュープログラムに戻り、
次に、データ書き込みルーチンを呼び出す。このデータ
書き込みルーチンを第１６図に示す。

第１６図を説明すれば、エラーチェックのために最初の
２５６バイトのデータブロックのチェック和を計算する
ことにより、データ書き込みルーチンが開始される。試
み回数カウンタは、データ書き込みループを繰り返す回
数を決定する所定の数に初期化される。読み取りステー
タスラインが質問され、第１６Ａ図に詳細に示すように
同期パルスを待機する。次いで、チェック和がビデオ記
録媒体に書き込まれ、その後にデータが続くことを指示
する書き込みフラグバイトが書き込まれる。このフラグ
バイトは、第１６Ａ図に示されたルーチンに基づいて書
き込まれる。次いで、第１６Ａ図のルーチンに基づいて
１つ以上の「注意不要（ｄｏｎ’ｔ　ｃａｒｅ）Ｊバイ
トが記録媒体に書き込まれる。その後、書き込みスター
トアドレス（Ｈｉ及びＬｏバイト）が第１６Ａ図のルー
チンに従って記録媒体に書き込まれる。次いで、データ
カウンタが、書き込まれるデータブロックのバイトサイ
ズである２５６に初期化される。この点については、全
てのデータブロックが２５６バイトとされ、１部分のブ
ロックは、その端末に多数のブランクラインを含む。次
いで、各データバイトが、スタートアドレスで始めて一
度に１バイトづつＵＡＲＴを経てストローブされる。

各々のバイトが書き込まれると、データカウンタが減少
され、２５６バイトブロツク全体が記録媒体に書き込ま
れたかどうかを判断するようにテストが行なわれる。も
しそうであれば、試み回数カウンタが減少され、テスト
される。試み回数カウンタがゼロに達していなければ、
プログラムは、第１６図に示すようにデータ書き込みル
ープを介して分岐し、データブロックの多数のコピーが
記録媒体に書き込まれる。これは、所与のブロック内の
１つ以上のバイトがパリティエラーを含む場合でもデー
タを回復できるようにするために行なわれる。試み回数
カウンタがゼロまで減少すると、制御プログラムは、書
き込まれているデータファイルの長さを含むバイト又は
ワードの最上位バイト（ＭＳＢ）を減少するように分岐
する。

このファイル長さの値がこのように減少されて負の１に
達すると、データ書き込み作業が終了し、作業終了メツ
セージが表示される。さもなくば、プログラムは、デー
タ書き込みルーチンの開始点へ分岐し、全シーケンスが
繰り返される。長さワードの最上位バイトを減少するこ
とにより、データ書き込みルーチンでは、データを常に
全２５６バイトブロツクに書き込むよう確保する。これ
により、常に、各第２フレームの終りに複数のブランク
ラインが来るように確保される。通常は、各第２ビデオ
フレームの終りに１０２本のブランクラインがある。こ
れらのブランクラインは、ワンショットマルチバイブレ
ータ１１２によって検出され、これによりデータなしフ
ラグがバッファ１１４に送られる。

以上、セーブ及びＢセーブルーチンについて述べたが、
ロード及びＢロードルーチンについて以下に説明する。

第１１図を参照すれば、ロード及びＢロードルーチンは
、ステップ２２６においてユーザがテープを入れてスタ
ートさせることによって開始される。このステップは、
第１４図について上記で述べた。次いで、ステップ２３
４においてファイルの見出しが読み取られる。ステップ
２３４は、第１７図に詳細に示す。

第１７図を説明すれば、読み取りステータスラインを質
関し、データなしフラグを待つ。データなしフラグがセ
ットされると、プログラムは、ステップ２３６において
タイトルラインをスキップする。タイトルラインをスキ
ップするルーチンが第１８図に示されている。第１８図
を参照すれば１時間切れカウンタが所定数例えば１２に
初期化され、読み取りステータスラインが質問されて、
文字を受けたかどうかが決定される。文字を受けている
場合には、タイトルライン内の１つの文字であるとされ
、ＵＡＲＴは、その文字を無視即ち棄てるよう指示され
る。文字を受けていない場合（タイトルラインの最後の
文字が読み取られた後にこのようになる）には１時間切
れカウンタが減少され、テストされる。このカウンタが
ゼロに達した場合には、第１７図のフィル見出し読み取
りル１チンへ制御が復帰する。カウンタがゼロに達しな
い場合には、プログラムは、読み取りステータス質問ス
テップへ分岐し、上記したようにループが続けられる。

時間切れカウンタを非常に大きな値（８を使用できる）
に初期化すると、データにギャップが生じた場合しか時
間切れにならない。

このようにするためには、ソフトウェアループの実行時
間が６３マイクロ秒（１ビデオライン及び１データビツ
トの巾）より相当に大きくなるような値にカウンタが初
期化される。

第１７図に説明を戻すと、ファイル見出し読み取りルー
チンでは、セーブ又はＢセーブルーチンで記録媒体上に
記憶されたチェック和が読み取られ、セーブされる。第
１７Ａ図は、読み取りシーケンスを詳細に示している。

この読み取りシーケンスによれば、時間切れカウンタが
初期化され、読み取りステータスラインが質問されて、
文字を受けたかどうか決定される。文字を受けている場
合には、これがＵＡＲＴから読み取られる。文字を受け
ていない場合には、時間切れカウンタが減少され、テス
トされる。このカウンタがゼロでない場合には、制御が
読み取りステータス質問ステップへ分岐する。時間切れ
カウンタがゼロに達した場合には、時間切れが生じ、プ
ログラム制御は、ファイル見出し読み取りルーチンの開
始点へ分岐する。第１７Ａ図の時間切れカウンタは、２
ビツト巾より相当に大きなギャップがデータに生じたー
このようなことは各第２ビデオフレームの終りに生じる
一後に時間切れとなるように、相当に大きな値に初期化
されるのが好ましい。

チェック和が読み取られてセーブされた後、ファイル見
出しの開始を示すフラグバイトが第１７Ａ図のルーチン
に基づいて読み取られる。このフラグバイトが見つかっ
て、ファイル見出しの開始が指示されると、次の３つの
「注意不要ｊバイトが読み取られて無視される。フラグ
バイトが検出されない場合には、制御は、ファイル見出
し読み取りルーチンの開始点へ分岐する。「注意不要」
バイトが検出されて無視された後、ファイル見出しの最
初の行の最初の文字にポインタがセットされる。次いで
、このルーチンでは、指示された文字がＵＡＲＴから読
み取られる。時間切れが生じた場合には、タイトルライ
ンステップ２３６をスキップする。時間切れが生じない
場合には、ＵＡＲＴから読み取られた文字がテストされ
、タイミングエラーもしくはパリティエラーのようなエ
ラーを含むかどうか決定される。タイミングエラーが生
じると、制御は、ファイル見出し読み取りルーチンの開
始点へ分岐する。パリティエラーが生じると、プログラ
ムは、データポインタを次の文字に進める。

エラーが検出されない場合には、ファイル見出しに対し
て指定されたコンピュータメモリ内の位置に文字が書き
込まれる。次いで、ポインタが次の文字に進められ、３
２文字という見出しフィールドの限界を越えたところを
指しているかどうかについて決定するテストが行なわれ
る。その限界が検出された場合には、ポインタが次の行
に進められ、ファイル見出しの最後の行（８番目の行）
を越えたかどうかについてテストが行なわれる。

ファイル見呂しフィールドの８つの行の各々に対し３２
個の全文字位置がコンピュータメモリに書き込まれると
、ファイル見出しのチェック和が計算され、記録媒体か
ら読み取ったチェック和と比較される。これらのチェッ
ク和が一致した場合には、ファイル見出し読み取りルー
チンが終了し、制御プログラムは、主メニュープログラ
ムを終了する点に戻る。チェック和が一致しない場合に
は、ファイル見出し読み取りルーチンの開始点へ制御が
分岐し、全シーケンスが繰り返される。

ＲＡＳＩＣプログラム又はデータファイルをロードする
のに使用されるロードコマンドの場合には、ロードされ
ているファイルがチェックされ、これが適切な形式のフ
ァイルであるか、即ち、ＢＡＳＩＣ解読器に対応したも
のであるかどうかが決定される。Ｂロードコマンドの場
合には、ファイルの形式がメモリ像もしくは２進フアイ
ルであるとされる。ロード及びＢロードコマンドの両方
のもとでは、ファイルのスタートアドレス及び長さが、
ファイル見出しに記録された情報から決定され、制御プ
ログラムは、データ読み取りステップ２３６へ分岐する
。データ読み取りステップ２３６が第１９図に詳細に示
されている。

第１９図を説明すれば、このデータ読み取りルーチンは
、バイトカウンタを２５６に初期化することによって開
始され、読み取りステータスラインが質問され、この間
、プログラムはデータなしフラグを待機する。次いで、
ルーチンは、第１８図について述べたように、ステップ
２３６によりタイトルラインをスキップする。次いで、
チェック和が読み取られ、第１９Ａ図に示すルーチンに
よってセーブされる。第１９Ａ図のルーチンは、第１７
Ａ図に示したファイル見出しから文字を読み取るルーチ
ンと実質的に同じ論理シーケンス番たどる。

チェック和が読み取られてセーブされると、フラグバイ
トが読み取られ、これがチェック和に続くかどうか決定
される。データが続くことがフラグバイトで指示された
場合には、「注意不要」バイトが読み取られて無視され
、スタートアドレスバイト（Ｈｉ、、Ｌｏ）が読み取ら
れてアドレスカウンタに記憶される。次いで、データバ
イトがＵＡＲＴから読み取られ、タイミングエラー及び
パリティエラーについてテストされ、ＲＡＭメモリへ書
き込まれる。ＵＡＲＴからデータバイトを読み取ってこ
れらバイトをＲＡＭメモリの次々の位置へ書き込むシー
ケンスは、バイトカウンタ及びファイルカウンタの長さ
を減少しつつアドレスカウンタを増加することによって
行なわれる。ファイルカウンタ又はバイトカウンタの長
さがゼロに達すると、２５６バイトデータブロツクのチ
ェック和が計算され、記録媒体から読み取られたチェッ
ク和と比較される。次いで、ＲＡＭメモリへ書き込まれ
つつある更に別のデータブロックについて制御が再開さ
れてファイルカウンタの長さがゼロになるまで行なわれ
、ゼロになると、プログラムは、主メニュープログラム
内の呼び出し点に復帰する。ロードコマンドが続く場合
には、ＢＡＳＩＣ解読に制御が移行し、通常の形態で準
備機能が実行される。

ユーザが、ビデオ力ッセトテープのようなビデオ記録媒
体の内容を拾い読みしたい場合には、第１１９図の主メ
ニュープログラムにテープ観察ルーチンが設けられてい
る。このテープ観察ルーチンでは、先ず、ユーザがテー
プを観察するためにキーを押し、次いで、終了時にキー
を押すよう指示するメツセージが表示される。次いで、
このルーチンは、キーが押されるのを待機し、ユーザが
テープを入れてスタートさせる時間を与える。ステップ
２４２では、ルーチンによってスイッチ１６０の設定が
変化し、ＶＣＲビデオがコンピュータモニタに向けられ
。次いで、プログラムは、第２のキーが押されるのを待
機し、このキーが押されると、スイッチ１６０がデホル
ト状態に復帰され、コンピュータビデオがコンピュータ
モニタに向けられる。主メニュープログラムは、終了ル
ーチン２４４も含み、これは、ＣＰＵレジスタ及びマシ
ンステータスを復帰させると共に、制御をコンピュータ
作動システムに戻す。

第６図は、１つのビデオフレームを構成する典型的なビ
デオ信号を示している。図示されたように、アナログビ
デオ情報の各ラインは、水平同期パルス間に埋められて
いる。２５６本のビデオラインより成る各ビデオフレー
ムは、垂直同期パルス間に埋められている。第６図に示
された電圧レベルは、説明上のものに過ぎず、ゼロボル
トがビデオの黒を表わし、そして＋Ｖボルトがビデオの
白を表わす。これらの電圧は、他の電圧レベルを基準と
してもよく、従って、第６図の波形はゼロ電圧軸に対し
て明らかにシフトできることが分かろう。第７図は、１
本のビデオラインを構成する典型的なデータビデオ信号
を示している。ビデオデータ信号は、データフラグと、
８個のデータビットと、これに続く１つのパリティビッ
トで構成される。このデータビデオ信号は、図示された
ように水平同期パルス間に埋められている。カラービデ
オで実施する場合には、工業規格に基づいて、各ビデオ
ラインのデータフラグの前にカラーバーストが生じる。

第７図に示した電圧レベルも単に解説のためのものに過
ぎず、データビデオ信号は他の電圧レベルを基準として
もよく、図示された波形をゼロ電圧軸に対してシフトす
ることができる。アナログビデオ情報に対して、デジタ
ルデータビデオ情報は、ビデオの黒及び白の電圧レベル
に対応する２つのビデオ電圧状態のみをとる。

これに対して、アナログビデオ情報は、成る範囲のグレ
イビデオレベルも含む。

以上に述べた実施例では、オペレータ（人間）の側で記
録媒体を配置し記録装置の作動を開始させねばならない
。セーブモード及びＢセーブモードでは、カッセットテ
ープ又は他のテープ記録媒体上のどこにプログラムを記
憶すべきかを決め、次いで、記録スイッチを押して記録
装置を記録モードに入れる。ロード及びＢロードコマン
ドの場合にも、オペレータが、テープ又は記録媒体を配
置しくもし必要ならば、ビューテープコマンドを用いて
）そして記録装置を再生モードに入れなければならない
。早送り、高速巻き戻し、及びプレビュー又はサーチ機
能の設けられたビデオ記録装置が好ましい。というのは
、オペレータが「順方向サーチ」モード又は「逆方向サ
ーチ」モードを選択して、ファイルの見出しとこれに続
くデータファイルを手動で素早く探索できるからである
。

上記の手動の操作に関連して、本発明には、コンピュー
タが早送り及び高速巻き戻しモードでサーチを行なって
書き込み又は読み取りのための特定ファイルを探索でき
るような自動サーチモードも含まれる。自動モードの場
合、ビデオ記録装置は、早送り及び巻き戻しモードでプ
レビュー又はサーチ機能を果たすことができるが、これ
は必要なことではない。自動サーチモードを行なうため
のここに示す好ましい実施例では、はとんどのビデオ記
録装置に見られる音声記録トラックが用いられる。信号
強度を充分なものにしパルスの輪郭形成を明確なものに
することが必要な場合には、早送りモード及び高速巻き
戻しモード中に記録媒体に音声読み取りヘッドをのせる
ように記録装置を変更することができる。或いは又１周
期的なテープ位置マーカが音声読み取りヘッドによって
読み取られる時にこれらマーカに対する信号を増大し明
確なものにするように、電子式の信号増１１及び補償回
路網を用いてもよい。

第２０図は、本発明の自動サーチモードを実施するのに
必要な電子回路を示している。ビデオ記録装置の読み取
りヘッドからの音声信号は、増巾器２５０及びフィルタ
２５２を経て処理され。

強いテープ位置信号を形成するに必要な信号強度及び周
波数内容が与えられる。テープ位置信号は、比較器２５
４によって検出されてバッファ２５６にラッチされ、ア
ドレスデコーダ８４がらの作動可能化信号に応答してデ
ータバス上デオれる。

ビデオ記録装置の音声読み取りヘットによって検出され
るテープ位置マーカは、テープの製造業者によって周期
的な間隔で予め記録されるが、或いは、本発明装置によ
って記録されてもよい。

本発明装置によって実施する場合には、ラッチ回路２５
８がローカルデータバスに接続され、データバス上のデ
ータ信号及びアドレスデコーダ８４からのクロック信号
に応答してデジタルパルスが発生される。テープ位置信
号は、データバスラインの１つを用いて発生されてもよ
い。説明上、ローカルデータバスのビット７を用いてこ
れらのテープ位置マーカが形成される。ラッチ２５８の
出力は、増巾器２６０及び電流増巾器２６２を経て処理
され、ビデオ記録装置の書き込みヘッドを駆動するに充
分なエネルギーの信号が形成される。

本発明では、コンピュータ制御のもとで、データバス及
びアドレスデコーダを介して、周期的に順次に番号付け
されたテープ位置マーカが記録される。これらの周期的
に順次に番号付けされたマーカとは別に、本発明では、
記録媒体に記憶されたファイルの各々に対し、個々のフ
ァイルを区別し且つ探索する手段として、別々の番号を
指定子ることもできる。更に別の変形態様として、本発
明では、個々のファイルを区別し且つ探索する手段とし
て、各ファイル見出しのタイトル行の全ての文字を音声
トラック上に記録することもできる。

更に、自動サーチモードには、ラッチ回路２６４が含ま
れ、コンピュータは、これを介してビデオ記録装置の遠
隔制御インターフェイスと通信する。ラッチ２６４は、
固定布線リンク又は放射エネルギーリンクを介してビデ
オ記録装置の機能コントローラ２６６へ接続される。機
能コントローラ回路２６６は、遠隔制御能力を有するビ
デオテープ記録装置を伴う市販のハードウェアを用いて
実施される。ラッチ２６４は、ローカルデータバスに接
続され、アドレスデコーダ８４からクロック信号を受信
する。

はとんどのビデオテープレコーダの早送り及び高速巻き
戻しモードでは、早送り及び高速巻き戻し中にキャプス
タンを用いて一定テープ速度を維持していない。一般に
、早送り及び高速巻き戻し中のテープ速度は、巻き取り
リールに巻き取られるテープの直径に基づいてその時点
時点で変化する。このような非均−なテープ速度によっ
て不正確にならないようにするため、本発明のここに示
す好ましい実施例では、マンチェスタコードを用いて周
期的なテープ位置マーカとフィル位置マーカが記録され
る。マンチェスタコードは、自己タロツク特性があると
いう利点があり、従って。

テープ速度の変化によって生じる不正確さに不感である
。第２７図では、一般に使用されている非ゼロ復帰コー
ド（ＮＲＺ）とマンチェスタコードが２進コードシーケ
ンス０１１００について比較されている。厳密に説明す
ると、本発明は、パイフェーズＬコードとしても知′ら
れているマンチェスタコードのバイポーラ１成分を用い
ている。

第２７図に示すように、マンチェスタバイポーラ１コー
ドは、ビット周期の中央で状態が変化し、ＬＯからＨｉ
への遷移が２進ｒＯＪを表わし、そしてＨｉからＬｏへ
の遷移が２進「１」を表わしている。２進１がビット周
期２及び３に生じるか又は２進Ｏがビット周期４及び５
に生じる時のように２つの同様の２進デジツトが順次に
生じる時には、２６８及び２７０で示すようにビット周
期とビット周期との中間に復帰遷移が形成される。

各データセルの中間ビット遷移は、マンチェスタコード
に有効なエラー検出機能を与える。ノイズによってデー
タセルに論理的な反転が生じて遷移が形成されない場合
には、エラー指示が与えられ、再び同期を取り直さねば
ならない。

更に、マンチェスタコードは、自己クロックコードであ
る。直列データ通信中のクロックが各データセルの位置
を定める。例えば、ビット周期１及び２に生じる遷移間
のインターバル２７２は、その直後のデータサンプル２
７４及び２７６に対するクロック時間を確立する。ここ
に示す好ましい実施例では、データ遷移の兇生が予想さ
れる中間点の両側でサンプリングを行なうことによって
遷移が検出される。換言すれば、ビット周期の開始と終
了との間のはゾ中間点で各々のデータ遷移が発生すると
予想される。各ビット周期内の１／４及び３／４のクロ
ック時間にサンプルが取り出される。

上記のマンチェスタコードを書き込んだり読み取ったり
するアルゴリズムが第２１図ないし第２６図のフローチ
ャートに示されている。第２１図は、ワードをマンチェ
スタ■フォーマットでＶＣＨの音声トラック等に書き込
むための書き込みシーケンスを示している。書き込むべ
きワードがシーケンスの最初のワードである場合には、
このプログラムにより、先ず、８個のｒＯＪビットが記
録媒体に書き込まれ、再生中にクロック信号を取り出す
ところの複数の遷移が形成される。次いで、書′き込む
べきワードのパリティが決定され。

第２１Ａ図のルーチンに従って同期パターンが書き込ま
れる。

書き込み同期シーケンスは、出力ビット（第２０図のビ
ット７）をＬＯレベルにセットすることによって開始さ
れる。次いで、１．５ビツト時間の遅延が実行され、こ
の際に出力ビットがＨｉレベルにセットされる。更に、
第２の１．５ビツト時間の遅延が実行され、この際に書
き込み同期ルーチンは、第２１図の主プログラムに復帰
する。

書き込むべきワードが循環され、最下位ビット（Ｌ　Ｓ
　Ｂ）が桁上げビット位置に来る。次いで、この桁上げ
ビット位置がテストされ、この位置に０が保持されてい
るか１が保持されているかが決定される。この決定によ
り、０ビツト又は１ピツｈのいずれかが第２１Ｂ図及び
第２１Ｃ図に示されたように書き込まれる。全てのビッ
トが桁上げビット位置に回転されて書き込まれると、次
いで、パリティビットが書き込まれ、書き込みシーケン
スが終了となる。「０」ビットを書き込むルーチンが第
２１Ｂ図に示されている。出力ビットは、先ず、Ｌｏに
セットされ、０．５ビツト時間の遅延が実行される。次
いで、出力ビットはＨｉにセットされ、０．５ビツト時
間の別の遅延が実行される。「１」ビットを書き込むシ
ーケンスは、出力ビットをＨｉにセットした後に０．５
ビツト時間の遅延をとることによって開始される。次い
で、出力ビットがＬｏにセットされ、その後、０．５ビ
ツト時間の別の遅延がとられる。

ＶＣＲからのワードをマンチェスタ■フォーマットで読
み取るシーケンスが第２２図に示されている。このルー
チンは、入ってくるワードがシーケンスの最初のワード
であるかどうかを決定するテストによって開始される。

もしそうであれば、ステップ２８０においてクロック率
が決定され、エラーフラグがセットされた場合にはルー
チンを終了するようにエラーフラグがテストされる。入
ってくるワードがシーケンスの最初のワードでない場合
には、クロック決定ステップ２８０及びエラーフラグテ
スト２８２を介してルーチンが分岐する。

第２３図は、クロック率を見出すステップ２８０につい
ての一連の段階を示している。先ず、遷移と遷移との間
の時間が測定され、これがＮ／２、（０，５ビット時間
）であると仮定する。次いで、　ＩＩＩ定した時間を含
むカウンタが左ヘシフトされ、その値に２を乗算する。

次のステップ２８４では、カウンタが右へ３回シフトさ
れ、Ｎ／２゜Ｎ／４及びＮ／８の値を決定する。次いで
、ステップ２８６に示すように、範囲が討算される。そ
の後、ステップ２８８において、遷移と遷移との間の時
間が再び測定され、一連のテストを介してルーチンが進
められて、カウンタに含まれた新たに測定した時間が３
／８Ｎ、５／８Ｎ、７／８Ｎ又は１−１／８Ｎ未満であ
るかどうかが決定される。カウンタに含まれた新たな値
が３７８Ｎより小さい場合には、制御ループがステップ
２８３に戻り、カウンタの新たな値がＮ／２とされる。

カウンタの新たな値が５／８Ｎの場合には、−カウンタ
がＮ／２についての範囲内にあると決定され、平均の回
数を記録したカウンタが増加される。平均の回数が９に
等しい場合には、タロツク率の決定が済んでおり、ルー
チンは、第２２図の読み取りプログラムに復帰する。平
均の回数が９に等しくない場合には、カウンタの値がＮ
／２とされ、プログラムはステップ２８４に分岐する。

カウンタの新たな値が７／８Ｎより小さい場合には、そ
の値が棄てられ、プログラムは、ルーチン２８０の出発
点に戻る。カウンタの新たな値が１−１／８Ｎ未満の場
合には、Ｎに対する範囲内である。この場合には、平均
回数カウンタが増加され、９回の平均を行なったかどう
かを決定するテストが行なわれる。９回の平均を行なっ
た場合には、プログラムは、第２２図の読み取りルーチ
ン内の呼び出し点に復帰する。平均回数が９でない場合
には、Ｎに対する値がカウンタの新たな値・に加えられ
、右にシフトされる（２で分割される）。

この時、プログラムはステップ２８４に復帰する。

平均回数カウンタをテストする場合には、交互に１及び
Ｏになる１６ビツトの２進数が入力ワード（１，０］、
　０　］、　Ｏ・・・）として生じる場合を考慮するた
めに、１直９が用いられる。このように１とＯが交互に
続く場合には、８個の遷移が生じ、従って、９回の平均
が使用される。

タロツク率を見出すルーチンでは、遷移と遷移との間の
時間を測定するルーチンが数回呼び出される。このルー
チンが第２４図に示されている。

これは、カウンタを初期化し、入ってくるデータビット
をサンプリングすることによって開始される。次いで、
カウンタが増加され、データビットが再びサンプリング
され、その後、サンプリングされたビットに変更がある
かどうかを決定するテス１〜が行なわれる。もし変更が
なければ、１秒が経過したかどうかを決定するためにカ
ウンタがテストされる。１秒が経過していなければ、制
御ループは、カウンタ増加ステップ２９４に復帰し、第
２の繰返しが行なわれる。１秒が経過していれば、エラ
ーフラグがセットされ、測定ルーチンは、第２３図のク
ロック率決定ブロイ゛グラムの呼び出し点へ続く。次々
のサンプル間でピッ１−に変化があった場合には、ステ
ップ２９６においｔカウンタが初期化され、遷移と遷移
との間の実際の時間が測定される。これもデータビット
をサンプリングし、手前のサンプルから変化があったか
どうかを決定するようにテストを行なうことによって達
成される。変化がない場合には、ステップ２９８におい
てカウンタが増加され、１秒が経過したかどうかを決定
するようにカウンタがテストされる。

１秒が経過しない場合には、ステップ２９７に制御が復
帰し、データビット流に対して別のサンプリングが行な
われる。１秒が経過した場合には、エラー状態が検出さ
れ、エラーフラグがセットされ、制御は、第２３図のク
ロック率決定ルーチンの呼び出し点へと続く。次々のサ
ンプル間でビット変化が検出された時には、制御が呼び
出し点へ復帰し、カウンタは、遷移と遷移との間の測定
時間を表わす値を含む。

タロツク率が決定され、エラーフラグがテストされると
（ステップ２８０及び２８２）、プログラムは、ステッ
プ３００において同期パターンを待機する。この同期パ
ターンを待機するルーチンが第２５図に示されている。

このルーチンでは、入ってくるデータ流がサンプリング
され、下向きの遷移が待機される。このような遷移が生
じると、Ｎ／４に対する遅延が実行され、次いで、デー
タ流が再びサンプリングされる（ビット時間の１／４で
）、、次いで、ビットがテストされ、論理ＬＯ即ちｒＯ
Ｊ状態であるかどうかが調べられる。もしそうでなけれ
ば、エラーフラグがセットされ、ルーチンが終了する。

もし「０」状態であれば、Ｎ／２に対する遅延が実行さ
れ、データ流の別のサンプルが取り出される（ビット時
間の１／３で）。

再び、ビットがテストされ、論理ＬＯ即ち「０」状態で
あるかどうかが決定される。もし論理ＬＯ状態でなけれ
ば、同期パターン待機ルーチンの開始点へ制御が分岐す
る。ビットが論理Ｌｏ即ち「０」状態であれば、別のＮ
／２遅延が実行され、データビットの別のサンプルが取
り出される（ビット時間１−１／４で）。再び、ビット
がテス１〜され、まだ論理Ｌｏ状態であるかどうかが決
定される。もしそうでなければ、同期パターン待機ルー
チンの開始点へ制御が分岐する。ビットが論理Ｌｏ即ち
「Ｏ」状態であれば、プログラムにより、上向きの遷移
を捜す間、更にＮ／２時間までカウント・アップされる
。上向きの遷移が検出されない場合には、ビットテスト
ステップ３０２へ制御が分岐する。上向きの遷移が検出
された場合には、Ｎ／４の遅延が実行され、ビット時間
１−３／４でデータビットサンプルが取り出される。こ
のビットは、論理Ｈ］即ち「１」レベルであるかどうか
決定するようにテストされる。もし論理Ｈｉレベルでな
ければ、エラーフラグがセットされ、ルーチンが終了と
なる。論理Ｈｉレベルであれば、Ｎ／２の遅延が実行さ
れ、データビットの別のサンプルが取り出される（ビッ
ト時間の２−１／４で）。このビットも論理Ｈｉ即ちｒ
ｌＪ状態のま＼であるかどうかを決定するようにテスト
される。

もし論理Ｈｉ状態でなければ、同期パターン待機ルーチ
ンの開始点へ制御が分岐する。もしビットが論理Ｈｉ即
ち「１ノ状態であれば、Ｎ／２の遅延が実行され、デー
タビットの別のサンプルが取り出される（ビット時間の
２−１／４で）。このビットが再びテストされ、もしこ
れが論理Ｈｉ即ち［］、」状態でなければ、同期パター
ン待機ルーチンの出発点へ制御が分岐する。このビット
が論理Ｈ３即ち「１」状態であれば、同期パターンが検
出され、同期パターンの待機が終了して第２２図の呼び
出しルーチンに入る。

さて、第２２図に説明を戻すと、同期パターン待機ステ
ップ３００に続いて、エラーフラグがテストされ、もし
これがセットされていなければ、ステップ３０４におい
て１６ビツトのデータが読み取られる。ステップ３０４
が第２６図に詳細に示されている。第２６図を説明すれ
ば、１６ビツトのデータの読み取りは、Ｎ／２に等しい
時間遅延を行ないそしてデータビット流をサンプリング
することによって実行される。その手前の遅延が累積さ
れることにより、このサンプルは、ビット時間３−１／
４で取り出される。次いで、このルーチンにより、遷移
を捜しながら、Ｎ／２に等しい時間中カウントが行なわ
れる。遷移が検出されない場合には、エラーフラグがセ
ットされ、ルーチンは、第２２図に示されたステップ３
０４へ続く。遷移が検出されると、カウンタがゼロに初
期化され、カウンタを増加しつつ、Ｎ／４の遅延が実行
される。再び、データビット流がサンプリングされ（ビ
ット時間３／４Ｎに）、このサンプルが手前のサンプル
と比較されて、これらが互いに補数であるかどうかが決
定される。２つのサンプルが補数でない場合には、エラ
ーフラグがセラ１−され、ルーチンが終了する。２つの
データサンプルが補数である場合には、ルーチンにより
、最後にサンプリングされたビットがビット番号１７で
あるかどうか（１６ビツトワードのパリティビット）が
決定される。最後にサンプリングされたビノドがビット
１７である場合には、このパリティピントがセーブされ
、ルーチンは、第２２図の呼び出し点即ちステップ３０
４へと続く。最後にサンプリングされたビットがビット
１７でない場合には、これがデータワードへシフトされ
る。このデータワードは、このルーチンの作動を介して
１６ビツトデータを復帰させるところのメモリ内の位置
（例えば、メモリ内の２つの８ビツトバイト）を表わし
ている。ビットをデータワードにシフトした後、時間カ
ウンタを増加しなからＮ／２の遅延が実行される。次い
で、ビット時間１／４Ｎにおいて別のサンプルが取り出
される。このプログラムによって、Ｎ／２までカウント
・アップされ、この間に時間カウンタが増加されると共
に遷移が探索される。遷移が検出された場合には、ビッ
ト時間Ｎが時間カウンタ内の値に等しくセットされ、制
御はステップ３０６に復帰し、別のビットをサンプリン
グしてこれをデータワードへシフトする。

第２２図に説明を戻すと、ステップ３０４において１６
ビツトのデータが読み取られると（もしくは、エラーフ
ラグがセットされた状態でステップ３０４からプログラ
ムが復帰すると）、エラーフラグがテストされ、もしこ
れがセットされていなければ、丁度読み取られた１６ビ
ツトワードのパリティが計算される。パリティが正しく
ない場合には、エラーフラグがセットされ、ルーチンが
終了する。パリティが正しい場合には、エラーフラグを
セットせずにルーチンが終了する。

マンチェスタコードを読み取るアルゴリズムをここでは
ソフトウェアで実施したが、マンチェスタコードを読み
取るようにハードウェアを用いて自動サーチ機能を実施
することもできる。ハードウェアで実施する場合には、
例えば、並列−直列及び直列−並列変換に対してＵＡＲ
Ｔを使用し、そしてＨａ　ｒ　ｒ　ｉ　ｓ社で製造され
たｌ−ＩＤ’−１５５３０のようなマンチェスタ・エン
コーダーデコーダ集積回路を用いて構成することができ
る。

本発明の好ましい実施例を詳細に説明したが、本発明の
精神又は特許請求の範囲から逸脱せずに構造及び設計の
細部にわたり色々な修正がなされ得ることが明らかであ
ろう。

【図面の簡単な説明】

第１図は、本発明が利用される典型的なコンピュータシ
ステム及びビデオ記録装置を示した斜視図、 第２図は、第１図のコンピュータシステムのブロック図
、 第３図は、本発明装置のブロック回路図、第４図は、本
発明装置のタイミング論理ブロックを示すブロック図、 第５図は、本発明のアナログ論理ブロックを示すブロッ
ク図、 第６図は、典型的なビデオ信号を示す波形図。 第７図は、デジタルデータをビデオ波形にいかにエンコ
ードするかを示す波形図、 第８図は、１本のビデオラインに対する本発明の詳細な
説明するタイミング図、 第９図は、１つのビデオフレームに対する本発明の詳細
な説明するタイミング図、 第１０図は、テレビスクリーン又はラスタを概略的に示
す図で１本発明によって用いられるその１部分を示す図
、 第１１図ないし第１９図は、本発明の詳細な説明するフ
ローチャート、 第２０図は、本発明の自動探索機能を実施するのに用い
られる回路のブロック図、 第２１図ないし第２６図は、本発明の自動探索部分の動
作を説明するフローチャート、そして第２７図は、自動
探索テープ位置マーカを実施するのに用いられるマンチ
ェスタバイポーラ１コードと非ゼロ復帰コードとを比較
する波形図である。 ２０・・・コンピュータシステム ２２・・・ビデオモニタ ２４・・・システムボード（マザーボード）２６・・・
キャビネット ２８・・・拡張スロット　　３ｏ・・・回路板３２．３
６．４２・・・ビデオ出力ポート３４．４０・・・ビデ
オ入力ポート ３８・・・ビデオ記録装置 ４４・・・ＲＦ出力ボート ４６・・・ビデオモニタ（テレビ受像機）５０・・・中
央処理装置 ５２・・・コンピュータバス　５４・・・ＲＡＭ５６・
・・ＲＯＭ　　５８・・・ディスク駆動装置６０・・・
ディスクコントローラ ６２・・・キーボード ６４・・・キーボードインターフェイス６６・・・ビデ
オ出力装置 ７０・・・本発明のインターフェイス装置７２・・・バ
スインターフェイス論理ブロック７４・・・コンピュー
タデータバス ７６・・・アドレスバス ７８・・・制御信号ライン ８０・・・ローカルデータバス ８２・・・トランシーバ回路 ８４・・・入／出力アドレスデコーダ論理回路８８・・
・ＥＰＲＯＭ　　　９２・・・ＵＡＲＴ二西上孟；・巳
・ ニ＝配＝≧；・工４ 二＝Σ巨≠；、ユ８゜ コ玉匡コ、己ユへ、　　ｊ＝＝；己１Ｂ、　　　ｊ１巨
；、己上二二至＝シ＝、己４゜ ニ巨；＝、已巳。

Claims (33)

【特許請求の範囲】
1. （１）ビデオ情報を直列に記憶する手段を有したビデオ
   記録装置を使用すると共に、並列データチャンネルを介
   してデジタル情報を処理する中央処理ユニットと、この
   中央処理ユニットに応答してアナログ情報を形成すると
   共にビデオ同期信号も形成するようなビデオ出力手段と
   を有したコンピュータシステムも使用して、デジタル及
   びアナログ情報を記憶及び検索する装置において、上記
   並列データチャンネルに接続され、上記デジタル情報を
   受け取り、上記デジタル情報を直列フォーマットで与え
   るような並列／直列変換手段と、 上記アナログ情報及び上記ビデオ同期信号を受信すると
   共に、上記変換手段に接続されていて、上記デジタル情
   報を受け取って、第１ビデオ信号又は第２ビデオ信号の
   いずれかを上記ビデオ記録装置に選択的に送るような信
   号処理手段とを備え、上記第１ビデオ信号は、上記アナ
   ログ情報と上記ビデオ同期信号とを合成したものであり
   、上記第２ビデオ信号は、上記デジタル情報と上記ビデ
   オ同期信号とを合成したものであることを特徴とする装
   置。
2. （２）上記信号処理手段は、上記ビデオ同期信号と上記
   デジタル情報とを混合する手段を含む特許請求の範囲第
   （１）項に記載の装置。
3. （３）上記ビデオ出力手段は、上記アナログ情報と上記
   ビデオ同期信号を合成したものより成る合成ビデオ信号
   を発生し、上記装置は、更に、上記ビデオ出力手段に応
   答して上記合成ビデオ信号から上記ビデオ同期信号を取
   り出す手段を備えた特許請求の範囲第（１）項に記載の
   装置。
4. （４）上記ビデオ出力手段は、上記アナログ情報と上記
   ビデオ同期信号を合成したものより成る合成ビデオ信号
   を発生し、上記装置は、更に、上記合成ビデオ信号から
   上記ビデオ同期信号を取り出す手段を備え、この取り出
   し手段は、上記合成ビデオ信号を所定の基準信号と比較
   する手段を有した特許請求の範囲第（１）項に記載の装
   置。
5. （５）上記ビデオ記録装置は、記録された直列データと
   記録されたビデオ同期信号とで構成された合成ビデオ信
   号を発生し、上記装置は、更に、上記合成ビデオ信号か
   ら上記記録された直列データを取り出す手段を備えてい
   る特許請求の範囲第（１）項に記載の装置。
6. （６）上記取り出し手段は、上記合成ビデオ信号を所定
   の基準信号と比較する手段を備えた特許請求の範囲第（
   ５）項に記載の装置。
7. （７）上記ビデオ同期信号に応答して周期的な間隔でタ
   イミングパルスを発生するタイミング手段と、このタイ
   ミングパルス及び上記中央処理ユニットに応答して、上
   記第１ビデオ信号と上記第２ビデオ信号を所定のシーケ
   ンスで選択的に与えるように上記信号処理手段に指示す
   る論理ゲート手段とを更に備えた特許請求の範囲第（１
   ）項に記載の装置。
8. （８）上記ビデオ出力手段は、予め指定された関係の垂
   直同期信号及び水平同期信号より成る合成ビデオ同期信
   号を発生し、上記装置は、更に、上記合成ビデオ同期信
   号に応答して周期的な間隔で第１タイミングパルスを発
   生するライン遅延手段と、上記垂直同期信号に応答して
   周期的な間隔で第２タイミングパルスを発生するフレー
   ム遅延手段とを備えている特許請求の範囲第（１）項に
   記載の装置。
9. （９）上記ビデオ同期信号に応答して周期的な間隔でタ
   イミングパルスを発生するタイミング手段を更に備え、
   上記変換手段は、上記タイミングパルスに応答して上記
   デジタル情報を上記信号処理手段へストローブする特許
   請求の範囲第（１）項に記載の装置。
10. （１０）上記ビデオ同期信号に応答し、所定の複数のビ
    デオ同期信号の発生に応答して周期的なタイミング信号
    を発生するカウント手段を更に備え、上記変換手段は、
    上記タイミング信号に応答して上記デジタル情報を上記
    信号処理手段にストローブする特許請求の範囲第（１）
    項に記載の装置。
11. （１１）上記ビデオ出力手段は、予め指定された関係の
    垂直同期信号及び水平同期信号より成る合成ビデオ同期
    信号を発生し、上記装置は、更に、上記合成同期信号を
    カウントすることにより上記垂直同期信号の発生を予想
    する手段を備えた特許請求の範囲第（１）項に記載の装
    置。
12. （１２）上記変換手段は、上記予想手段に応答し、所定
    サイズの情報グループにおいて上記デジタル情報を上記
    信号処理手段へストローブする特許請求の範囲第（１１
    ）項に記載の装置。
13. （１３）上記変換手段は、上記中央処理ユニットに応答
    し、そして更に、上記変換手段は、上記中央処理ユニッ
    トと通信するファームウェア記憶手段を備え、該記憶手
    段は、この変換手段を制御する制御信号を発生させるよ
    うに中央処理ユニットに指示する特許請求の範囲第（１
    ）項に記載の装置。
14. （１４）上記ファームウェア記憶手段は、更に、人間が
    読める情報に対応する所定のアナログ信号を発生するよ
    うに上記中央処理ユニットに指示する特許請求の範囲第
    （１３）項に記載の装置。
15. （１５）ビデオ情報を直列に記憶する手段を有したビデ
    オ記録装置を使用すると共に、並列データチャンネルを
    介してデジタル情報を処理する中央処理ユニットと、こ
    の中央処理ユニットに応答してアナログ情報を形成する
    と共にビデオ同期信号を形成するようなビデオ出力手段
    と、アナログ情報及びビデオ同期信号に応答して可視情
    報を表示するビデオモニタとを有しているコンピュータ
    システムを使用してデジタル及びアナログ情報を記憶及
    び検索する装置において、 直列フォーマットのデジタル情報を受信し、このデジタ
    ル情報を並列フォーマットに変換し、この並列デジタル
    情報を上記並列データチャンネルに送る直列／並列変換
    手段を備え、 更に、上記中央処理ユニットによって制御され、上記ビ
    デオ記録装置から上記直列に記憶されたビデオ情報を受
    信すると共に上記ビデオ出力手段から上記アナログ情報
    及びビデオ同期信号を受信し、上記ビデオモニタに接続
    されていて、上記直列に記憶されたビデオ情報か又は上
    記アナログ情報及び上記ビデオ同期信号かのいずれかを
    上記ビデオモニタに選択的に案内する信号案内手段を備
    え、これにより、上記ビデオ記録装置に記憶された情報
    及び上記ビデオ出力手段により発生された情報の両方の
    可視表示を同じビデオモニタに形成できるようにするこ
    とを特徴とする装置。
16. （１６）上記ビデオ記録装置は、記録された直列データ
    と記録されたビデオ同期信号より成る合成ビデオ信号を
    形成し、上記装置は、更に、上記合成ビデオ信号から上
    記記録された直列データを取り出す手段を備えている特
    許請求の範囲第（１５）項に記載の装置。
17. （１７）上記データ取り出し手段は、上記合成ビデオ信
    号を所定の基準信号と比較する手段を備えている特許請
    求の範囲第（１６）項に記載の装置。
18. （１８）上記変換手段は、上記データ取り出し手段から
    上記記録された直列データを受け取る特許請求の範囲第
    （１６）項に記載の装置。
19. （１９）上記変換手段は、上記中央処理ユニットに応答
    し、更に、上記変換手段は、上記中央処理ユニットと通
    信するファームウェア記憶手段を備え、該記憶手段は、
    上記変換手段を制御する制御信号を発生させるように上
    記中央処理ユニットに指示する特許請求の範囲第（１５
    ）項に記載の装置。
20. （２０）上記変換手段は、上記中央処理ユニットに応答
    し、更に、上記変換手段は、上記中央処理ユニットと通
    信するファームウェア記憶手段を備え、該記憶手段は、
    上記変換手段を制御する制御信号を発生させるように上
    記中央処理ユニットに指示する特許請求の範囲第（１５
    ）項に記載の装置。
21. （２１）上記ファームウェア記憶手段は、人間が読める
    情報に対応する所定のアナログ信号を発生させるように
    上記中央処理ユニットに指示する特許請求の範囲第（２
    ０）項に記載の装置。
22. （２２）上記記憶されたビデオ情報に所定時間デジタル
    データがない時に指示を与えるように上記記憶されたビ
    デオ情報に応答するデータ監視手段を更に備えた特許請
    求の範囲第（１５）項に記載の装置。
23. （２３）ビデオ情報を直列に記憶する手段を有したビデ
    オ記録装置を用いると共に、並列データチャンネルを介
    してデジタル情報を処理する中央処理ユニットと、この
    中央処理ユニットに応答してビデオ同期信号を含むビデ
    オ信号を発生するビデオ出力手段とを有したコンピュー
    タシステムを用いてデジタル情報を記憶及び検索する装
    置において、 上記並列データチャンネルに接続され、上記デジタル情
    報を受け取り、上記デジタル情報を直列フォーマットで
    与えるような並列／直列変換手段と、 上記ビデオ出力手段に応答し、上記ビデオ信号から上記
    ビデオ同期信号を取り出すと共にこの取り出したビデオ
    同期信号を送り出す手段と、上記直列フォーマットのデ
    ジタル情報及び上記取り出したビデオ同期信号を受け取
    り、上記デジタル情報及びビデオ同期信号を所定の関係
    で含むデータビデオ信号を発生する混合手段と、上記デ
    ータビデオ信号をビデオ記録装置へ送る手段とを備えた
    ことを特徴とする装置。
24. （２４）上記データビデオ信号を送る手段は、上記デー
    タビデオ信号をビデオ記録装置へ選択的に送る切り換え
    手段を備えている特許請求の範囲第（２３）項に記載の
    装置。
25. （２５）上記切り換え手段は、上記中央処理ユニットに
    よって制御される特許請求の範囲第（２４）項に記載の
    装置。
26. （２６）上記混合手段は、上記デジタル情報と上記ビデ
    オ同期信号とを加算する手段を備えた特許請求の範囲第
    （２３）項に記載の装置。
27. （２７）上記データビデオ信号を送る手段は、上記デー
    タビデオ信号か上記ビデオ信号かのいずれかを上記ビデ
    オ記録装置に選択的に送るように上記データビデオ信号
    及び上記ビデオ信号を受信する切り換え手段を備えた特
    許請求の範囲第（２３）項に記載の装置。
28. （２８）上記切り換え手段は、上記中央処理ユニットに
    よって制御される特許請求の範囲第（２７）項に記載の
    装置。
29. （２９）上記コンピュータシステムは、可視情報を表示
    するビデオモニタを備え、上記装置は、更に、上記直列
    に記憶されたビデオ情報か又は上記ビデオ出力手段によ
    って発生された上記ビデオ信号かのいずれかを上記ビデ
    オモニタへ選択的に送るように上記ビデオ記録装置及び
    上記ビデオ出力手段に接続された手段を備えている特許
    請求の範囲第（２３）項に記載の装置。
30. （３０）ビデオ情報を直列に記憶する媒体を有するビデ
    オ記録装置を用いると共に、デジタル情報を処理する中
    央処理ユニットを有したコンピュータシステムを用いて
    デジタル情報を記憶及び検索する装置において、 上記デジタル情報を、上記ビデオ記録媒体に記憶するよ
    うにビデオ情報に変換する手段と、上記直列に記憶され
    たビデオ情報を、上記コンピュータシステムで処理する
    ようにデジタル情報に変換する手段と、 上記媒体上の種々の記憶位置に各々対応する複数の直列
    に離間されたマーカを上記記録媒体上に形成する手段と
    、 上記中央処理ユニット及び上記マーカに応答して、上記
    コンピュータシステムで規定された位置に上記媒体を配
    置し直すように上記ビデオ記録装置を制御する制御手段
    とを備え、これにより、デジタル情報の上記記憶及び検
    索を上記媒体上の所定の位置で行なうことを特徴とする
    装置。
31. （３１）複数の直列に離間されたマーカを形成する上記
    手段は、自己クロックデジタルパルスを発生する特許請
    求の範囲第（３０）項に記載の装置。
32. （３２）複数の直列に離間されたマーカを形成する上記
    手段は、マンチェスタ・コードフォーマットでパルスを
    発生する特許請求の範囲第（３０）項に記載の装置。
33. （３３）上記ビデオ記録装置は、直列に記憶されたビデ
    オ情報を第１の速度で読み取りそしてこの第１の速度よ
    りも高い第２の速度で上記媒体を配置し直すことができ
    、上記制御手段は、上記第１の速度か又は上記第２の速
    度かのいずれかで上記記録装置を選択的に作動させる手
    段を備えた特許請求の範囲第（３０）項に記載の装置。