JPS6189570A - 半導体装置用バ−ンイン装置 - Google Patents
半導体装置用バ−ンイン装置Info
- Publication number
- JPS6189570A JPS6189570A JP59210913A JP21091384A JPS6189570A JP S6189570 A JPS6189570 A JP S6189570A JP 59210913 A JP59210913 A JP 59210913A JP 21091384 A JP21091384 A JP 21091384A JP S6189570 A JPS6189570 A JP S6189570A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- board
- driver circuit
- driver
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造後におけるツクピンインプ
ロセスで使用されるバーンイン装置に係り、特にＬＳＩ
などの集積回路に対するダイナミックバーンインのため
の／Ｊ一ノーン装置に関する。
ロセスで使用されるバーンイン装置に係り、特にＬＳＩ
などの集積回路に対するダイナミックバーンインのため
の／Ｊ一ノーン装置に関する。
〔発明の技術的背景〕
一般に、電子部品の製造後においては、電子部品の初期
故障を取り除くためにバーンイン（エーソング，ヒート
ラン等）というプロセスを導入しているのが通例でるる
。
故障を取り除くためにバーンイン（エーソング，ヒート
ラン等）というプロセスを導入しているのが通例でるる
。
ところで、ＬＳＩ（大規模集積回路）に対するノぐピン
インは、スタティックバーンインとダイナミックバーン
インとに大きく分類でき、上記スタティックバーンイン
は恒温槽の中で高温下でＬＳＩに直流バイアスを加えて
ニーソングするものであり、上記ダイナミックバーンイ
ンは恒温槽の中で高温下でＬＳＩにダイナミックな動作
をさせてニーソングするものである。
インは、スタティックバーンインとダイナミックバーン
インとに大きく分類でき、上記スタティックバーンイン
は恒温槽の中で高温下でＬＳＩに直流バイアスを加えて
ニーソングするものであり、上記ダイナミックバーンイ
ンは恒温槽の中で高温下でＬＳＩにダイナミックな動作
をさせてニーソングするものである。
上記ダイナミックバーンインを行なうためのダイナミッ
クバーンイン装置としては、ＬＳＩの製造性を向上させ
るために、同一恒温槽内に異った品種のＬＳＩに対応し
た多種類のバーンインボードを一緒に挿入した状態で上
記多品種のＬＳＩを同時にニーソングしたり、さらには
１頃次異ったバーンインピードを挿入してニーソングす
る場合でも、各種？−ドのＬＳＩの品種に対応した入力
信号を恒温槽外のドライ・り？−ドから印加してそれぞ
れのＬＳＩのダイナミック動作を行なわせる必要がある
。特に、ｙ−トアレイ等のように少量多品種のＬＳＩに
対しては同一のバーンイン装置によυ高精度のニーソン
グ条件でヒートランできることが望ましく、同一のドラ
イバボードを複数のバーンインボードで共用化すること
が望ましい。
クバーンイン装置としては、ＬＳＩの製造性を向上させ
るために、同一恒温槽内に異った品種のＬＳＩに対応し
た多種類のバーンインボードを一緒に挿入した状態で上
記多品種のＬＳＩを同時にニーソングしたり、さらには
１頃次異ったバーンインピードを挿入してニーソングす
る場合でも、各種？−ドのＬＳＩの品種に対応した入力
信号を恒温槽外のドライ・り？−ドから印加してそれぞ
れのＬＳＩのダイナミック動作を行なわせる必要がある
。特に、ｙ−トアレイ等のように少量多品種のＬＳＩに
対しては同一のバーンイン装置によυ高精度のニーソン
グ条件でヒートランできることが望ましく、同一のドラ
イバボードを複数のバーンインボードで共用化すること
が望ましい。
第５図は、従来のＬＳＩ用バーンイン装置の一例として
ト゜ライパデード１．２の各１枚で対応する３枚のバー
ンインピード３１〜３３ｒ４１〜４３をドライブする場
合を示しており、各ドライバーピード１，２上の複数個
のドライバ回路５１〜５はそれぞれ出力信号（Ｐライプ
信号）を３枚のバーンインボード上の全ＬＳＩ６の同一
ピン（ドライバ回路５ｌの場合はたとえばピン番号２５
）に供給するようになっている。この場合、上記Ｐライ
プ信号のタイミング、振幅などはソフト的にグログラマ
ブルに設定できるように構成されている。
ト゜ライパデード１．２の各１枚で対応する３枚のバー
ンインピード３１〜３３ｒ４１〜４３をドライブする場
合を示しており、各ドライバーピード１，２上の複数個
のドライバ回路５１〜５はそれぞれ出力信号（Ｐライプ
信号）を３枚のバーンインボード上の全ＬＳＩ６の同一
ピン（ドライバ回路５ｌの場合はたとえばピン番号２５
）に供給するようになっている。この場合、上記Ｐライ
プ信号のタイミング、振幅などはソフト的にグログラマ
ブルに設定できるように構成されている。
然るに、上記従来例のバーンイン装置においては、次に
述べるような要因により、１つのドライバ回路の負荷条
件（主に容量負荷）が変動してＬＳＩへのドライブ信号
印加波形の立上り。
述べるような要因により、１つのドライバ回路の負荷条
件（主に容量負荷）が変動してＬＳＩへのドライブ信号
印加波形の立上り。
立下シ特性が大きく変化し、この変化が著しい場合には
ＬＳＩの絶対最大定格（たとえば入力毛圧Ｖ， ）をは
ずれて被エーノ／グＬＳＩ’ｉ破壊せしめることにもな
りかねない。
ＬＳＩの絶対最大定格（たとえば入力毛圧Ｖ， ）をは
ずれて被エーノ／グＬＳＩ’ｉ破壊せしめることにもな
りかねない。
上記負荷条件が変動する要因の舅１は、バーンインボー
ドに実装できるＬＳＩの敷がＬＳＩのビン数やＬＳＩソ
ケットの大きさによる物理的なκり限から必然的に異な
るが、製造性の面からは各種のバーンインボード上のＬ
ＳＩの実装数ヲ僕力増やす必要があり、各ボード上のＬ
ＳＩ数が同一でないことにある。上記要因の第２は、１
つのドライバ回路でドライブするパーソイ／ボード数が
異なる（１枚をドライブする場合もあれば多数枚をドラ
イブする場合もあり、第５図のｊ合は最大３枚までドラ
イブする）ことにある。
ドに実装できるＬＳＩの敷がＬＳＩのビン数やＬＳＩソ
ケットの大きさによる物理的なκり限から必然的に異な
るが、製造性の面からは各種のバーンインボード上のＬ
ＳＩの実装数ヲ僕力増やす必要があり、各ボード上のＬ
ＳＩ数が同一でないことにある。上記要因の第２は、１
つのドライバ回路でドライブするパーソイ／ボード数が
異なる（１枚をドライブする場合もあれば多数枚をドラ
イブする場合もあり、第５図のｊ合は最大３枚までドラ
イブする）ことにある。
このような負荷変動によるＬＳＩ入力信号波形の変化の
様子の一例を第６図（ａ） 、 （ｂ）に示している。
様子の一例を第６図（ａ） 、 （ｂ）に示している。
第６図（ａ）はＬＳＩ実装数の多−バーンインボード全
多数枚ドライブする一番負荷が重い場合の信号波形であ
り、第６図（ｂ）はＬＳＩ実装数の少々いバーンインボ
ードを１枚ドライブする一番負荷が軽い場合の信号波形
であってＬＳＩ入力の絶対最大定格範囲を越えるオー・
ぐシーート、アンダシュートが発生する。
多数枚ドライブする一番負荷が重い場合の信号波形であ
り、第６図（ｂ）はＬＳＩ実装数の少々いバーンインボ
ードを１枚ドライブする一番負荷が軽い場合の信号波形
であってＬＳＩ入力の絶対最大定格範囲を越えるオー・
ぐシーート、アンダシュートが発生する。
本発明は上記の事情に鑑みてなされたもので、バーンイ
ンが一ド数の変化トカノ々−ンイン？−ド上の半導体チ
ング実装数の変化に拘らず、ドライバビード上の同一ド
ライバ回路から常に同一波形形状のドライブ信号を上記
チップの入力ビンに印加でき、被エーソ／グチツデを破
壊せしめることなくバーンイン試験を実施し得る半導体
装置用バーンイン装置を提供するものである。
ンが一ド数の変化トカノ々−ンイン？−ド上の半導体チ
ング実装数の変化に拘らず、ドライバビード上の同一ド
ライバ回路から常に同一波形形状のドライブ信号を上記
チップの入力ビンに印加でき、被エーソ／グチツデを破
壊せしめることなくバーンイン試験を実施し得る半導体
装置用バーンイン装置を提供するものである。
即ち、本発明の半導体装置用バーンイン装置はバーンイ
ンボードの種類情報を含むステータス信号を発生するた
めのステータス信号発生回路をバーンインボート９上に
設けておき、上記ステータス信号を検知しその検知内容
をタノ断する一’ｔ４Ｊ断手段を恒温槽外に設け、この
手段の判断出力によってドライバビード上のドライバ回
路のドライブ信号出力波形が所定状態となるように制御
する制御手段を設けてなることを特徴とするものである
。
ンボードの種類情報を含むステータス信号を発生するた
めのステータス信号発生回路をバーンインボート９上に
設けておき、上記ステータス信号を検知しその検知内容
をタノ断する一’ｔ４Ｊ断手段を恒温槽外に設け、この
手段の判断出力によってドライバビード上のドライバ回
路のドライブ信号出力波形が所定状態となるように制御
する制御手段を設けてなることを特徴とするものである
。
これによって、バーンインポード牧の変化とかバーンイ
ンビード上の半導体チップ実装数ノ変化を検知、！ｆｌ
Ｊ断でき、上記変化に拘らずドライバ回路から常に同一
波形形状のドライブ信号を上記チップに印加することが
可能になる。
ンビード上の半導体チップ実装数ノ変化を検知、！ｆｌ
Ｊ断でき、上記変化に拘らずドライバ回路から常に同一
波形形状のドライブ信号を上記チップに印加することが
可能になる。
以下、図面を参照して本発明の一実砲シリを詳細に説明
する。
する。
第１図において、１１〜１３は恒温１凸内に入れられる
バーンインデートであり、それぞれ複数個のＬＳＩ６が
実装されると共に各１個のステータス信号発生回路１４
が設けられている。このステータス信号発生回路１４は
、自己が設けられているバーンインボード１１〜１３の
種類およびゲート挿入の有無（供試状態の有無）などに
応じたステータス信号を出力するものであり、たとえば
ＦＲＯＭ （グログラマブル・リード・オンリ・メモリ
）のようなＩＣを用いて出力信号を送出し、あるいは単
に複数ラインそれぞれのオン、オフ状態の組合せで符号
化した出力信号を送出するものである。
バーンインデートであり、それぞれ複数個のＬＳＩ６が
実装されると共に各１個のステータス信号発生回路１４
が設けられている。このステータス信号発生回路１４は
、自己が設けられているバーンインボード１１〜１３の
種類およびゲート挿入の有無（供試状態の有無）などに
応じたステータス信号を出力するものであり、たとえば
ＦＲＯＭ （グログラマブル・リード・オンリ・メモリ
）のようなＩＣを用いて出力信号を送出し、あるいは単
に複数ラインそれぞれのオン、オフ状態の組合せで符号
化した出力信号を送出するものである。
一方、ト９ライパゴード１５上には複数個のドライバ回
路５１〜５ｎと、前記各バーンインビード１１〜１３か
らのステータス信号出力を検知する検知回路１６と、こ
の検知回路１６によシ検知された信号に基いて前記ドラ
イバ回路５□〜５ｎの負荷条件を判断する判断回路１７
と、この判断回路１７の判断出力に基いて上記負荷条件
が一定となるようにドライバ回路５重〜５ｎの各出力側
に付は加えるべき予備負荷を制御する予備負荷制御回路
１８１〜ノ８．１とを具備している。上記予備負荷制御
回路１８１〜１８ｎは、それぞれたとえば第２図に示す
ように容量２０１〜２０ｍ群が並列に設けられると共に
、各容Ｅｃ ２０１〜２０ｍにそれぞれ直列にスイッチ
回路２１１〜２１．ＴＩが挿入されてなシ、このスイッ
チ回路２１１〜２１ｍがスイッチ制御回路２２により各
別にオン、オフｆｉｉｌｌ ｆｆ１ｌされるようになっ
ている。
路５１〜５ｎと、前記各バーンインビード１１〜１３か
らのステータス信号出力を検知する検知回路１６と、こ
の検知回路１６によシ検知された信号に基いて前記ドラ
イバ回路５□〜５ｎの負荷条件を判断する判断回路１７
と、この判断回路１７の判断出力に基いて上記負荷条件
が一定となるようにドライバ回路５重〜５ｎの各出力側
に付は加えるべき予備負荷を制御する予備負荷制御回路
１８１〜ノ８．１とを具備している。上記予備負荷制御
回路１８１〜１８ｎは、それぞれたとえば第２図に示す
ように容量２０１〜２０ｍ群が並列に設けられると共に
、各容Ｅｃ ２０１〜２０ｍにそれぞれ直列にスイッチ
回路２１１〜２１．ＴＩが挿入されてなシ、このスイッ
チ回路２１１〜２１ｍがスイッチ制御回路２２により各
別にオン、オフｆｉｉｌｌ ｆｆ１ｌされるようになっ
ている。
なお、ドライバゲート１５上の各ドライバ回路５１〜５
ｎは、それぞれ対応してバーンインぜ一ド１１〜１３上
の全ＬＳＩ６の同一ビン番号を有する複数組の入力ビン
にドライブ信号を印加するために設けられている。
ｎは、それぞれ対応してバーンインぜ一ド１１〜１３上
の全ＬＳＩ６の同一ビン番号を有する複数組の入力ビン
にドライブ信号を印加するために設けられている。
上記バーンイン装置においては、各・ぐ−ンイン？−ド
ｌノ〜１３に設けられたステータス信号発生回路１４か
ら各バーンインボード１１〜１３の供試状態（ボード挿
入の有無）、？−ドの種類、ボード上の実装ＬＳＩ数な
どのｔｉ’？報全有するステータス信号をドライバゲー
ト１５上の検知回路１６で検知して判断回路１７で判断
し、この判断出力に基いて各ドライバ回路５１〜５ｎの
負荷条件が常に一定となるように、予備負荷制御回路１
８１〜１８ｎが各ドライバ回路５１〜５ の予備負荷を
制御するような動作が行なわれる。
ｌノ〜１３に設けられたステータス信号発生回路１４か
ら各バーンインボード１１〜１３の供試状態（ボード挿
入の有無）、？−ドの種類、ボード上の実装ＬＳＩ数な
どのｔｉ’？報全有するステータス信号をドライバゲー
ト１５上の検知回路１６で検知して判断回路１７で判断
し、この判断出力に基いて各ドライバ回路５１〜５ｎの
負荷条件が常に一定となるように、予備負荷制御回路１
８１〜１８ｎが各ドライバ回路５１〜５ の予備負荷を
制御するような動作が行なわれる。
したがって、上記装置によれば、バーンインボード数の
変化とかバーンインボード上のＬＳＩ数の変化に拘らず
、ドライバボード上の同一ドライバ回路から常に同一波
形形状のドライブ信号を上記ＬＳＩの入力ピンに印加可
能である。
変化とかバーンインボード上のＬＳＩ数の変化に拘らず
、ドライバボード上の同一ドライバ回路から常に同一波
形形状のドライブ信号を上記ＬＳＩの入力ピンに印加可
能である。
なお、本発明は上記実施例に限られるものではなく、前
記予備負荷制御回路１８１〜１８ として第３図に示す
ように、ドライバ回路５の出力ラインに直列に、抵抗３
１１〜３１ｍ群が並列接続さｎると共にそれぞれに直列
にスイッチ回路３２１〜３２ｍが挿入された抵抗回路網
を挿入し、上記各スイッチ回路３２１〜３２ｍをスイッ
チ制御回路３３により各別にオン、オフｆｆｆ制御する
ようにしてもよい。この場合、ドライバ回路５の出力側
抵抗の大きさを切り換えることにより、ドライバ回路５
の負荷容量の大小によらず、ト°ライプ出力波形の立上
シ、立下り特性が同一となるように制御可能になる。
記予備負荷制御回路１８１〜１８ として第３図に示す
ように、ドライバ回路５の出力ラインに直列に、抵抗３
１１〜３１ｍ群が並列接続さｎると共にそれぞれに直列
にスイッチ回路３２１〜３２ｍが挿入された抵抗回路網
を挿入し、上記各スイッチ回路３２１〜３２ｍをスイッ
チ制御回路３３により各別にオン、オフｆｆｆ制御する
ようにしてもよい。この場合、ドライバ回路５の出力側
抵抗の大きさを切り換えることにより、ドライバ回路５
の負荷容量の大小によらず、ト°ライプ出力波形の立上
シ、立下り特性が同一となるように制御可能になる。
また・予備負荷制御回路に代えて前記■」断出力に応じ
てドライバ回路のドライブ信号出力波形の立上り、立下
り特性を自己調整するようにしてもよい。即ち、たとえ
ば第４図に示すように、ドライバ回路５の出力端と入力
端との間にフィードバック用の容ｎ４１ｔ〜４１ｍを並
列に挿入すると共に各容量４１１〜４１ｍに直列にスイ
ッチ回路４２１〜４２ｍｆ接続し、判断回路出力により
上記スイッチ回路４２１〜４２ｒｎｆ各別にオン。
てドライバ回路のドライブ信号出力波形の立上り、立下
り特性を自己調整するようにしてもよい。即ち、たとえ
ば第４図に示すように、ドライバ回路５の出力端と入力
端との間にフィードバック用の容ｎ４１ｔ〜４１ｍを並
列に挿入すると共に各容量４１１〜４１ｍに直列にスイ
ッチ回路４２１〜４２ｍｆ接続し、判断回路出力により
上記スイッチ回路４２１〜４２ｒｎｆ各別にオン。
オフ制御するスイッチ制御回路４３を設けることにより
、ドライバ回路５の負荷の大小によらずドライブ信号出
力波形の立上り、立下りが同一となるように制御すれば
よい。
、ドライバ回路５の負荷の大小によらずドライブ信号出
力波形の立上り、立下りが同一となるように制御すれば
よい。
なお、上述したような容量群による予備￥を荷、抵抗群
による予備負荷、フィードバック容量群はそれぞれ単独
で用いてもよいが、２組以上の組合せで用いるようにし
てもよい。
による予備負荷、フィードバック容量群はそれぞれ単独
で用いてもよいが、２組以上の組合せで用いるようにし
てもよい。
上述したような本発明のバーンイン装置によれば、種々
のＬＳＩなどの半導体装置を実装した異っタバーンイン
ゴードを同一のドライバ回路でドライブすることができ
ると共に同一ドライバ回路でドライブするバーンインビ
ードの枚数を自由に変えられるので、半導体装置の製造
性を著しく向上させ得ると共にバーンイン自体の精度お
よび信頼性も大幅に向上させることができる。また、ト
９ライづ回路の負荷が大幅に変動しても、ＬＳＩなどの
絶対最大定格をオーバしてＬＳＩなどを破壊に至らしめ
ることを防止でき、あるいはＬＳＩなどを破壊にまで至
らなくてもストレスを加えすぎたエーシング（ヒートラ
ン）になることを防止できるので、バーンインの質の向
上を図ることができる。また、同一ドライバ回路で多く
の枚数の、バーンインボードをドライブできるようにな
るので、バーンイン装置自体の小型化、低価格化が可能
になる。したがって、本発明によれば、特にｒ−）アレ
イ等のように少量多品種の半導体装置を高精度のニーソ
ング条件でヒートラン可能な汎用バーンイン装置を実現
できる。
のＬＳＩなどの半導体装置を実装した異っタバーンイン
ゴードを同一のドライバ回路でドライブすることができ
ると共に同一ドライバ回路でドライブするバーンインビ
ードの枚数を自由に変えられるので、半導体装置の製造
性を著しく向上させ得ると共にバーンイン自体の精度お
よび信頼性も大幅に向上させることができる。また、ト
９ライづ回路の負荷が大幅に変動しても、ＬＳＩなどの
絶対最大定格をオーバしてＬＳＩなどを破壊に至らしめ
ることを防止でき、あるいはＬＳＩなどを破壊にまで至
らなくてもストレスを加えすぎたエーシング（ヒートラ
ン）になることを防止できるので、バーンインの質の向
上を図ることができる。また、同一ドライバ回路で多く
の枚数の、バーンインボードをドライブできるようにな
るので、バーンイン装置自体の小型化、低価格化が可能
になる。したがって、本発明によれば、特にｒ−）アレ
イ等のように少量多品種の半導体装置を高精度のニーソ
ング条件でヒートラン可能な汎用バーンイン装置を実現
できる。
第１図は本発明に係るバーンイン装置の一実施例を示す
構成説明図、第２図は第１図中の予備負荷制御回路を取
り出してその一例を示す構成説明図１．第３図および第
４図は第２図の変形例を示す構成説明図、第５図は従来
のバーンイン装置を示す構成説明図、第６図（ａ） 、
（ｂ）はＥＪ”） ５図中のドライバ回路の負荷変動
によるドライブ信号出力波形の変化の一例を示す図であ
る。 ５１〜５ｎ・・・ドライバ回路、６・・・ＬＳＩ、１１
〜１３・・・バーンインボード、１４・・・ステータス
信号発生回路、１５・・・ドライバピード、１６・・・
検知回路、１７・・・判断回路、１８１〜１８ｎ・・・
予備負荷制御回路、２０．〜２０ｍ、４１．〜４１ｍ・
・・容量、２１１〜２１ｍ、３４〜３２ｍ、４２１〜４
２ｍ−・・スイッチ回路、２２，３３．４３−・・スイ
ッチｉｂ’ｌ （ｃｖ！”］路、３１１〜３１・・・抵
抗。 第１図 Ｍ２図 第３図 第４図 第５図 第６図
構成説明図、第２図は第１図中の予備負荷制御回路を取
り出してその一例を示す構成説明図１．第３図および第
４図は第２図の変形例を示す構成説明図、第５図は従来
のバーンイン装置を示す構成説明図、第６図（ａ） 、
（ｂ）はＥＪ”） ５図中のドライバ回路の負荷変動
によるドライブ信号出力波形の変化の一例を示す図であ
る。 ５１〜５ｎ・・・ドライバ回路、６・・・ＬＳＩ、１１
〜１３・・・バーンインボード、１４・・・ステータス
信号発生回路、１５・・・ドライバピード、１６・・・
検知回路、１７・・・判断回路、１８１〜１８ｎ・・・
予備負荷制御回路、２０．〜２０ｍ、４１．〜４１ｍ・
・・容量、２１１〜２１ｍ、３４〜３２ｍ、４２１〜４
２ｍ−・・スイッチ回路、２２，３３．４３−・・スイ
ッチｉｂ’ｌ （ｃｖ！”］路、３１１〜３１・・・抵
抗。 第１図 Ｍ２図 第３図 第４図 第５図 第６図
Claims (6)
- （１）恒温槽内に収容され被エージング半導体装置が実
装されるバーンインボードと、恒温槽外に設けられ上記
バーンインボード上の半導体装置にドライブ信号を印加
するためのドライバ回路が実装されたドライバボードと
を具備した半導体装置用バーンイン装置において、前記
バーンインボード上に設けられ当該バーンインボードの
種類情報を含むステータス信号を発生するステータス信
号発生回路と、このステータス信号発生回路からのステ
ータス信号を恒温槽外で検知しその検知内容を判断する
判断手段と、この判断手段の判断出力によって前記ドラ
イバ回路のドライブ信号出力波形が所定状態となるよう
に制御する制御手段とを具備してなることを特徴とする
半導体装置用バーンイン装置。 - （２）前記制御手段は、ドライバ回路に対する負荷が一
定となるように前記ドライバボード上でドライバ回路の
出力側に付加する負荷容量を制御することを特徴とする
前記特許請求の範囲第１項記載の半導体装置用バーンイ
ン装置。 - （３）前記制御手段は、ドライバ回路のドライブ信号出
力波形の立上り、立下りが所定特性となるように前記ド
ライバボード上でドライバ回路の出力ラインに直列に挿
入する抵抗の値を制御することを特徴とする前記特許請
求の範囲第１項記載の半導体装置用バーンイン装置。 - （４）前記制御手段は、ドライバ回路のドライブ信号出
力波形の立上り、立下りが所定特性となるように前記ド
ライバボード上でドライバ回路の出入力端間に挿入する
フィードバック容量の値を制御することを特徴とする前
記特許請求の範囲第１項記載の半導体装置用バーンイン
装置。 - （５）前記制御手段は、ドライバ回路の出力側に付加す
る負荷容量の制御、ドライバ回路の出力ラインに直列に
挿入する抵抗の値の制御およびドライバ回路の出入力端
間に挿入するフィードバック容量の値の制御のうち少な
くとも２つの制御の組合せを用いることを特徴とする前
記特許請求の範囲第１項記載の半導体装置用バーンイン
装置。 - （６）前記バーンインボードは複数枚であり、各バーン
インボード上のステータス信号発生回路のステータス信
号出力は当該回路が実装されたバーンインボードが供試
状態であるか否かの情報をさらに含むことを特徴とする
前記特許請求の範囲第１項記載の半導体装置用バーンイ
ン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210913A JPS6189570A (ja) | 1984-10-08 | 1984-10-08 | 半導体装置用バ−ンイン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210913A JPS6189570A (ja) | 1984-10-08 | 1984-10-08 | 半導体装置用バ−ンイン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189570A true JPS6189570A (ja) | 1986-05-07 |
Family
ID=16597138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210913A Pending JPS6189570A (ja) | 1984-10-08 | 1984-10-08 | 半導体装置用バ−ンイン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189570A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881591A (en) * | 1985-09-23 | 1989-11-21 | Sharetree Limited | Oven for the burn-in of integrated circuits |
| JPH04198776A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | バーンイン装置 |
| JP2011154006A (ja) * | 2010-01-28 | 2011-08-11 | Toyota Motor Corp | 回路検査装置 |
-
1984
- 1984-10-08 JP JP59210913A patent/JPS6189570A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881591A (en) * | 1985-09-23 | 1989-11-21 | Sharetree Limited | Oven for the burn-in of integrated circuits |
| JPH04198776A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | バーンイン装置 |
| JP2011154006A (ja) * | 2010-01-28 | 2011-08-11 | Toyota Motor Corp | 回路検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8471567B2 (en) | Circuit for detection of failed solder-joints on array packages | |
| US7075325B2 (en) | Method and apparatus for testing semiconductor devices using an actual board-type product | |
| US7649376B2 (en) | Semiconductor device including test element group and method for testing therefor | |
| CN101458289A (zh) | 主机板线路检测装置 | |
| CN100437133C (zh) | 低电压重置功能检测电路 | |
| JP2001296335A (ja) | 半導体装置の検査方法及び検査装置 | |
| US4922184A (en) | Apparatus and process for the simultaneous continuity sensing of multiple circuits | |
| US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
| JPS6189570A (ja) | 半導体装置用バ−ンイン装置 | |
| US5744946A (en) | Printed circuit board fault injection circuit | |
| US6429676B1 (en) | Semiconductor chip ground noise immunity testing system and tester | |
| US4751721A (en) | Apparatus and method for testing contact interruptions of circuit interconnection devices | |
| US6505315B1 (en) | Semiconductor device testing apparatus and signal output apparatus for outputting a differential signal to a test semiconductor device | |
| US5023545A (en) | Circuit probing system | |
| JP2608208B2 (ja) | 半導体回路素子とその試験処理方法 | |
| CN100463133C (zh) | 自动化集成电路整机测试系统、装置及其方法 | |
| CN114355161A (zh) | 互联状态在线监测电路及方法 | |
| JP4382718B2 (ja) | 半田ボールを有するパッケージの検査方法、検査システム、および制御装置 | |
| JPH0758172A (ja) | 半導体装置試験用ユニバーサルバーンインボード | |
| KR102929447B1 (ko) | 동적 번인 테스트 시스템 및 동적 번인 테스트 방법 | |
| TWI824686B (zh) | 檢測電路 | |
| JPS6144372A (ja) | 論理ｌｓｉの試験装置 | |
| JP2003302444A (ja) | 試験装置 | |
| CN116540051A (zh) | Uis测试装置及其使用方法 | |
| KR0163727B1 (ko) | 반도체장치의 ac특성 감시회로 |