JPS6190318U - - Google Patents
Info
- Publication number
- JPS6190318U JPS6190318U JP17618684U JP17618684U JPS6190318U JP S6190318 U JPS6190318 U JP S6190318U JP 17618684 U JP17618684 U JP 17618684U JP 17618684 U JP17618684 U JP 17618684U JP S6190318 U JPS6190318 U JP S6190318U
- Authority
- JP
- Japan
- Prior art keywords
- adder
- filters
- input signal
- adders
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Networks Using Active Elements (AREA)
Description
第１図はこの考案の一実施例を示す図、第２図
は従来の構成を示す図である。 １ａ，１ｂ，１ｃ……加算器、２ａ……ＬＰＦ
、２ｂ……ＢＰＦ、２ｃ……ＨＰＦ、３……遅延
素子、４……発振器、５……加算器、６ａ，６ｂ
，６ｃ……ボリユーム。
は従来の構成を示す図である。 １ａ，１ｂ，１ｃ……加算器、２ａ……ＬＰＦ
、２ｂ……ＢＰＦ、２ｃ……ＨＰＦ、３……遅延
素子、４……発振器、５……加算器、６ａ，６ｂ
，６ｃ……ボリユーム。
Claims (1)
- 入力信号を複数の周波数帯域に分割する複数の
フイルターと、入力信号と各フイルターとの間に
設けた加算器群と、前記各フイルター出力を加算
する加算器と、この加算器出力を遅延される遅延
素子と、遅延素子出力から前記加算器群にかけら
れるフイードバツクループ中に、それぞれ設けた
複数のボリユームとからなることを特徴とする遅
延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17618684U JPS6190318U (ja) | 1984-11-20 | 1984-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17618684U JPS6190318U (ja) | 1984-11-20 | 1984-11-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190318U true JPS6190318U (ja) | 1986-06-12 |
Family
ID=30733784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17618684U Pending JPS6190318U (ja) | 1984-11-20 | 1984-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190318U (ja) |
-
1984
- 1984-11-20 JP JP17618684U patent/JPS6190318U/ja active Pending