JPS6196724A - 容量結合型プラズマcvd装置 - Google Patents

容量結合型プラズマcvd装置

Info

Publication number
JPS6196724A
JPS6196724A JP59217568A JP21756884A JPS6196724A JP S6196724 A JPS6196724 A JP S6196724A JP 59217568 A JP59217568 A JP 59217568A JP 21756884 A JP21756884 A JP 21756884A JP S6196724 A JPS6196724 A JP S6196724A
Authority
JP
Japan
Prior art keywords
electrodes
barrier member
plasma
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59217568A
Other languages
English (en)
Inventor
Yutaka Hayashi
豊 林
Satoshi Okazaki
智 岡崎
Mitsuyuki Yamanaka
光之 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59217568A priority Critical patent/JPS6196724A/ja
Publication of JPS6196724A publication Critical patent/JPS6196724A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34Deposited materials, e.g. layers
    • H10P14/3402Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411Silicon, silicon germanium or germanium

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は、基板上に薄膜を成長させる場合に用いる容量
結合型のプラズマCVD (プラズマ・ケミカル・つ゛
エイパー・ディポジション)装置に関し、殊に、減圧チ
ャンバ内の一対の電極間で発生する原料ガスのプラズマ
を、予め定めた所定の空間領域内に閉じ込めるための曖
良に関する。
〈従来の技術〉 プラズマCVD法にも幾つか種類があり、供給電源の如
何に即して大別すると、■直流法、■高周波法、■マイ
クロ波法、■電磁界双方を利用する方法の四つになる。
その中でも、基板上にアモルファス・シリコン(a−9
i)Mを堆積させる場合等には高周波法が最も有効とさ
れている。
しかしまた、この高周波法にも二通りあり、減圧チャン
バの周囲に配した高周波コイルを介して当該チャンバ内
の原料ガスに励起エネルギを与える誘導結合型の方法と
、減圧チャンバ内に対向して配された一対の平行平板電
極間に直接に高周波エネルギを印加する容量結合型の方
法とがある。
が、現在の所、アモルファス・シリコン膜等の作成に関
しては、殆ど、後者の方法に即した容量結合型の装置が
用いられている。
こうした容量結合型プラズマCVD装置の概略構成は、
第7図に示すようなものである。
適当なハウジングlにて画された減圧チャンバ2内には
、対向して一対の平行平板電極3,3が設けられており
、その一方の側から原料ガスが供給され、他方には目的
の薄膜を作成すべき基板7が保持される。
そして一般に、原事ガス供給側の電極3はその周囲がシ
ールド板5により囲まれ、基板7の保持側の電極内には
薄膜作成時の基板温度を決定するヒータ4が組込まれる
原料ガスは減圧チャンバ内から適当な排気ボート9を介
して排気される0図中ではその流れを矢印frで模式的
に示している。
原料ガスを減圧チャンバ2内においてプラズマ化するた
めのエネルギは1両電極3,3間にその両端を接続した
高周波電源6かも高周波電力として供給される。
この高周波電源6のホット側が接続される方の電極3は
カソード、他方の接地側の電極3は77       
   ノードとも呼ばれ、またこうした装置自体、一対
の′:rL極の形状及びその相互の配置関係から、平行
平板型プラズマCVD装置とも呼ばれる。
こうした基本構成に基いての装置的な細かな改良とか1
’lE源の印加力法等に関しては、これまでにも様々な
提案がなされてきたが、そのいづれにおいても、その基
本構成は変わることなく、この第7図示の構成に帰着す
る。
〈発明が解決しようとする問題点) こうした従来例装置の最も大きな問題点は、成膜速度を
高めるために高周波型l116から大電力を供給する等
した場合、往々にして異常なプラズマ放電を起こし易い
ということである。これが起きると、作成された薄膜の
H買乃至電気的特性は確実に劣化し、場合によっては薄
膜の作成それ自体が不能となる。
第7図に示した従来のプラズマCVD装置において、プ
ラズマ放電が正常なモードで生起しているならば、それ
は一対の電極3,3間にあって、当該電極3の断面幅W
と両電極3.3間の距jllI(とで規定される円柱状
の空間領域内にのみ、留まるものとなる。換言すれば、
従来装置においても一応は、このWXHの断面積で定め
られる空間部分をして正常なプラズマ放電を生起させる
べき予定の空間領域と看做すことができる。
しかし、電極3.3間に印加する高周波電力を増大して
いく等すると、上記したように異常プラズマ放電が生起
し易く、そうした場合、その発生モードは第8各図に示
されるように、御し難いものとなる。
第8UgJ(A)に示す異常モード例においては、上記
予定の円柱状空flit領域(WXU)から三角形状に
はみ出した斜線部分で示されるように、ハウジング壁面
に対しての寄生放電が起きている。
また同図(B)では、−心は正規の予定空間領域内での
み、プラズマ放電が生起しているものの。
斜線と縦線の重なりで示したように、局部的にプラズマ
発光種の濃度が他とは著しく異なる部分が生じており、
逆に同図(C)では、予定の空間領域内どころか、減圧
チャンバ2内の略ず全空間内でプラズマ放電が生起して
いる。
しかるに、上記してきたような従来JA置を使用するに
際し、こうした異常プラズマ放電の発生を防ぎ1作成さ
れた薄膜の膜質を良好に保つには、供給する高周波電力
を成る程度低い値に制限して使用するという極めて消極
的な方法を採るしかない、異常プラズマ放電の発生確率
は供給電力が大きくなる程、高くなるからである。
しかし一方、先にも少し述べたように、成膜速度は供給
電力を増す程、速くなるから、結局、こうした消極的な
手法は、成膜速度を犠牲にした上で成り立っているもの
と言わざるを得ない。
実際にも例えば、太陽電池を作るための7モル、ファス
・シリコン膜作成等の場合には、従来、その成膜速度は
たかだか2〜3人/seeで既に限界とされていた。こ
れは例えば、5000λ程度の膜厚のアモルファス・シ
リコン膜を得るには30分程度を要するということであ
る。こうした時間は未だ十分に満足の行く程、短い時間
ではない。
本発明はこうした実情に鑑みて成されたもので、第8各
図に示したような各種異常モードを伴うことなく、予定
の空間領域内にプラズマを閉じ込め、正常なプラズマ放
電を維持するようにし。
その結果、成膜速度を高めるためにも不都合なく供給高
周波電力を増大することのできる容量結合型プラズマC
VD装置を提供せんとするものである。
勿論、成膜精度を高めたがために膜質の劣化を伴っては
意味がない、従って上記目的はまた、少なくとも膜質の
劣化を伴うことなく、成膜速度を高め得る装置を提供す
ること、と言い換えることもできる。
く問題点を解決するための手段) 上記した目的を達成するため、本発明においては、 減圧チャンバ内に対向配置した一対の電極間に原料ガス
を導入し、該一対の電極間に印加する高周波電力により
原料ガスをプラズマ化し、該プラズマ雰囲気中に置いた
基板上に薄膜を堆積させる容量結合型プラズマCVD装
置であって、上記一対の電極間に跨る空間領域内におい
て、上記プラズマを発生させるべき予定空間領域を囲み
、該予定空間領域内に上記プラズマを閉じ込める絶縁物
性の障壁部材を設けたことを特徴とする容量結合型プラ
ズマCVD装置を提供する。
〈作 用〉 冒頭に述べたこの種既存の容量結合型プラズマCVD装
置の基本的な装置構成に対し、上記のように本発明によ
り新たに絶縁物性障壁部材を導入すると、一対の電極間
に発生するプラズマは当該障壁部材の内部空間内に意図
的に閉じ込められ。
従って平面的に見て電極端縁を大きくはみ出すような異
常プラズマ・モードの発生確率は十分に低く抑え込むこ
とができる。
また従来は、既述したように、一対の電極面積で規定さ
れるWXHの断面空間領域を大体にしてプラズマの予定
発生領域とするという程度の概念しか持てなかったのに
対し、本発明によれば、プラズマを発生させるべき予定
空間領域を障壁部材の内部空間の大きさに合せて意図的
に画することができ、従って1作成する薄膜の種類や各
種作成パラメータに応じ、その時々に最適なプラズマ発
生領域の空間寸法を予め設計的に選択したりもすること
ができる。
いづれにしても、絶縁物性の障壁部材により意図した予
定の空間領域内にプラズマを閉じ込め、異常プラズマ・
モードの発生を防いだ結果は、成膜速度の高速化を図る
ための大電力の印加を許容できる装置の提供を生み、現
に、下記の実施例にて証明されるように、こうした本発
明装置では、膜質の劣化を伴わず、場合によっては向上
すらしながら、極めて高い成膜速度が得られるものとな
る0例えば既述のように、従来例装置では30分程度も
要していた5000人のアモルファス・シリコン膜も1
本発明を適用すれば、膜質の劣化を伴わず、寧ろ向上し
ながら、僅か1分以内で作成し得るようになる。
く実  施  例〉 第1図には本発明の容量結合型プラズマCVD装置の基
本的実施例の概略構成が示されている。
第7図中と対応する符号は対応する同一乃至同様の構成
子を示し、またこうした構成子は原則として従来例通り
で良いので、先の説明を援用し、本積での説明を省略す
るものもある。    一本実施例において本発明の特
徴が、現れた構成子は、一対の電極3,3の周りを囲む
絶縁物性障壁部材lOである。
一般に両電極3.3は第1図(B)に示されるように円
形であることが多いので、この実施例でもひとまず、そ
のようなものを想定しており、、そのため、障壁部材1
0にも、その横断面が環状をなした全体として中空筒状
のものを使用している。
従ってまた、先に第7図及び第8図に即して述べた電極
3の断面幅Wは当該電極径ともなり、第1図(A)の断
面図における障壁部材IOの内部空間幅Rは当該障壁部
材lOの内径と読んで良い。
障壁部材lOの具体的な材質は、本発明における当該障
壁部材1Gの本質的な機能であるプラズマの閉じ込め機
能を満たす上からは絶縁物でありさえすれば良く、特に
限定されるものではない。
しかし、長い間に亘って交換の要なく、安定に使用する
ことを考えると、プラズマ状態下では正負イオン種や中
性ラジカル種、電子が存在して非常に活性が高いため1
石英管、パイレックス管、アルミナ管等、耐プラズマ性
を有する材質が好ましい。
また、作成されるべき薄膜がアモルファス・シリコンの
ように、主として電子材料として使用されるものの場合
には、不純物の混入に関しても特に神経質にならねばな
らないが、上記のような材質であればこの点に就いても
満足が行く。
この第1図示の実施例では、障壁部材10の高さC両電
極3.3に跨る方向に沿う長さ)Lは、当該両電極間距
離Hを越え、従って障壁部材10の内径Rが電極径Wよ
り大きくなっていて、内部に両電極3.3を共に収め込
むようになっている。
また、両電極3,3の周縁部と障壁部材10の対応する
内面部との隙間dは、矢印frで示すように、原料ガス
の抜けを必要とするため設けられているのであるが、実
際の寸法は実験的に適当な値弁         に定
めて良い、一般には、後述の実験例からも顕かなように
、50■■以下、更に好ましくは20mm以下にし、排
気のための開口乃至ボートをpa壁部材10または電極
3の部分に別個に設けるか、電極間距離Hよりも障壁部
材10の長さLを短くした場合(いづれも後述)には、
隙間を採らず、d=oとした方が良い。
以下、こうした本発明装置を用いてアモルファス・シリ
コン膜を作成した実験例を三例程、挙げて考察する。
実験例(1)から実験例CIII)までの各実験例に関
し、夫々の実験結果は本実施例の項の末尾に第1表〜第
3表としてまとめである。
また、各実験例において、本発明を適用した場合と、そ
うでな〈従来例のままの場合との比較を採る意味から、
実験番号が奇数のものは第7図に示したような従来の装
置構成によった場合とし。
偶数のものを第1図に示したような本発明の装置構成を
採用した場合としである。
そして、いづれの実験例においても、実験番号奇数のも
ののために使用する第7図示の従来装置としては、直径
W = 200■腸、電極間隔H==20x重の平行平
板円形電極対を有する日型アネルバ製の型番PED−3
01なる容量結合型プラズマCVD装置を用い、一方、
実験番号偶数のもののために使用した本発明装置例とし
ては、この市販装置に対し、各実験例において適当なる
障壁部材10を組込んだ装置を用いた。
□ 実験例(I) □ この実験例CI)は、その実験結果が本積末尾に挙げら
れた第1表に対応するが、実験番号tlからI4までは
基板温度を300℃、15から尋8までは基板温度を 
350℃とした。
いづれの偶数実験番号における実験でも、未発明に関す
る絶縁物性の障壁部材10としては、長さL = 50
mm、内径R= 220mm、従って電極周縁部との■ (スタンダードcc per m1nute)とし、減
圧チャ?バ内の圧力が概ね1.000sTorrから約
2.OOOmTorrとなるようにメイン・バルブを調
整した上で、 240Wから260Wに及ぶ高周波電力
を投入してa−9i :H115jの作成を試みた。
成膜時間は3分であり、換算した水素濃度は各実験番号
毎に第1表中に記載の通りである。
ところが、従来の装置構成によった奇数実験番号m1.
s3.@5.暑?の実験では、当該第1表に示すように
、高周波電力を印加するに際し、反射波が進行波より大
きくなり過ぎ、実質的に上記オーダの高周波電力は印加
することができず、a−5i:H1t5jの作成は実買
上、ことごとく不能であった。
対するに、偶数実験番号−2〜参Bによる本発明装置構
成によったものの場合は、反射波は殆ど生じず、a−5
i:)![を所期通り作成できただけでなく、その成膜
速度は、実に、最高93.5λ/secにも及んだ。
この値は、冒頭に述べた従来における常識的な成膜速度
2〜3λ/secに比すと、何と30倍から40倍以上
にも及ぶ驚異的な値である。
この実験例(I)は、従って、比較的多量の原料ガスを
減圧チャンバ2内に流し、しかもチャンバ内圧を1,0
OOsTorr −2,000sTorr程度にした場
合、従来411成ではプラズマCVDを行なうための高
周波電力を掛けられなかったものが、本発明を適用する
と、同条件下で当該プラズマCVDを可能とし得るだけ
でなく、その成膜速度も極めて大きくできることを示す
ものとなった。
これは、障壁部材10の内側という限定された狭い空間
領域内にのみ、プラズマのエネルギを集中して掛けるこ
とができ、たため、反射波の少ない条件下で安定なプラ
ズマを得ることができたことの結果と考えられる。
尚、第1表中、 Eg aptは1作成されたa−Si
:Hlllの光学的バンド・ギャップであり、σphは
光導電率、σdは暗導電率である。この実験例CI)で
得られた本発明によるa−5i :H@のこれら電気的
特性は、後述の他の実験例からも−分かるように、成膜
速度の遅い従来例に比しても決して悪い値ではない。
寧ろ、実験例@8に見られるように、83.5人/se
eにも及ぶ驚異的な高速成膜速度を実現した場合ですら
、その光導電率σphは?、5X 1G′5Q / c
腸程度も得ることができ、これは従来例に比しても相当
に優れた値である。
こうした点を更に押し延べて考えると、従来は、この実
験例(1)におけるように、比較的多量の原料ガスを流
した場合、生成された膜の電気的特性は劣化する傾向に
あるとされていたのに対し、本発明におけるようにプラ
ズマの閉じ込めに成功した場合には必ずしもそうとは言
えず、逆に好ましいことに、プラズマを所定領域内に閉
じ込めた結果、印加高周波電力を効率良く利用できるよ
うになり、そのため原料ガスの分解も促進されることに
なって、できた膜の電気的特性も改善されるようになる
と言うこともできる。
□ 実験例(■) □ この実験例(n)は1本項末尾の第2表に対応するが、
基板温度は全ての実験番号@3〜@14において一律に
300℃とした。
また1本発明に関する絶縁物性の障壁部材lOとしては
、いづれの偶数実験番号における実験でも、長さL=5
0會識、内径R= 240mm、従って電極周縁部との
隙間d = 20m5となるパイレックス管を用いた。
流した原料ガスは5izHsで、その流量は5oscc
x(スタンダードcc per m1nuts)とし、
減圧チャンバ内の圧力はメイン・バルブを全開にしてか
なり低くし、概ね300mTorrから400mTor
rの範囲内に設定した。
印加した高周波電力は、19.110の実験では80w
111、@12(7)実験テ1t120W、 ソLテ1
13,114+7)実験では181)Wで、成膜時間は
4分とした。
この実験結果から分かることは、従来例の装置構成でも
、成る程度の電力値までは印加電力を増強する程、成膜
速度が上がって行くが、 Illにおける120w印加
時と113のtsow印加時の比較から分かるように、
成る電力値を越えると急激に成膜速度が低下するという
ことである。
換言すれば、従来構成のままでは異常プラズマ放電を生
起せずにプラズマCVDを行なえる電力(11の上限は
それ程高くはなく、この上限値を越えると急激に諸特性
も低下するということである。
実際上、この実験例(II )の奇数番号実験のように
、原料ガスの流量が比較的多い割にはチャンバ内の圧力
が低い条件下では、従来装置構成においては、高エネル
ギのプラズマ柱が両電極の間だけでは持ちこたえられな
くなり、第8図(^)に示すような異常モード、即ちチ
ャンバ内壁面への寄生放電が発生して腰くだけになった
ような現象が生じ易いと言われていたが、この実験例は
まさしくそれを証明したものとなっている。
一方で、本発明の構成を採用した装置では、電力が増し
、成膜速度が従来の限界を越えて上がる程、諸特性も良
好になるという極めて望ましい結果になっている。
・14の実験例では成膜速度は?OA /secを越え
、しかも電気的特性も向上している。これは上記従来例
に関する考察からすれば、先に実験例(I)に即して述
べたと同様に、本発明構成によってプラズマを予定の空
間領域内に閉じ込めることができ、供給電力を有効に使
えるようになったがための効果と考えざるを得ない。
こうした事実はまた、補強的に第2図に示す膜厚分布曲
線上での比較からも納得できる。
パイレックス管を用いなかった従来装置では、実験番号
歯13においてnovの高周波電力を掛けた時、それま
でのIll、19の各実験例の場合と異なり、電極中心
に近い程、成膜速度が大きく低下している。これは、本
来ならば、低下するにしても逆の結果になっていなけれ
ばならない。
従って、この状態では、電極中心部に近くなる程、プラ
ズマのエネルギが低下しており、第8図(^)に示した
モードでの異常プラズマ放電が生起していると考えられ
る。
対して本発明構成による装置の場合は、実験番号114
による+SOW印加時でも、電極の中心部に近い程、成
膜速度が高いという、正常なプラズマ放電時に生ずる現
象がそのまま生起している。即ち正常なプラズマ放電が
保証されていることが分かる。
枠           □ 実験例(m) □この実
験例(m)は、本積末尾の第3表に対応するが、基板温
度は全ての実験番号@15〜120において一律に30
0℃とした。
また、本発明に関する絶縁物性の障壁部材10としては
、いづれの偶数実験番号における実験でも、長さL =
 50s+■、内径R= 220腸層、従って電極周縁
部との隙間d = 10+wmとなる石英管を用いた。
1ニー 流した原料ガスはSi)+4で、その流量は少なji−
卯μ5ccx (スタンダードec per m1nu
te)とし、−圧チャンバ内の圧力は概ね1,00(1
++Tarrにした。−一印加した高周波電力は、実験
番号・15,816の実験テlOW、 81?、118
)実験では20111.ソしテ8111,120の実験
では40wとし、成膜時間は15分とした。
また膜厚分布という観点からその結果を第3図に示した
石英管を用いない従来装置では、印加高周波電力が40
wとなった所で、特に中心から5cmの位置における膜
厚分布が周方同各位置で大きく変動していることが分か
る。これは第8図(B)に示したように、局部的にプラ
ズマ発光種の濃度が著しく異なる異常プラズマ放電モー
ドが生起した結果と考えられる。
これに対して、本発明装置を用いた場合には。
このような膜厚分布の大きな不均一性も伴うことなく、
印加高周波電力を101.20w、40M、というよう
に増大する程、dt膜速度が向上する素直な結果が得ら
れている。これは結局、本発明により1石英管内部の予
定空間領域内にプラズマを閉じ込めることができ、異常
プラズマ放電を防ぎ得たことを示している。勿論、従来
例に比し、電気的特性に関しても問題ない。
以上、各実験例に就き詳記したが1本発明装置により作
成される膜は、こうした実験例におけるアモルファス・
シリコン膜に限定されるものではない0本発明のプラズ
マ閉じ込めという原理から顕かなように、従来の容量結
合型プラズマCVD装置を用いて作成していたもの、乃
至作成できる筈のものならば、なべて本発明の改良によ
る恩恵を受けることができる。
更に、絶縁物性障壁部材10の径や長さ、縦横各所面形
状、及び両電極との位置的関係等も、予定空間領域の大
きさをどの程度にするとか、組込む装置の電極形状や寸
法如何等々、各種の要因に応じて任意設計的に変更して
差支えない。
第4図から第6図まではそうした改変例の幾つかを簡単
に示している。
第4図(A)から(C)までは、長さLが異なるために
、電極3.3の一方或いは双方の周縁部との間で形成さ
れる隙間dが寸法や向きを変えた場合を示している。
第4図(D)、(E)は障壁部材10が一方の電極の周
縁部に直接に接しており、従って他方の電極との間での
み、原料ガス流t「の抜は穴を形成している場合を示し
ている。
第4図(、F)に示した場合は、最早、これまで述べて
きた横方向に寸法の採ることのできる隙間dという概念
は消え、障壁部材lO中の周方向全周に亘る、或いは周
方向一部に形成されたポートPが形成されたものとなっ
ている。これは障壁部材10を上下二つのものから構成
し、その一つづつを両電極3.3の一方宛に固定した結
果と見ることもできる。
第4図CG)に示した改変例では、障壁部材lOの上下
両端は完全に各電極面に密着しており、従って既述した
概念での隙間dは零である。そのため、lK料ガス流f
rの抜は穴は、電極部分に専用のポートPとして形成さ
れている。
第4図(H)、(1)の場合は、障壁部材lOの内径乃
至横方向断面内面幅Rが電極3の径乃至断面幅Wよりも
小さくなった場合で、同図(1)では長さLもかなり短
くなっている。
勿論、電極形状が非円形、例えば矩形等である場合には
、障壁部材10の断面形状も必要によっては矩形にして
良い、逆に第4図CG)〜(1)等の場合には、矩形電
極であってもあえて円筒状の#壁部材10を使用し、意
図的にプラズマの予定発生領域を円筒状空間に変えるこ
ともできる。
また、例えば第4図中の幾つかの組合せから構成された
かのように、断面を採る位置毎にその形状が異なってい
るような障壁部材構成としても良い。
特に基板搬送式、即ち9膜の自動連続成長装ことしての
プラズマCVD装置に本発明を適用する場合には、基板
を出し入れしたり、その搬送機構を通す開口部分が必要
であるから、当然、縦断面形状等は要所、要所で異なっ
てくる。
例えば第5図(A)に示すように、平面から見ると電極
3(この場合、矩形)を均等に囲うような形状の矩形横
断面の障壁部材10が設けられていても、電極の一辺に
平行な一断面5B−58を見ると障壁部材10の長さL
が十分長く、矢印ft方向に搬送される基板7も高さ位
置的に当該障壁部材IO内に完全に収まっているように
見えるのに対し、上記断面線と直交する断面線5G−5
Cに沿って見ると、搬送方向rtに基板7の抜ける開口
部分ptが形成されるように、障壁部材10のその部分
の高さが低くなっている等という形状も考えられる。
また、第6図に示すように、複列自動連続成長装置、即
ち中央の電極3を共通電極とし、これを挟んで対向する
二つの電極3.3があり、一つの減圧チャンバ2内に二
つの基板7.7の成膜部分を有するプラズマCVD装置
等に対しても、一対の障壁部材10.10を適当な形状
、適当な配置で使用することにより、本発明の適用が可
能である。
例えば、tjS−6図(A)に示されるように、基板7
の進行方向に対面して見ると、各成膜部分を覆う適当な
高さに一対のllIM4部材to、toがあるように見
え、第6図(A)の6B−88線に沿う断面である同図
CB)に示されるように、基板の搬送方向に沿って見る
と、当該基板搬送路の全長に沿って障壁部材10がある
ように見える、というような構成にすることができる。
尚、一般には基板表面近傍における原料ガスの乱流は避
けた方が望ましいので、障壁部材の形状、特に原料ガス
流の抜ける隙間dとかボー)Pの位置や大きさ、断面形
状を勘案するときには、この点に就いても配慮した方が
良い。
以上、本発明の実施例に就き詳記したが、本発明の効果
の項に移る前に、先の各実験例CI)〜(m)の各々の
実験結果を表す第1〜3表を次の二頁に挙げておく。
一度−U −1−」し−に 一1−≦Ll二 〈発明の効果〉 本発明によれば、プラズマを予定の空間領域に閉じ込め
ることにより各種のプラズマの異常モードの発生を防ぐ
ことができる。
そのため、従来は印加不能であった大電力も印加可能と
なり、極めて高速な成膜速度も得ることができる。
また、結果として、印加される高周波電力を有効に使う
ことができるようになるため、成膜速度を増加したにも
拘らず、+151質をも改善し得るという極めて望まし
い結果を得ることもできる。
いづれも、従来のこの種容量結合型のプラズマCVD装
置からは予□想し得ない顕著なる効果である。
更に、*+a速度を向上できるということは、この種産
業分野においては極めて大きな意義を持つ、生産性が大
きく向上できるため、極めて高価なプラズマCVD装置
やその周辺設備の原価消却上、有利になるばかりでなく
、人件費やユーティリティ関係のランニング・コストの
低減化に太きく ’、4: ’i、できるからである。
勿論、本1!I+により作成された膜を用いる各種製品
の大量生産効果による低廉化にも寄与し得る。
尚、以上詳記した本発明の原理から顕かなように、本発
明を適用することにより作成される膜やそのための原料
ガス等には限定はない。
【図面の簡単な説明】
第1図は本発明の容量結合型プラズマCVD装置の基本
的一実施例の概略構成図、第2図は実験例(n)におけ
る従来装置によった場合と本発明装置によった場合の膜
厚分布の相違を表す特性曲線図、第3図は実験例(m)
における上記第2図と同様の特性曲線図、第4図、第5
図、第6図は、夫々、本発明装置に用いる障壁部材の形
状及び配置関係の改変例の説゛明図、第7図は従来の容
量結合型プラズマCVD装置の基本的な概略構成図、第
8図は各種異常プラズマ発生モードの説明図、である。 図中、2は減圧チャンバ、3は放電電極、4はヒータ、
6は高周波Tr!、源、7は基板、9は排気ポート、1
0は絶縁物性障壁部材、Wは電極断面幅乃至径、Hは電
極間距離、Rは障壁部材断面幅乃至径、Lは障壁部材高
さ乃至電極間に跨る方向の長さ、dは電極周縁部と障壁
部材内壁面との為す隙間、 frは原料ガス1. ft
は基板搬送方向、である。 指定代理人    工業技術院 第3図 1           x−−−’r’r<iソ  
5cx4 イiaL、         高周波電力(
W)      面周及電力(W)第41 筒5図 第6図 第T図 手 続 補 正 書(1幻 昭和601年λ 月 Z 日 1事件の表示 昭和59年特許願第J/75gg号 2発明の名称 容量結合型プラズマO’VD装置 東京都千代田区霞か関1丁目3番1号 +14  工  業  技  術  院  長  等々
力    達4指定代理人 6 補正の内容 明細書第13頁第1/行の「350°Cとした。」の次
に、別紙のとおり挿入する。 この石英管を保持するために第1A図に示すように、高
周波電源が接続された電極側のシールド板jにひさしを
設け、このひさしに載せた石英管をシールド板のひさし
と共に上下することによってヒータが埋込まれている電
極と石英管との距離を調節する構成とした。

Claims (1)

  1. 【特許請求の範囲】  減圧チャンバ内に対向配置した一対の電極間に原料ガ
    スを導入し、該一対の電極間に印加する高周波電力によ
    り原料ガスをプラズマ化し、該プラズマ雰囲気中に置い
    た基板上に薄膜を堆積させる容量結合型プラズマCVD
    装置であって、 上記一対の電極間に跨る空間領域内において、上記プラ
    ズマを発生させるべき予定空間領域を囲み、該予定空間
    領域内に上記プラズマを閉じ込める絶縁物性の障壁部材
    を設けたことを特徴とする容量結合型プラズマCVD装
    置。
JP59217568A 1984-10-17 1984-10-17 容量結合型プラズマcvd装置 Pending JPS6196724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59217568A JPS6196724A (ja) 1984-10-17 1984-10-17 容量結合型プラズマcvd装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59217568A JPS6196724A (ja) 1984-10-17 1984-10-17 容量結合型プラズマcvd装置

Publications (1)

Publication Number Publication Date
JPS6196724A true JPS6196724A (ja) 1986-05-15

Family

ID=16706302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59217568A Pending JPS6196724A (ja) 1984-10-17 1984-10-17 容量結合型プラズマcvd装置

Country Status (1)

Country Link
JP (1) JPS6196724A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125430A (ja) * 1988-11-04 1990-05-14 Toshiba Corp 半導体製造装置
JPH02127030U (ja) * 1989-03-30 1990-10-19
US5391252A (en) * 1992-12-08 1995-02-21 Hughes Aircraft Company Plasma pressure control assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896729A (ja) * 1981-12-03 1983-06-08 Seiko Epson Corp グロ−放電装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896729A (ja) * 1981-12-03 1983-06-08 Seiko Epson Corp グロ−放電装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125430A (ja) * 1988-11-04 1990-05-14 Toshiba Corp 半導体製造装置
JPH02127030U (ja) * 1989-03-30 1990-10-19
US5391252A (en) * 1992-12-08 1995-02-21 Hughes Aircraft Company Plasma pressure control assembly

Similar Documents

Publication Publication Date Title
JP3332700B2 (ja) 堆積膜形成方法及び堆積膜形成装置
US20050000430A1 (en) Showerhead assembly and apparatus for manufacturing semiconductor device having the same
US5330578A (en) Plasma treatment apparatus
US5520740A (en) Process for continuously forming a large area functional deposited film by microwave PCVD method and apparatus suitable for practicing the same
EP0406690B1 (en) Process for continuously forming a large area functional deposited film by microwave PCVD method and an apparatus suitable for practicing the same
US5534070A (en) Plasma CVD process using a very-high-frequency and plasma CVD apparatus
US9165748B2 (en) Plasma CVD method
JPH07316824A (ja) 気相反応装置
JP3101330B2 (ja) マイクロ波プラズマcvd法による大面積の機能性堆積膜を連続的に形成する方法及び装置
KR20020004935A (ko) 내부 전극 방식의 플라즈마 처리 장치 및 플라즈마 처리방법
JP3990867B2 (ja) 堆積膜形成装置および堆積膜形成方法
JPS6196724A (ja) 容量結合型プラズマcvd装置
JP3145536B2 (ja) 触媒cvd装置
CN116368269A (zh) 基板处理设备
JPH0576171B2 (ja)
JP2001098381A (ja) 真空処理装置および真空処理方法
US5558719A (en) Plasma processing apparatus
JPS60194077A (ja) 堆積膜形成装置
JPH024976A (ja) 薄膜形成方法
JP2801498B2 (ja) 薄膜製造装置
JPH0714774A (ja) 機能性堆積膜の連続形成方法及び連続形成装置
JP2001279456A (ja) 堆積膜処理装置及び堆積膜処理方法
JPS59219927A (ja) プラズマcvd装置
JPS63940B2 (ja)
JPS63220516A (ja) プラズマ励起気相反応装置