JPS619689A - 表示方式 - Google Patents
表示方式Info
- Publication number
- JPS619689A JPS619689A JP60037733A JP3773385A JPS619689A JP S619689 A JPS619689 A JP S619689A JP 60037733 A JP60037733 A JP 60037733A JP 3773385 A JP3773385 A JP 3773385A JP S619689 A JPS619689 A JP S619689A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- character
- color
- display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はラスタ走査表示装置及び表示装置のスクリーン
上の各アドレス可能をペル記憶位置に対応する複数個の
ビット平面を有するリフレッシュ・バッファを含み、上
記ビット平面が表示装置の行毎の走査と協働してアドレ
スされる図形表示装置において、スクリーン上の各ペル
の英′数字のカラー及び/′も1. <は輝度を決定す
る多重ビツト/ペル・データを上記ビット平面に記憶す
る方法に関する。
上の各アドレス可能をペル記憶位置に対応する複数個の
ビット平面を有するリフレッシュ・バッファを含み、上
記ビット平面が表示装置の行毎の走査と協働してアドレ
スされる図形表示装置において、スクリーン上の各ペル
の英′数字のカラー及び/′も1. <は輝度を決定す
る多重ビツト/ペル・データを上記ビット平面に記憶す
る方法に関する。
〔従来技術」
本発明が関連する端末装置は−・般に知られていて、例
えは1981年マグロ−ヒル社刊の「コンピュータ・グ
ラフィクスの原理」の第191章に説明されている。
えは1981年マグロ−ヒル社刊の「コンピュータ・グ
ラフィクスの原理」の第191章に説明されている。
この様な端末装置を応用する場合には英数字(特殊記号
を含む)及び図形データ型の両方を含む事が望まれる。
を含む)及び図形データ型の両方を含む事が望まれる。
各データの型に対してビット平面を更新するためには異
なる表示アダフタが必要とされるが、この方法はコスト
及びパホーマ/スの見地から望ましくない。従ってこの
端末装置の設計はしばしばすべてのデータの型を処理す
る唯一つの高速度知能表示アダプタ(表示処理装置)で
具体化されていた。
なる表示アダフタが必要とされるが、この方法はコスト
及びパホーマ/スの見地から望ましくない。従ってこの
端末装置の設計はしばしばすべてのデータの型を処理す
る唯一つの高速度知能表示アダプタ(表示処理装置)で
具体化されていた。
さらにこの様な端末装置の応用では、同じ鉄中に英数字
及び図形データが一緒に表われるけれども、2つのデー
タの型は上位プログラムの全く異なる、非同期的な部分
に関連していた。例えはタービンの製図を表示するプロ
グラノ・では、印刷装置の紙を補充しなければならない
事をオペレータに知らせる他のプログラムの存在を知っ
ていなければならない事は明らかに望ましくない。もし
この様なプログラムを自律的に動作出来る様にしたけれ
ば、同じスクリーン上を占める他の表示物を知る事な(
、表示内容が追加、修正もしくは削除出来なくてはなら
ない。
及び図形データが一緒に表われるけれども、2つのデー
タの型は上位プログラムの全く異なる、非同期的な部分
に関連していた。例えはタービンの製図を表示するプロ
グラノ・では、印刷装置の紙を補充しなければならない
事をオペレータに知らせる他のプログラムの存在を知っ
ていなければならない事は明らかに望ましくない。もし
この様なプログラムを自律的に動作出来る様にしたけれ
ば、同じスクリーン上を占める他の表示物を知る事な(
、表示内容が追加、修正もしくは削除出来なくてはなら
ない。
この事を達成する一つの方法は各データの型に対して全
(別のビット平面の組を与える事である。
(別のビット平面の組を与える事である。
これによるとスクリーン上に個別に眺められる層が与え
られる。各層は独立して操作出来、層の和がオペレータ
に眺められる絵となる。
られる。各層は独立して操作出来、層の和がオペレータ
に眺められる絵となる。
多用カラー=−もしくは多くの濃淡レペルを有する端末
装置では、この方法は高価につく。それは必要7ヨ各層
にビット平面の完全な組が必要だからである。従って、
16色もしくは16の濃淡レペルを表示出来る表示端末
装置の場合には4つのビット平面が各層に必要である。
装置では、この方法は高価につく。それは必要7ヨ各層
にビット平面の完全な組が必要だからである。従って、
16色もしくは16の濃淡レペルを表示出来る表示端末
装置の場合には4つのビット平面が各層に必要である。
米国特許出願第4206457号は高い分解能の明洸度
データ(カラーに無関係に背景に関連して単にペルがオ
ンもしくはオフであるかを決める)が第1のメモリに記
憶され、上記明視度情報に関連する前景カラー情報がは
るかに小さい補助メモリ中に低い分解能で記憶された無
層状ラスター走査表示装置を開示している。具体的には
、補助メモリの各メモリ位置がスクリーン上のペルの長
方形の配列もしくはブロックの前景カラーを決めている
。
データ(カラーに無関係に背景に関連して単にペルがオ
ンもしくはオフであるかを決める)が第1のメモリに記
憶され、上記明視度情報に関連する前景カラー情報がは
るかに小さい補助メモリ中に低い分解能で記憶された無
層状ラスター走査表示装置を開示している。具体的には
、補助メモリの各メモリ位置がスクリーン上のペルの長
方形の配列もしくはブロックの前景カラーを決めている
。
しかしながら、このシステムのjl大な欠点は補助メモ
リの寸法が小さいために、補助メモリが低い分解能の前
景情報の記憶に永久に専用される点にある。他の欠点は
補助メモリかり]視度情報の前景カラーのみを記憶し、
背景カシ−を前1;1カラーのブロックと関連伺げない
背景選択スイッチの別の組によって背景カラーが決定さ
れている点にある。換言すると、背景カラーには前景カ
ラーの様にブロック毎に変化出来ない。
リの寸法が小さいために、補助メモリが低い分解能の前
景情報の記憶に永久に専用される点にある。他の欠点は
補助メモリかり]視度情報の前景カラーのみを記憶し、
背景カシ−を前1;1カラーのブロックと関連伺げない
背景選択スイッチの別の組によって背景カラーが決定さ
れている点にある。換言すると、背景カラーには前景カ
ラーの様にブロック毎に変化出来ない。
〔発明が解決しようとする問題点」
本発明の目的は英数字及び図形を表示するのに夫々異な
るアダプタプログラム、もしくは個別のビット平面の組
を与える必要のない、柔軟性のある安価な英数字及び図
形の記憶ツノ法をI−jえろ4Jjにある。
るアダプタプログラム、もしくは個別のビット平面の組
を与える必要のない、柔軟性のある安価な英数字及び図
形の記憶ツノ法をI−jえろ4Jjにある。
ラスタ走イ[表示装置及び複数個のビット平面を含み、
各ビット平面は表示装置のスクリーン上の各アドレス可
能なペル位置に対応する夫々のビット記憶位置7有し、
ビット平面が表示装置の線毎の走査と協働してアドレス
される図形表示端末装置において、本発明に従う英数字
データを記憶する方法は第1のビット平面(明視度平面
)に夫々の文字ボックス内のオンφビットを選択する事
によって、各英数字文字を決定する高い分解能の明視度
データを記憶し、少なく共もう一つのビット平面(属性
平面)中に文字の前景及び背景の少な(共カラー及び/
もしくは輝度を決定する低い分解能のカラー・データを
記憶する事より成る。
各ビット平面は表示装置のスクリーン上の各アドレス可
能なペル位置に対応する夫々のビット記憶位置7有し、
ビット平面が表示装置の線毎の走査と協働してアドレス
される図形表示端末装置において、本発明に従う英数字
データを記憶する方法は第1のビット平面(明視度平面
)に夫々の文字ボックス内のオンφビットを選択する事
によって、各英数字文字を決定する高い分解能の明視度
データを記憶し、少なく共もう一つのビット平面(属性
平面)中に文字の前景及び背景の少な(共カラー及び/
もしくは輝度を決定する低い分解能のカラー・データを
記憶する事より成る。
本発明はさらに上述の型の図形表示端末装置において、
混合した英数字及び図形情報を表示する方法を力える。
混合した英数字及び図形情報を表示する方法を力える。
この方法では図形データが第1の組のビット平面に記憶
され、独立して発生される英数字データが第2の組のビ
ット平面中に含まれる。第2の組のビット平面は夫々の
文字ボックス内のオンにするビットを選択する事に」二
って各英数字を決定する高い分解能のり」視度データな
記憶する第1のビット面並びに文字の前L%及び背景の
少なく共カラー及び/もしくはル11度を決める低い分
解能のカラー・データを記憶する少なく共一つのビット
平面を含む。本発明の方法はさらに2つの組のビット平
面からのデータ出力& j’l!l!読して、表示スク
リーンが両組のビットΔV面から誘導される情報を同時
に含む様に制御ずろ事を含む。
され、独立して発生される英数字データが第2の組のビ
ット平面中に含まれる。第2の組のビット平面は夫々の
文字ボックス内のオンにするビットを選択する事に」二
って各英数字を決定する高い分解能のり」視度データな
記憶する第1のビット面並びに文字の前L%及び背景の
少なく共カラー及び/もしくはル11度を決める低い分
解能のカラー・データを記憶する少なく共一つのビット
平面を含む。本発明の方法はさらに2つの組のビット平
面からのデータ出力& j’l!l!読して、表示スク
リーンが両組のビットΔV面から誘導される情報を同時
に含む様に制御ずろ事を含む。
英数字なる用語には文字ボックス内のオンにするビット
を選択する事によって同様に決められるかなや漢字や特
殊記号を含むものとする。
を選択する事によって同様に決められるかなや漢字や特
殊記号を含むものとする。
本発明は図形に一つの組のビット平面を使用し、英数字
に第2の組のピント平面を使用する2層表示にだけ限定
されるのではない。端末装置中に十分などツト平面が存
在する限り、いくつかの英数字及び図形層が一時に表示
出来る。
に第2の組のピント平面を使用する2層表示にだけ限定
されるのではない。端末装置中に十分などツト平面が存
在する限り、いくつかの英数字及び図形層が一時に表示
出来る。
好ましい実施例においては、明視度乎向は夫々のnXm
文字ボックス内のオン・ビットを選択する事によって各
英数字を決定する。ここでnは文字ボックスの走査方向
の幅である。各属性平面は明視度平面中の文字ボックス
中の各nビット幅×1ペルの深さ部分に対応し、単一の
走査線に関連して文字ボックスの幅に対して文字の幅に
対する、文字の前景及び背景の少な(共カラー及び/も
しくは輝度を決定する夫々のnビット組より成る。
文字ボックス内のオン・ビットを選択する事によって各
英数字を決定する。ここでnは文字ボックスの走査方向
の幅である。各属性平面は明視度平面中の文字ボックス
中の各nビット幅×1ペルの深さ部分に対応し、単一の
走査線に関連して文字ボックスの幅に対して文字の幅に
対する、文字の前景及び背景の少な(共カラー及び/も
しくは輝度を決定する夫々のnビット組より成る。
本発明は又単−の属性平面の使用に制限されるものでは
ない。例えば前節で述べられた好ましい実施例において
多くの前景及び背景カラーが各文字に対し決められる場
合には単一のビット平面中にある単一のnピント組中に
必要なビット数をおさめる事は出来ないであろう。この
様な場合には一つの属性平面が前景カラー(即ちオン・
ピントのカラー)を決定し、他の平面が背景のカラーを
決定する様に出来る。属性平面は又ハイライト及び明滅
の如き非カラー属性を決める事も出来、それには又一つ
以上の属性平面が必要になる。
ない。例えば前節で述べられた好ましい実施例において
多くの前景及び背景カラーが各文字に対し決められる場
合には単一のビット平面中にある単一のnピント組中に
必要なビット数をおさめる事は出来ないであろう。この
様な場合には一つの属性平面が前景カラー(即ちオン・
ピントのカラー)を決定し、他の平面が背景のカラーを
決定する様に出来る。属性平面は又ハイライト及び明滅
の如き非カラー属性を決める事も出来、それには又一つ
以上の属性平面が必要になる。
他方もし必要な前景/背景属性がより少いピントで適切
に決められるならば属性平面には英数字の各々のnビッ
ト幅に対応して属性平面の全nピント組位置を使用する
必要ばない。又文字ボックスの幅はすべての文字に対し
て同じである必要もない。
に決められるならば属性平面には英数字の各々のnビッ
ト幅に対応して属性平面の全nピント組位置を使用する
必要ばない。又文字ボックスの幅はすべての文字に対し
て同じである必要もない。
上述の米国特許出願第4206457 喝に対してより
柔軟性を与えるために、本発明は」一連の少なく共2つ
のモードで選択的に動作可能である解読器を含み、解読
器が第1のモードでは夫々の文字ボックス内のオン・ビ
ットを選択した結果として、第1のピント平面のデータ
内容を英数字の各々を決める高分解能の明視度データと
して解読し、少なく共一つのデータ平面のデータの内在
を第1のビット平面によって決められた文字の前景及び
背景の少なく共カラー及び/もしくは輝度を決める低分
解能のデータとして解読す、7.、J二連の型の図形表
示端末装置において、Mん“V器はさらに第2のモード
で動作出来て、第1及び他のビット平面の各々のデータ
内容を表示スクリーン上の夫々のペル位置に個別にマツ
プするビットとじて解読し、同じペル位置にマツプする
、第1及び他のビット升−面の各々のピントが一緒に、
少なく共部分的に夫々のペルのカラー及び/もしくは輝
度を決定する。
柔軟性を与えるために、本発明は」一連の少なく共2つ
のモードで選択的に動作可能である解読器を含み、解読
器が第1のモードでは夫々の文字ボックス内のオン・ビ
ットを選択した結果として、第1のピント平面のデータ
内容を英数字の各々を決める高分解能の明視度データと
して解読し、少なく共一つのデータ平面のデータの内在
を第1のビット平面によって決められた文字の前景及び
背景の少なく共カラー及び/もしくは輝度を決める低分
解能のデータとして解読す、7.、J二連の型の図形表
示端末装置において、Mん“V器はさらに第2のモード
で動作出来て、第1及び他のビット平面の各々のデータ
内容を表示スクリーン上の夫々のペル位置に個別にマツ
プするビットとじて解読し、同じペル位置にマツプする
、第1及び他のビット升−面の各々のピントが一緒に、
少なく共部分的に夫々のペルのカラー及び/もしくは輝
度を決定する。
1作用〕
本発明は英数字データの記述に著しい冗長性があるとい
う事実”を利用する。従って図形の応用に(」、各ペル
に対して個々のカラーを決定する能力を安−(−るが、
英数字の場合には隣接ペルの群が一定の背景及び前景カ
ラーを有する事を認める二従って図形データに使用され
る数と等しい数ビツト平面の完全な組が英数字は必要と
されない。なんと〕et:ればカラー・データはペルの
各群に対して符号形で一度定義されればよく、この方法
によると、各ペルのためのカラー・データを個々に指定
するのに要する記憶容量が減少される。
う事実”を利用する。従って図形の応用に(」、各ペル
に対して個々のカラーを決定する能力を安−(−るが、
英数字の場合には隣接ペルの群が一定の背景及び前景カ
ラーを有する事を認める二従って図形データに使用され
る数と等しい数ビツト平面の完全な組が英数字は必要と
されない。なんと〕et:ればカラー・データはペルの
各群に対して符号形で一度定義されればよく、この方法
によると、各ペルのためのカラー・データを個々に指定
するのに要する記憶容量が減少される。
第1図において、図形表示端末装置161は遠隔の上位
計算機10に接続されており、通常の如く共用メモリ1
2を介して上位計算機と接糺し、一般に図形表示端末装
置の動作を調整する表示処理装置(DPU)11を含む
。DPUバス16にはDPUllの制御の下にビット平
面1乃至乙の情報内容を更新経路15を介して変更する
様に動作するビット平面更新制御装置14、経路17F
、ff介して表示をリフレッシュするためのビット平面
のアドレス及びラスタ走査カラーCRT (開示されず
)に同期信号を与えるビデオ・リフレンシュ制御装置1
6が接続されている。ラスタ図形表示端末装置のこれ等
の部品及びこれによって与えられる一般的機能は一般に
知られているものである。
計算機10に接続されており、通常の如く共用メモリ1
2を介して上位計算機と接糺し、一般に図形表示端末装
置の動作を調整する表示処理装置(DPU)11を含む
。DPUバス16にはDPUllの制御の下にビット平
面1乃至乙の情報内容を更新経路15を介して変更する
様に動作するビット平面更新制御装置14、経路17F
、ff介して表示をリフレッシュするためのビット平面
のアドレス及びラスタ走査カラーCRT (開示されず
)に同期信号を与えるビデオ・リフレンシュ制御装置1
6が接続されている。ラスタ図形表示端末装置のこれ等
の部品及びこれによって与えられる一般的機能は一般に
知られているものである。
上述の端末装置は2つの動作モードで動作出来る。第1
のモードでは情報の2つの独立IE層、即ち図形層及び
英数字層が同時に表示され、第2のモードでは単一の図
形層のためにすべての6個のビット千面が使用される。
のモードでは情報の2つの独立IE層、即ち図形層及び
英数字層が同時に表示され、第2のモードでは単一の図
形層のためにすべての6個のビット千面が使用される。
第2のモードは通常のものであり、後に説明される。
第1のモードでは、英数字及び図形層のためのデータが
上位計算機10から供給され、共用メモリ12中に挿入
される。図形層のためのデータは弧、線等を描(ための
図形列より成る通常の表示リストである。図形データは
データの一部として、例えば図形に付せられる説明の如
き、図形データとは無関係ではない英数字を含む事が出
来る。上行割算機10によって発生される別の英数字層
のためのデータはメモリ12の個別の部分に、例えば文
字符号及び属性を含む文字マツプ・スクリーン・バッフ
ァの形で保持される。
上位計算機10から供給され、共用メモリ12中に挿入
される。図形層のためのデータは弧、線等を描(ための
図形列より成る通常の表示リストである。図形データは
データの一部として、例えば図形に付せられる説明の如
き、図形データとは無関係ではない英数字を含む事が出
来る。上行割算機10によって発生される別の英数字層
のためのデータはメモリ12の個別の部分に、例えば文
字符号及び属性を含む文字マツプ・スクリーン・バッフ
ァの形で保持される。
DPUllはメモリ12中に保持された独立した図形及
び英数字データ間で多(のタスクを行い、制御装置14
に命令してビット平面1乃至乙に必要とされるビット・
パターンを発生する。図形表示リストは適切なベクトル
−ラスタ変換技術を使用して一般に通常の如く処理され
、結果のビット情報は代表的には一時に一バイトずつ各
ビット平面に挿入する様にして、ビット−′l′−面6
乃至6中に挿入される。ビット平面1乃至6は代表的な
場合物理的には同一であり、各々はCRTのスクリーン
上の一意的にアドレス可能なペル位置に対応する夫々の
ビット記憶位置を有する。図形データの場合には、4つ
のビット平面3乃至乙の対応する位置にある4つのビッ
トの各組合せが、スクリーン上の個々のペルのカラー及
び輝度を決定する。
び英数字データ間で多(のタスクを行い、制御装置14
に命令してビット平面1乃至乙に必要とされるビット・
パターンを発生する。図形表示リストは適切なベクトル
−ラスタ変換技術を使用して一般に通常の如く処理され
、結果のビット情報は代表的には一時に一バイトずつ各
ビット平面に挿入する様にして、ビット−′l′−面6
乃至6中に挿入される。ビット平面1乃至6は代表的な
場合物理的には同一であり、各々はCRTのスクリーン
上の一意的にアドレス可能なペル位置に対応する夫々の
ビット記憶位置を有する。図形データの場合には、4つ
のビット平面3乃至乙の対応する位置にある4つのビッ
トの各組合せが、スクリーン上の個々のペルのカラー及
び輝度を決定する。
現在の例では、図形データのために4つのビット平面が
存在するので、16個のカラーの任意の一つが図形層中
の各ペルに対して個々に注意出来る。
存在するので、16個のカラーの任意の一つが図形層中
の各ペルに対して個々に注意出来る。
しかしながら、英数字データの処理方法は異なっている
。DPUllは各文字データを順番に取出し、その符号
に従ってフォント亀にメモリ12中に保持されている特
定の位置をアクセスず乙。
。DPUllは各文字データを順番に取出し、その符号
に従ってフォント亀にメモリ12中に保持されている特
定の位置をアクセスず乙。
アクセスされた位置には文字の形状のベクトル表示を含
み、これは属性情報と共に制御装置14に送られる。制
御装置14は形状の情報をラスタ走査して、これをバイ
ト毎にビット平面1に挿入する。その結果は概略的に第
2(a)図に示されている。
み、これは属性情報と共に制御装置14に送られる。制
御装置14は形状の情報をラスタ走査して、これをバイ
ト毎にビット平面1に挿入する。その結果は概略的に第
2(a)図に示されている。
第2(a)図で、各正方形はビット平面1中の単一ビッ
ト記憶位置1を表わし、これがCRTスクリーン上に夫
々アドレス可能なペル位置に蕎ツブさノ′シる。理m′
を容易にするために、ビット・メモリ位置の各々の行及
び列はスクリーン上のペル位置の人々の行及び列に対応
し、行の方向がCRT表示装置の走査線の方向に対応す
るものと仮定する。しかしながら、ビット平面はランダ
ム・アクセス半導体メモリであるのでこの様な物理的な
対応はかならずし、も厳密である必要はない。
ト記憶位置1を表わし、これがCRTスクリーン上に夫
々アドレス可能なペル位置に蕎ツブさノ′シる。理m′
を容易にするために、ビット・メモリ位置の各々の行及
び列はスクリーン上のペル位置の人々の行及び列に対応
し、行の方向がCRT表示装置の走査線の方向に対応す
るものと仮定する。しかしながら、ビット平面はランダ
ム・アクセス半導体メモリであるのでこの様な物理的な
対応はかならずし、も厳密である必要はない。
8ビット幅〉′12ビット高さの文字ボックス内のオン
・ビットの選択として各文字がビット平面1中に導入さ
れる。文字ボックスはスクリーン上でその文字の所望の
位置に対応する、ビット平面1のメモリ位置に存在する
′。第2(a)図で文字ボックスは太線で示されている
が、隣接ボックスの背景カラーが異なる場合を除き、ボ
ックス境界は見えない事を理解されたい。ビット平面1
に読取られたデータの各バイトは走査線の方向に向いた
8ペル幅×1ペルの筒さの文字の片を決定し、各文字片
内のオン・ビットは表示面中のXJ L−C,ペルのう
ちどれが背景を対照としてI〒1に見える様になる、か
を決定する。第2(a)図で、オン(前景)ペルは記憶
位置内のドツトによって表わされ、オフ(背景)ペルは
ドツトが存在しム〕い事に」こって表わされている。オ
ン・ペルは2進1によって表わされ、オフ・ペルは2進
0によって表わされろ。ビット平面コ中のデータは可視
度情報のみ、即ちペルが背景に関連してオンであるがど
うかを決定し、文字に関連する前景もしく+’h、背i
tO色或いは任意の他の属性を決定しない事に注意され
たい。
・ビットの選択として各文字がビット平面1中に導入さ
れる。文字ボックスはスクリーン上でその文字の所望の
位置に対応する、ビット平面1のメモリ位置に存在する
′。第2(a)図で文字ボックスは太線で示されている
が、隣接ボックスの背景カラーが異なる場合を除き、ボ
ックス境界は見えない事を理解されたい。ビット平面1
に読取られたデータの各バイトは走査線の方向に向いた
8ペル幅×1ペルの筒さの文字の片を決定し、各文字片
内のオン・ビットは表示面中のXJ L−C,ペルのう
ちどれが背景を対照としてI〒1に見える様になる、か
を決定する。第2(a)図で、オン(前景)ペルは記憶
位置内のドツトによって表わされ、オフ(背景)ペルは
ドツトが存在しム〕い事に」こって表わされている。オ
ン・ペルは2進1によって表わされ、オフ・ペルは2進
0によって表わされろ。ビット平面コ中のデータは可視
度情報のみ、即ちペルが背景に関連してオンであるがど
うかを決定し、文字に関連する前景もしく+’h、背i
tO色或いは任意の他の属性を決定しない事に注意され
たい。
メモリ12中に含まれるフォントは8×12のドツト・
マトリックスの形で直接文字の形状を画定する事も出来
、従ってラスタ走査を必要とぜずに文字片毎にビット平
面1に読出される。
マトリックスの形で直接文字の形状を画定する事も出来
、従ってラスタ走査を必要とぜずに文字片毎にビット平
面1に読出される。
第2(b)図中の任意の8ビット文字片において、最初
の4ビツトは第2(a)図の対応する位置の文字片のた
めの前景カシ−を画定し、最後の4ビツトが背景カラー
を決定している。4ビット杓号、及びこれに対応する所
要のカラーは次の表に示されている。第2(b)図を検
べる事により、第2(a)図の大文字Aは明滅しない青
色の背景上の変8Iνjしない赤色で表わされていて、
大文字Bは明滅しない緑色の背景上の明滅する(きらめ
く)黄色で表わされ、文字Aの直ぐ下の文字は透明な背
景」−の黒色で表わされている事が明らかであろう。
の4ビツトは第2(a)図の対応する位置の文字片のた
めの前景カシ−を画定し、最後の4ビツトが背景カラー
を決定している。4ビット杓号、及びこれに対応する所
要のカラーは次の表に示されている。第2(b)図を検
べる事により、第2(a)図の大文字Aは明滅しない青
色の背景上の変8Iνjしない赤色で表わされていて、
大文字Bは明滅しない緑色の背景上の明滅する(きらめ
く)黄色で表わされ、文字Aの直ぐ下の文字は透明な背
景」−の黒色で表わされている事が明らかであろう。
表には黒及び白を含む8色しか定義されていないが、上
述の如(文字ボックス内の相継ぐ線状片に対しでは、他
の前景及び/もしくは背景カラーを決める一’JTによ
って他のカラーが発生出来る事が明らかであろう。
述の如(文字ボックス内の相継ぐ線状片に対しでは、他
の前景及び/もしくは背景カラーを決める一’JTによ
って他のカラーが発生出来る事が明らかであろう。
符 号 前景/背景カラー
・oooo・黒
0001緑
0010青
0口11 7アン 明滅しない0100
赤 0101黄 011Oマゼンタ 0111白 1000 透明 1001 緑 1010 宵 1011 シアン 明滅する1100赤 1 コ D 1 黄 1110 マゼンタ 1111白 以下説明される如く、夫々間視度及び属性平面1及び2
によって決定される英数字層しまビット平面6乃至6に
よって決定される図形層の土にある。
赤 0101黄 011Oマゼンタ 0111白 1000 透明 1001 緑 1010 宵 1011 シアン 明滅する1100赤 1 コ D 1 黄 1110 マゼンタ 1111白 以下説明される如く、夫々間視度及び属性平面1及び2
によって決定される英数字層しまビット平面6乃至6に
よって決定される図形層の土にある。
制御は透明属性を使用して行われる。従って透明/J:
前策もしくt′]:静景によって、夫々文字の前景もし
くは背景を通して図形層が眺められる様になり、(大文
字J3の直ぐ下のボックスの様に)可視的な前景ビット
がなく、背景が透明な文字ボックスを使用する事によっ
て図形層が全文字ボックスを通して眺められる様になる
。最後に述べられた文字ボックスは又ノ入すコな前景を
有するものとして定義出来るが、この様な定義は厳密に
云うと必要でなし・0なんとなれば第2(a)図で可視
的なAiJ 鼠が表示されていないからである。文字間
に間隔文字がJjえられるが[゛4形層がこれを通して
眺められない様74′楊合に4.11第2(a)図中の
対応する文字ボックスミー1可視的1油誤ペルを有さす
、第2(a)図中の対応するボックスは背景を成る透明
なカラーを示すものとして決定される。
前策もしくt′]:静景によって、夫々文字の前景もし
くは背景を通して図形層が眺められる様になり、(大文
字J3の直ぐ下のボックスの様に)可視的な前景ビット
がなく、背景が透明な文字ボックスを使用する事によっ
て図形層が全文字ボックスを通して眺められる様になる
。最後に述べられた文字ボックスは又ノ入すコな前景を
有するものとして定義出来るが、この様な定義は厳密に
云うと必要でなし・0なんとなれば第2(a)図で可視
的なAiJ 鼠が表示されていないからである。文字間
に間隔文字がJjえられるが[゛4形層がこれを通して
眺められない様74′楊合に4.11第2(a)図中の
対応する文字ボックスミー1可視的1油誤ペルを有さす
、第2(a)図中の対応するボックスは背景を成る透明
なカラーを示すものとして決定される。
制御装置16の制御の下に表示のりフレソンユが行われ
る時は、ずべてのビット平面1乃至6の内容はCRTの
走査線毎の走査と協同して、各ビット平面の左上の記憶
位置から始まって、行毎にビット平面を下る様に走査し
、代表的には一時に−バイト即ちノ・−フワードずつ周
期的に、同期して読出される。この様な出力データに1
、CRTによって使用される様にするために直列化する
必要がある。この動作は主に、以下説明される解読器/
直列化器の機能である。しかしながら現在の実施例では
、ビット平面が出力データを部分的に直列化してからリ
フレッシュ経路18上に与える装置を含むものと仮定す
る。具体的に説明すると、リフレッシュ経路18に与え
られる出力は相継ぐ4ビツト幅のブロックより成り、各
ビット平面から1/4ペルの速度で並列にリフレッシュ
経路に供給される。従ってリフレッシュ経路は24本の
線を含む。
る時は、ずべてのビット平面1乃至6の内容はCRTの
走査線毎の走査と協同して、各ビット平面の左上の記憶
位置から始まって、行毎にビット平面を下る様に走査し
、代表的には一時に−バイト即ちノ・−フワードずつ周
期的に、同期して読出される。この様な出力データに1
、CRTによって使用される様にするために直列化する
必要がある。この動作は主に、以下説明される解読器/
直列化器の機能である。しかしながら現在の実施例では
、ビット平面が出力データを部分的に直列化してからリ
フレッシュ経路18上に与える装置を含むものと仮定す
る。具体的に説明すると、リフレッシュ経路18に与え
られる出力は相継ぐ4ビツト幅のブロックより成り、各
ビット平面から1/4ペルの速度で並列にリフレッシュ
経路に供給される。従ってリフレッシュ経路は24本の
線を含む。
各4ピント・ブロックは夫々のビット平面中の4つの連
続したビット記憶位置に対応し、任意の所定の時刻には
各ビット平面の同じ4つの位置が与えられる。これ等の
24本の線は第6図に詳細に示された解読器/直列化器
19に接続されている。次に表示端末装置の第1(2層
)モードについて解読器/直列化器19の動作を説明す
る。
続したビット記憶位置に対応し、任意の所定の時刻には
各ビット平面の同じ4つの位置が与えられる。これ等の
24本の線は第6図に詳細に示された解読器/直列化器
19に接続されている。次に表示端末装置の第1(2層
)モードについて解読器/直列化器19の動作を説明す
る。
第6図の左側には各ビット乎面1乃至6からの4本の線
が示されている。図形層に関連するビット平面3乃全6
中のデータは通常の如く夫々の直列化器26乃至26中
で直列にされ、夫々線66乃至66土に並列にペル率で
出力される4ビツトの相継いで表われる組合せがビデオ
索引表(LUT)20をアクセスするのに使用される。
が示されている。図形層に関連するビット平面3乃全6
中のデータは通常の如く夫々の直列化器26乃至26中
で直列にされ、夫々線66乃至66土に並列にペル率で
出力される4ビツトの相継いで表われる組合せがビデオ
索引表(LUT)20をアクセスするのに使用される。
各4ビツトの組合ぜはビット平面6乃至乙の各々の中の
対応する位置からの1ビツトより成り、CRTスクリー
ン上の一意的なペル位置に写像されるものである。
対応する位置からの1ビツトより成り、CRTスクリー
ン上の一意的なペル位置に写像されるものである。
CRTの赤、青及び緑色の電子銃の各々はディジタル−
アナログ変換器60(第1図)によって、解読器/直列
化器19の出力線40上に並列に存在する2通信号の適
切な組合せに従い、全輝度、2層6輝度、1層6輝度も
しくはO輝度で駆動されるものと仮定する。従って64
のカラーが決められる。しかしながらビット平面6乃至
6からはわずか4ビツト/ペルが出力されるだけである
から、図形層中のデータは16個のカラーを決定出来る
にすぎない。LUT20は従って使用可能な全体の適切
な一部を選択する。これ雪は」−記表中の最初の8つ及
び茶色の様な他の有用なカラーである。LUT20の内
容はバス16によって変更出来る。
アナログ変換器60(第1図)によって、解読器/直列
化器19の出力線40上に並列に存在する2通信号の適
切な組合せに従い、全輝度、2層6輝度、1層6輝度も
しくはO輝度で駆動されるものと仮定する。従って64
のカラーが決められる。しかしながらビット平面6乃至
6からはわずか4ビツト/ペルが出力されるだけである
から、図形層中のデータは16個のカラーを決定出来る
にすぎない。LUT20は従って使用可能な全体の適切
な一部を選択する。これ雪は」−記表中の最初の8つ及
び茶色の様な他の有用なカラーである。LUT20の内
容はバス16によって変更出来る。
この様にしてLUT20の6本の出力線67上に並列に
与えられた信号はゲート410組に印加され、以下説明
される様に英数字層の現在の透明な属性に従って線40
上に通過されるか、l!I:I止される。
与えられた信号はゲート410組に印加され、以下説明
される様に英数字層の現在の透明な属性に従って線40
上に通過されるか、l!I:I止される。
次に英数字層のデータについて説明すると、属性ビット
平面2からの相継ぐ4ビツト並列ブロックは、クロック
信号T1及びT2によって人々交互に前景及び背景、解
読器/ラッチ回路5o及び51に導入される。クロック
信−−遭:1.8ペルの間隔で、180°位相がずれて
発生ずる。各回路5゜及び51は上記表に従って夫々前
景もしくは背景カラーを解読し、16本の出力線52及
び56の一つに出力を与える。各線は解読されたカラー
の一つに対応している。解読された前景及び背景カラー
は8ペル間隔、回路50及び51の出力にランチされる
。この間隔はビット平面1かもの明視度データの全8ビ
ット幅の文字片の接続時間である。
平面2からの相継ぐ4ビツト並列ブロックは、クロック
信号T1及びT2によって人々交互に前景及び背景、解
読器/ラッチ回路5o及び51に導入される。クロック
信−−遭:1.8ペルの間隔で、180°位相がずれて
発生ずる。各回路5゜及び51は上記表に従って夫々前
景もしくは背景カラーを解読し、16本の出力線52及
び56の一つに出力を与える。各線は解読されたカラー
の一つに対応している。解読された前景及び背景カラー
は8ペル間隔、回路50及び51の出力にランチされる
。この間隔はビット平面1かもの明視度データの全8ビ
ット幅の文字片の接続時間である。
一部、明視度ビット千面1かものデータは直列化器21
中で直列にされ、その出力が夫々前景及び背景ゲート5
4及び55を制御する。前者の場合は直接、後者の場合
は反転器56を介して制御が力えもれる。解読器/直列
化器19のタイミングは選択的な遅延装置(図示されず
)によって調節され、直列化器21から直列に各8ビツ
ト幅の文字の片が出力される間に文字片のための前景及
び背景属性が出力52及び56に得られる様になってい
る。明らかにこのタイミング動作は必要である1、なん
となればこの様なタイミング調節がない場合には各文字
片のための背景情報は明視度情報の第5ビットが得られ
る迄は利用可能ではない。
中で直列にされ、その出力が夫々前景及び背景ゲート5
4及び55を制御する。前者の場合は直接、後者の場合
は反転器56を介して制御が力えもれる。解読器/直列
化器19のタイミングは選択的な遅延装置(図示されず
)によって調節され、直列化器21から直列に各8ビツ
ト幅の文字の片が出力される間に文字片のための前景及
び背景属性が出力52及び56に得られる様になってい
る。明らかにこのタイミング動作は必要である1、なん
となればこの様なタイミング調節がない場合には各文字
片のための背景情報は明視度情報の第5ビットが得られ
る迄は利用可能ではない。
もし望まれるならば、タイミング調節の一部は明視度ビ
ット平面のアドレスの前に属性ビット平面をアドレスす
る事、もしくはビット平面1中の対応する明視度情報の
位置に関連して、ビット平面2の属性情報オフセットを
記憶する’Jfによって達成出来る。要するに、必要な
−11は背景情報に関連して約4ペル期間だけ背景及び
明視1及情報を遅延する事である。データの発生源にか
かわらず、究極的に出力40に出力されるデータが回じ
スクリーンのペルに対応する。事を保証するためにピッ
i・6乃至6からの図形データには同じ遅延が力えられ
なげればならない事に注意されたい。、ゲート54及び
550機能は直列化器21からの各背景ピットビ関して
前景カラーイど決めろ16者折重信号を符号器60に通
過さぜ、各背景ビットに関連して背景カラーを画定する
16渚択1信号5ろを符号器60に通過させる事にある
。従ってゲート54は各前景ビットによって+i勢され
、ゲート55は各背景ビットによって+J勢される。
ット平面のアドレスの前に属性ビット平面をアドレスす
る事、もしくはビット平面1中の対応する明視度情報の
位置に関連して、ビット平面2の属性情報オフセットを
記憶する’Jfによって達成出来る。要するに、必要な
−11は背景情報に関連して約4ペル期間だけ背景及び
明視1及情報を遅延する事である。データの発生源にか
かわらず、究極的に出力40に出力されるデータが回じ
スクリーンのペルに対応する。事を保証するためにピッ
i・6乃至6からの図形データには同じ遅延が力えられ
なげればならない事に注意されたい。、ゲート54及び
550機能は直列化器21からの各背景ピットビ関して
前景カラーイど決めろ16者折重信号を符号器60に通
過さぜ、各背景ビットに関連して背景カラーを画定する
16渚択1信号5ろを符号器60に通過させる事にある
。従ってゲート54は各前景ビットによって+i勢され
、ゲート55は各背景ビットによって+J勢される。
符号器60はその出2368上に適切な信−弓の組合せ
を発生し、これ等はモード選択線70上もしくは非透明
属性によって条件付けられEゲート42を通して出力線
40に通過される。透明前景もしく、は背景ペルは符号
器60に至る16本の線の特定の一つ」−に出力を与え
、この線が任意の与えられたペルに関連してゲート41
及び42のうちどちらから開かれるかを決定する制御信
号として使用さ71.イ)。カラー属性が非透明である
時には反転器44を介してゲート42が付勢され、他力
JM明な時はゲート41が付勢されろ。従って透明属性
がスクリーン上で眺め°られるのはビット平面1及び2
からの英数字層、ビット平面ろ乃至6から図形層のどれ
であるかを制御する。明滅は透明属性を間欠的に、例え
ば1/2秒間隔で強制的に挿入する事によって達成され
る。
を発生し、これ等はモード選択線70上もしくは非透明
属性によって条件付けられEゲート42を通して出力線
40に通過される。透明前景もしく、は背景ペルは符号
器60に至る16本の線の特定の一つ」−に出力を与え
、この線が任意の与えられたペルに関連してゲート41
及び42のうちどちらから開かれるかを決定する制御信
号として使用さ71.イ)。カラー属性が非透明である
時には反転器44を介してゲート42が付勢され、他力
JM明な時はゲート41が付勢されろ。従って透明属性
がスクリーン上で眺め°られるのはビット平面1及び2
からの英数字層、ビット平面ろ乃至6から図形層のどれ
であるかを制御する。明滅は透明属性を間欠的に、例え
ば1/2秒間隔で強制的に挿入する事によって達成され
る。
見、−1−で表示端末装置の動作の第1のモードの説明
化完了する。単一の図形層のために6つのビット平面の
すべてが使用される時には、ビット平面はメモリ12中
の表示表に従って、ビット平面更新制御装置14によっ
て上述の如(ビット平面がロードされる。ただし今の場
合は各スクリーン・ペルは6つのビット平面]乃至6中
の対応するメモリ位置の6ビツトの夫々の組合せによっ
て決定される。しかしながら、ビデオ・リフレッシ“ユ
中は、動作の第1のモードと対比して、すべてのビット
平面は解読器/直列化器19によって同じに処理される
、モード選択線70−1−のO信号(コ、ケート41及
び42をブロックし、反転71を介して、ゲート43の
組を付勢する(ここで」二」ホの;A’> 1のモード
中はモード選択信号は1であり、これによってゲート4
1及が42が付勢され、他方ゲート45カスブロックさ
れた事にa=されたい)。ビット平面2かもの出力はビ
ット平面1及びろ乃全6h・らの出力の直列化と同様に
して、直列化器22中で・直列にされる。
化完了する。単一の図形層のために6つのビット平面の
すべてが使用される時には、ビット平面はメモリ12中
の表示表に従って、ビット平面更新制御装置14によっ
て上述の如(ビット平面がロードされる。ただし今の場
合は各スクリーン・ペルは6つのビット平面]乃至6中
の対応するメモリ位置の6ビツトの夫々の組合せによっ
て決定される。しかしながら、ビデオ・リフレッシ“ユ
中は、動作の第1のモードと対比して、すべてのビット
平面は解読器/直列化器19によって同じに処理される
、モード選択線70−1−のO信号(コ、ケート41及
び42をブロックし、反転71を介して、ゲート43の
組を付勢する(ここで」二」ホの;A’> 1のモード
中はモード選択信号は1であり、これによってゲート4
1及が42が付勢され、他方ゲート45カスブロックさ
れた事にa=されたい)。ビット平面2かもの出力はビ
ット平面1及びろ乃全6h・らの出力の直列化と同様に
して、直列化器22中で・直列にされる。
この第2のモードにおいては各ペルを決定する(即ちC
RTクリーン上に同一ペル位置にマツプされろ)6個の
ビットが存在するのて、出力線40上の60の輝度信号
は索引表を使用する小なく直接決定され、64カラーの
完全な範囲が与えられる。従って各直列化器2つ乃至2
6の出力はゲート46の入力に印加される。これ等のゲ
ート43はモード選択信号(の反転)によって付勢され
るので、直列化器からの信号はティ/タル−アナコク変
換器60(第1図)に通過される。
RTクリーン上に同一ペル位置にマツプされろ)6個の
ビットが存在するのて、出力線40上の60の輝度信号
は索引表を使用する小なく直接決定され、64カラーの
完全な範囲が与えられる。従って各直列化器2つ乃至2
6の出力はゲート46の入力に印加される。これ等のゲ
ート43はモード選択信号(の反転)によって付勢され
るので、直列化器からの信号はティ/タル−アナコク変
換器60(第1図)に通過される。
本発明の上述の%定の装置に制限されるものではない。
表示端末装置にはさらにビット平面を含まぜる事がii
]能であり、非符号化ペル・データが上位計算13]o
から直接供給される像層を含む6一つ」ン上の独立層を
取扱う様に出来る。6つのビット平面に制約されても・
でも、解読器を適切に設計する事によって、本発明は6
つのビット平面をどの様な目的にでも柔軟に割当る事カ
ー可能である。
]能であり、非符号化ペル・データが上位計算13]o
から直接供給される像層を含む6一つ」ン上の独立層を
取扱う様に出来る。6つのビット平面に制約されても・
でも、解読器を適切に設計する事によって、本発明は6
つのビット平面をどの様な目的にでも柔軟に割当る事カ
ー可能である。
例えば6つのビット平面は6つの英数字層、6つの2ビ
ット図形層、もしくはこれ等の任意の組合せに分割出来
る。もしくは図形のための4つのビット平面は非符号型
で供給される像データに使用出来る。これ等の割当ては
低し・分解能のカラー情報の記憶のために、別の小さな
メモリを使用するのでなく、互に同じビット平面を使用
する本発明の方法によってすべて可能になる。
ット図形層、もしくはこれ等の任意の組合せに分割出来
る。もしくは図形のための4つのビット平面は非符号型
で供給される像データに使用出来る。これ等の割当ては
低し・分解能のカラー情報の記憶のために、別の小さな
メモリを使用するのでなく、互に同じビット平面を使用
する本発明の方法によってすべて可能になる。
〔発明9効果〕
本発明は前景カラーのための小さな補助メモリ及び背景
カラーのための別個の選択スイッチを使用しないで前景
及び背景カラー情報の両者を記憶するためにビット平面
を使用1.、利用可能なメモリの特定機能への割当が制
約されない点で上述の米国特許第4206 j57号に
対して皆しく・利点を与える。即ち本発明に従えば35
1在のアプリケ−7ヨンによってどの様な目的が吸水さ
れるかにかかワラス、ビット平面がソフトウェアによっ
て割当てられる。例えば2重バッファリングのためには
英数字層が図形層中の追加のカラーのために犠牲にされ
、又図形層が英数字層のために犠牲にされる。小さな前
景用の補助メモリ及び背景カラー用選択スイッチによっ
ては層形表示システムに柔軟性を与える事は出来ない。
カラーのための別個の選択スイッチを使用しないで前景
及び背景カラー情報の両者を記憶するためにビット平面
を使用1.、利用可能なメモリの特定機能への割当が制
約されない点で上述の米国特許第4206 j57号に
対して皆しく・利点を与える。即ち本発明に従えば35
1在のアプリケ−7ヨンによってどの様な目的が吸水さ
れるかにかかワラス、ビット平面がソフトウェアによっ
て割当てられる。例えば2重バッファリングのためには
英数字層が図形層中の追加のカラーのために犠牲にされ
、又図形層が英数字層のために犠牲にされる。小さな前
景用の補助メモリ及び背景カラー用選択スイッチによっ
ては層形表示システムに柔軟性を与える事は出来ない。
さらに本発明は英数字表示に関連して前景及び背景カラ
ーが共に独立に変更出来る。
ーが共に独立に変更出来る。
英数字が上述の好ましい方法で記憶される時にはさらに
実質的な利点が与えられる。即ち属性平面ば文字の各定
査線の個々のカラーの制御を可能とし、各線に対して交
互に異なる前景及び/もしくは背景カラーを画定する事
によって視覚的平均化による色合を文写ボックス内に与
える事が出来る。例えば表示装置が赤、青及び緑色を有
するCRTである場合には、これ等の3つのカラーの8
つの可能な組合せのうち任意の一つ(赤、青、緑、シア
ン、マゼンタ及び黄色)を発生出来るだけでなく、さら
にこれ等のカラーの混色が発汗出来る。
実質的な利点が与えられる。即ち属性平面ば文字の各定
査線の個々のカラーの制御を可能とし、各線に対して交
互に異なる前景及び/もしくは背景カラーを画定する事
によって視覚的平均化による色合を文写ボックス内に与
える事が出来る。例えば表示装置が赤、青及び緑色を有
するCRTである場合には、これ等の3つのカラーの8
つの可能な組合せのうち任意の一つ(赤、青、緑、シア
ン、マゼンタ及び黄色)を発生出来るだけでなく、さら
にこれ等のカラーの混色が発汗出来る。
従って燈色は赤色及び黄色を連続する線上に交互に与え
る事によって発生出来る。この様な事は米国特許第42
’06457号に開示されたブロック毎に指定されるカ
ラ一方式では可能ではない。
る事によって発生出来る。この様な事は米国特許第42
’06457号に開示されたブロック毎に指定されるカ
ラ一方式では可能ではない。
第1図は本発明の方法が実行される図形端末装置のブロ
ック図である。第2図(第2a図、第2b図)は第1図
の端末装置にどの様にして英数字が符号化されて記憶さ
れるかを示した図である。 第6図は第1図の端末装置の解読器及び直列化器のブ[
Iツク図である。 1.2.3.4.5,6・・・・ビット平面、10・・
・・上位計算機、11・・・・DPU、12・・・・メ
モリ、14・・・・ビット、16・・・・ビデオ・リフ
レッシュ制御装置、]9・・・・直列化/解読器、30
・・・・D/A変換器。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名) FIG、 2
ック図である。第2図(第2a図、第2b図)は第1図
の端末装置にどの様にして英数字が符号化されて記憶さ
れるかを示した図である。 第6図は第1図の端末装置の解読器及び直列化器のブ[
Iツク図である。 1.2.3.4.5,6・・・・ビット平面、10・・
・・上位計算機、11・・・・DPU、12・・・・メ
モリ、14・・・・ビット、16・・・・ビデオ・リフ
レッシュ制御装置、]9・・・・直列化/解読器、30
・・・・D/A変換器。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名) FIG、 2
Claims (1)
- 【特許請求の範囲】 ラスタ走査表示装置及び該ラスタ走査表示装置のスクリ
ーン上の各アドレス可能なペル位置に夫々対応するビッ
ト記憶位置を有する複数個のビット平面を含むリフレッ
シュ・バッファを含み、上記ラスタ走査表示装置の行毎
の走査と協働して上記ビット平面がアドレスされる図形
表示装置において、 第1のビット平面に夫々の文字ボックス内のオン・ビッ
トの選択として各文字や記号が決められる高い分解能の
明視度データを記憶し、少なく共他の一つのビット平面
中に文字の前景及び背景のカラー及び/もしくは輝度を
決める比較的低い分解能のカラー・データを記憶し、こ
れらデータに基いて文字や図形の像を表示する表示方式
。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84304303.5 | 1984-06-05 | ||
| GB84304303.5 | 1984-06-25 | ||
| EP84304301A EP0166043B1 (en) | 1984-06-25 | 1984-06-25 | Mtl storage cell with inherent output multiplex capability |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS619689A true JPS619689A (ja) | 1986-01-17 |
| JPH0721701B2 JPH0721701B2 (ja) | 1995-03-08 |
Family
ID=8192673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037733A Expired - Lifetime JPH0721701B2 (ja) | 1984-06-25 | 1985-02-28 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4672579A (ja) |
| EP (1) | EP0166043B1 (ja) |
| JP (1) | JPH0721701B2 (ja) |
| CA (1) | CA1236574A (ja) |
| DE (1) | DE3483265D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780844A (en) * | 1986-07-18 | 1988-10-25 | Commodore-Amiga, Inc. | Data input circuit with digital phase locked loop |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593380A (en) * | 1979-01-10 | 1980-07-15 | Sharp Corp | Processing system for video signal |
| JPS55103691U (ja) * | 1979-01-10 | 1980-07-19 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1482050A (fr) * | 1966-03-08 | 1967-05-26 | Labo Cent Telecommunicat | Mémoire matricielle en circuits intégrés |
| US3815106A (en) * | 1972-05-11 | 1974-06-04 | S Wiedmann | Flip-flop memory cell arrangement |
| DE2021824C3 (de) * | 1970-05-05 | 1980-08-14 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithische Halbleiterschaltung |
| NL7309453A (nl) * | 1973-07-06 | 1975-01-08 | Philips Nv | Geheugenmatrix. |
| NL7408502A (nl) * | 1973-07-06 | 1975-12-30 | Philips Nv | Geheugenmatrix. |
| US3986178A (en) * | 1975-07-28 | 1976-10-12 | Texas Instruments | Integrated injection logic random access memory |
| DE2612666C2 (de) * | 1976-03-25 | 1982-11-18 | Ibm Deutschland Gmbh, 7000 Stuttgart | Integrierte, invertierende logische Schaltung |
| GB1517119A (en) * | 1976-12-22 | 1978-07-12 | Ibm | Cathode ray tube control apparatus |
| US4196363A (en) * | 1978-08-21 | 1980-04-01 | International Business Machines Corporation | Open collector bit driver/sense amplifier |
| WO1980000761A1 (fr) * | 1978-10-03 | 1980-04-17 | Tokyo Shibaura Electric Co | Systeme de memoire a semi-conducteur |
| JPS55150179A (en) * | 1979-05-04 | 1980-11-21 | Fujitsu Ltd | Semiconductor memory unit |
| JPS57116430A (en) * | 1981-01-13 | 1982-07-20 | Toshiba Corp | Inverted logical circuit |
-
1984
- 1984-06-25 DE DE8484304301T patent/DE3483265D1/de not_active Expired - Lifetime
- 1984-06-25 EP EP84304301A patent/EP0166043B1/en not_active Expired
-
1985
- 1985-02-28 JP JP60037733A patent/JPH0721701B2/ja not_active Expired - Lifetime
- 1985-05-14 CA CA000481526A patent/CA1236574A/en not_active Expired
- 1985-05-24 US US06/737,604 patent/US4672579A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593380A (en) * | 1979-01-10 | 1980-07-15 | Sharp Corp | Processing system for video signal |
| JPS55103691U (ja) * | 1979-01-10 | 1980-07-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4672579A (en) | 1987-06-09 |
| EP0166043B1 (en) | 1990-09-19 |
| CA1236574A (en) | 1988-05-10 |
| EP0166043A1 (en) | 1986-01-02 |
| JPH0721701B2 (ja) | 1995-03-08 |
| DE3483265D1 (de) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490797A (en) | Method and apparatus for controlling the display of a computer generated raster graphic system | |
| US4823120A (en) | Enhanced video graphics controller | |
| US4550315A (en) | System for electronically displaying multiple images on a CRT screen such that some images are more prominent than others | |
| US4542376A (en) | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports | |
| US5400053A (en) | Method and apparatus for improved color to monochrome conversion | |
| US4933878A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
| US4559533A (en) | Method of electronically moving portions of several different images on a CRT screen | |
| US4914729A (en) | Method of filling polygonal region in video display system | |
| US4686521A (en) | Display apparatus with mixed alphanumeric and graphic image | |
| JP2632845B2 (ja) | カラー・パレツト・システム | |
| US5515494A (en) | Graphics control planes for windowing and other display operations | |
| US6002385A (en) | Computer display system controller | |
| US4217577A (en) | Character graphics color display system | |
| US5095301A (en) | Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data | |
| KR890003178B1 (ko) | 디스플레이 시스템 | |
| US4757309A (en) | Graphics display terminal and method of storing alphanumeric data therein | |
| US5371519A (en) | Split sort image processing apparatus and method | |
| US4616220A (en) | Graphics display comparator for multiple bit plane graphics controller | |
| US5294918A (en) | Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data | |
| US5231694A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
| US5072409A (en) | Graphic display with right-protected areas | |
| US5072214A (en) | On-screen display controller | |
| JPS619689A (ja) | 表示方式 | |
| EP0107687B1 (en) | Display for a computer | |
| US4857909A (en) | Image display apparatus |