JPS6199370A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPS6199370A JPS6199370A JP59220547A JP22054784A JPS6199370A JP S6199370 A JPS6199370 A JP S6199370A JP 59220547 A JP59220547 A JP 59220547A JP 22054784 A JP22054784 A JP 22054784A JP S6199370 A JPS6199370 A JP S6199370A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- transparent electrode
- pixels
- film
- photoconductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体基板上に走査回路および光導電膜を積
層化した固体撮像素子の製造方法に関するものである。
層化した固体撮像素子の製造方法に関するものである。
従来技術と問題点
この種の積層型の固体撮像素子においては、光感度を高
めるために、非晶質シリコンによる光導電膜をＭＯＳ型
、 、ＣＣＯ型あるいはＢＢＤ型の走査回路基板上に積
層させている。この場合、積層される非晶質シリコンの
うち、走査回路基板上の電極端やコンタクトホール部な
どの段差部にボイドやクラックなどの欠陥が発生しやす
い。これら欠陥が光導電層の画素間分離後に残っている
と、その欠陥部分が選択的に、はやくエツチングされた
り、残存欠陥部分にリーク電流が流れて特性を著しく劣
化させる原因となる。
めるために、非晶質シリコンによる光導電膜をＭＯＳ型
、 、ＣＣＯ型あるいはＢＢＤ型の走査回路基板上に積
層させている。この場合、積層される非晶質シリコンの
うち、走査回路基板上の電極端やコンタクトホール部な
どの段差部にボイドやクラックなどの欠陥が発生しやす
い。これら欠陥が光導電層の画素間分離後に残っている
と、その欠陥部分が選択的に、はやくエツチングされた
り、残存欠陥部分にリーク電流が流れて特性を著しく劣
化させる原因となる。
さらにまた、非晶質シリコンを利用した固体撮像素子に
おいては、平面方向の抵抗が他の材料に比べて若干低い
ため、解像度が大きく劣化し、混色も大きい。この欠点
を除去すべく非晶質シリコン膜を高抵抗化した場合、キ
ャリア移動度が低下したり、トラップ密度の増加に伴な
う残像の増加などの欠点があった。
おいては、平面方向の抵抗が他の材料に比べて若干低い
ため、解像度が大きく劣化し、混色も大きい。この欠点
を除去すべく非晶質シリコン膜を高抵抗化した場合、キ
ャリア移動度が低下したり、トラップ密度の増加に伴な
う残像の増加などの欠点があった。
発明の目的
そこで、本発明の目的は、上述した解像度の劣化や混色
の発生という欠点を除去するために、非晶質シリコン膜
を画素毎に分離させると共に、その際にクラックやボイ
ドなどの欠陥が発生しないように適切に処理工程を進め
、しかも工程の簡略化を図った固体撮像；１８子の製造
方法を提供することにある。
の発生という欠点を除去するために、非晶質シリコン膜
を画素毎に分離させると共に、その際にクラックやボイ
ドなどの欠陥が発生しないように適切に処理工程を進め
、しかも工程の簡略化を図った固体撮像；１８子の製造
方法を提供することにある。
発明の構成
かかる目的を達成するために１本発明では、複数の画素
の走査回路を設けた半導体基板上に光導電膜および透明
電極層をこの順序で配置し、前記半導体基板上の複数の
電極と前記透明電極層とにより前記複数の画素を区画す
るようにした固体撮像素子を製造するにあたり、前記半
導体基板上を覆って前記複数の電極を構成するための電
極層を形成する工程と、前記電極層の上を覆って前記光
導電膜を形成する工程と、前記光導電膜の上を覆って第
１透明電極層を形成する工程と、前記第１透明電極層上
に、前記複数の画素に対応するレジストパターンを形成
する工程と、前記第１透明電極層および前記光導電膜を
前記レジストパターンによってエツチング処理して、こ
れら第１透明電極層および光導電膜の画素間を空間的に
分離する工程と、当該画素間の分離された第１透明電極
層および光導電膜の配置されている前記電極層を前記レ
ジストパターンによってエツチング処理し、当該電極層
を画素間で分離する工程とを具えたことを特徴する。
の走査回路を設けた半導体基板上に光導電膜および透明
電極層をこの順序で配置し、前記半導体基板上の複数の
電極と前記透明電極層とにより前記複数の画素を区画す
るようにした固体撮像素子を製造するにあたり、前記半
導体基板上を覆って前記複数の電極を構成するための電
極層を形成する工程と、前記電極層の上を覆って前記光
導電膜を形成する工程と、前記光導電膜の上を覆って第
１透明電極層を形成する工程と、前記第１透明電極層上
に、前記複数の画素に対応するレジストパターンを形成
する工程と、前記第１透明電極層および前記光導電膜を
前記レジストパターンによってエツチング処理して、こ
れら第１透明電極層および光導電膜の画素間を空間的に
分離する工程と、当該画素間の分離された第１透明電極
層および光導電膜の配置されている前記電極層を前記レ
ジストパターンによってエツチング処理し、当該電極層
を画素間で分離する工程とを具えたことを特徴する。
本発明の第２の形態では、複数の画素の走査回路を設け
た半導体基板上に光導電膜および透明電極層をこの順序
で配置し、半導体基板上の複数の電極と透明電極層とに
より複数の画素を区画するようにした固体撮像素子を製
造するにあたり、半導体基板上を覆って複数の電極を構
成するための電極層を形成する工程と、電極層の上を覆
って光導電膜を形成する工程と、光導電膜の上を覆って
第１透明電極層を形成する工程と、第１透明電極層上に
、複数の画素に対応するレジストパターンを形成する工
程と、第１透明電極層および光導電ｎ々をレジストパタ
ーンによってエツチング処理して、これら第１透明電極
層および光導電膜の画素間を空間的に分離する工程と、
画素間の分離された第１透明電極層および光導電膜の配
置されている電極層をレジストパターンによってエツチ
ング処理し、電極層を画素間で分離する工程と、その分
離された画素間の部分をパッシベーション膜により覆う
工程と、第１透明電極層およびパッシベーション膜を覆
って第２透明電極層を被着する工程と、第２透明電極層
のうち画素間の分離部分に対応する部分に光シールド層
を配置する工程とを具えたことを特徴とする。
た半導体基板上に光導電膜および透明電極層をこの順序
で配置し、半導体基板上の複数の電極と透明電極層とに
より複数の画素を区画するようにした固体撮像素子を製
造するにあたり、半導体基板上を覆って複数の電極を構
成するための電極層を形成する工程と、電極層の上を覆
って光導電膜を形成する工程と、光導電膜の上を覆って
第１透明電極層を形成する工程と、第１透明電極層上に
、複数の画素に対応するレジストパターンを形成する工
程と、第１透明電極層および光導電ｎ々をレジストパタ
ーンによってエツチング処理して、これら第１透明電極
層および光導電膜の画素間を空間的に分離する工程と、
画素間の分離された第１透明電極層および光導電膜の配
置されている電極層をレジストパターンによってエツチ
ング処理し、電極層を画素間で分離する工程と、その分
離された画素間の部分をパッシベーション膜により覆う
工程と、第１透明電極層およびパッシベーション膜を覆
って第２透明電極層を被着する工程と、第２透明電極層
のうち画素間の分離部分に対応する部分に光シールド層
を配置する工程とを具えたことを特徴とする。
発明の実施例
以下に、図面を参照して、本発明の詳細な説明する。
第１図（Ａ）〜（Ｄ）は本発明固体撮像素子の製造方法
の順次の工程の一例を示し、ここで、１００は走査回路
基板、２００は光導電膜部分を示す、走査回路基板１０
０は公知のい力１なる形態であってもよ“ 〈１例えば
、ＭＯＳ型素子、ｃｃｏあるいはＢＢＤで構成できる。
の順次の工程の一例を示し、ここで、１００は走査回路
基板、２００は光導電膜部分を示す、走査回路基板１０
０は公知のい力１なる形態であってもよ“ 〈１例えば
、ＭＯＳ型素子、ｃｃｏあるいはＢＢＤで構成できる。
以下では、その−例として、ＭＯＳ型素子により走査回
路基板１００を構成して示す。
路基板１００を構成して示す。
すなわち、走査回路基板１００は、ソースｌ、ドレイン
２およびゲート３から成るＭＯＳ電界効果トランジスタ
を有し、各ＭＯＳ電界効果トランジスタ間を５ｉ０２絶
縁層４で分離する。ゲート３はＰＳＧ （リンシリケー
トガラス）あるいはＳｉＯ＋による絶縁層５に埋め込ま
れている。６はソース１に接続された電極であり、この
電極６をＰＳ（ｉ、 ５ｉ０２゜Ｓｉ３Ｎ４あるいはポ
リイミド等の有機物による絶縁層７により覆って、その
上に、ソースｌに接続され、後述する工程を経てから１
画素を区画する電極層８を一様に配置する。電極層８と
してはＡＪＩ −Ｓｉ 、 ＡｆＬ −５ｉ−Ｃ：ｕ
またはＭｏなどの遷移金属を用いることができる。
２およびゲート３から成るＭＯＳ電界効果トランジスタ
を有し、各ＭＯＳ電界効果トランジスタ間を５ｉ０２絶
縁層４で分離する。ゲート３はＰＳＧ （リンシリケー
トガラス）あるいはＳｉＯ＋による絶縁層５に埋め込ま
れている。６はソース１に接続された電極であり、この
電極６をＰＳ（ｉ、 ５ｉ０２゜Ｓｉ３Ｎ４あるいはポ
リイミド等の有機物による絶縁層７により覆って、その
上に、ソースｌに接続され、後述する工程を経てから１
画素を区画する電極層８を一様に配置する。電極層８と
してはＡＪＩ −Ｓｉ 、 ＡｆＬ −５ｉ−Ｃ：ｕ
またはＭｏなどの遷移金属を用いることができる。
光導電ｎ！ｉｉ部分２００は、電極層８を下地電極とし
て、その上に形成される。下地電極８の上にまずノンド
ープのままのｎ形非晶質シリコン膜またはボロンを添加
した高抵抗のｉ形の非晶質シリコン膜９を配置し、この
ｎ形（ｉ形）非晶質シリコン膜９の上に不純物添加によ
るｐ十形非晶質シリコン膜１０を配置し、さらにこのｐ
＋形非晶質シリコンＩＩ！２１０の上にＩＴＯなどの第
１透明電極層１１を配置する。
て、その上に形成される。下地電極８の上にまずノンド
ープのままのｎ形非晶質シリコン膜またはボロンを添加
した高抵抗のｉ形の非晶質シリコン膜９を配置し、この
ｎ形（ｉ形）非晶質シリコン膜９の上に不純物添加によ
るｐ十形非晶質シリコン膜１０を配置し、さらにこのｐ
＋形非晶質シリコンＩＩ！２１０の上にＩＴＯなどの第
１透明電極層１１を配置する。
ついで、第１図（Ａ）に示すように、透明電極層ｌｌ上
に画素領域に対応してレジストパターン１２を形成して
からエツチングを行い、第１図（Ｂ）に示すように、ま
ず光導電膜部分２００に対して画素間の分離を行う、つ
いで、同じレジストパターンを用いて、下地電極８に対
するエツチングを行って第１図（Ｃ）に示すように、溝
１３を形成して、下地電極８の画素間の分離を行う、こ
のように、本発明では、光導電膜部分２００の画素分離
と、下地電極８の画素分離とを同一のエツチングマスク
を用いて行うので、レジストパターンを２回形成して除
去する工程を１回に減らすことができ、以て工程の簡略
化を図ることができると共に、セルフアライメントによ
ってパターンの合わせずれがない利点も生じる。
に画素領域に対応してレジストパターン１２を形成して
からエツチングを行い、第１図（Ｂ）に示すように、ま
ず光導電膜部分２００に対して画素間の分離を行う、つ
いで、同じレジストパターンを用いて、下地電極８に対
するエツチングを行って第１図（Ｃ）に示すように、溝
１３を形成して、下地電極８の画素間の分離を行う、こ
のように、本発明では、光導電膜部分２００の画素分離
と、下地電極８の画素分離とを同一のエツチングマスク
を用いて行うので、レジストパターンを２回形成して除
去する工程を１回に減らすことができ、以て工程の簡略
化を図ることができると共に、セルフアライメントによ
ってパターンの合わせずれがない利点も生じる。
ついで、第１図（Ｄ）に示すように、溝１３に？溝分離
のパッシベーション膜１４トしてｐ形５ｉ３Ｎａ ＋！
ｌ；＋０２などの無機物やポリイミドなどの有機物をプ
ラズマＣｖ［］法などによって付着させる。
のパッシベーション膜１４トしてｐ形５ｉ３Ｎａ ＋！
ｌ；＋０２などの無機物やポリイミドなどの有機物をプ
ラズマＣｖ［］法などによって付着させる。
さらに、ｉ明室極層１１およびこのパッジベージ冒ン膜
１４を覆って全面に第２の透明電極層１５を付着し、そ
の透明電極層１５のうち、画素間分離領域には金属によ
る光シールド層１６を被着する。
１４を覆って全面に第２の透明電極層１５を付着し、そ
の透明電極層１５のうち、画素間分離領域には金属によ
る光シールド層１６を被着する。
このようにして形成した固体撮像素子の表面は第２図に
示すようになる。
示すようになる。
なお、上側では、光導電膜部分は、表面側から透明電極
層１１．１５−ｐ＋十形非晶質シリコン膜０−ｎ形（ｉ
形）非晶質シリコン膜９．が配置された構造としたが、
下地電極８とｎ形（ｉ形）非晶質シリコン膜９との間に
ｐ−形非晶買シリコン膜を配置したり、あるいはこれら
の構造のうち透明型Ｆｉ層を設けない構造としてもよい
。
層１１．１５−ｐ＋十形非晶質シリコン膜０−ｎ形（ｉ
形）非晶質シリコン膜９．が配置された構造としたが、
下地電極８とｎ形（ｉ形）非晶質シリコン膜９との間に
ｐ−形非晶買シリコン膜を配置したり、あるいはこれら
の構造のうち透明型Ｆｉ層を設けない構造としてもよい
。
発明の効果
以上から明らかなように、本発明によれば、画素間が完
全に分離されているので、解像度の劣化および混色の発
生を完全に防止でき、しかもかかる分離は、まず非晶質
シリコン膜を一様な下地電極上に付着してから行うので
、従来のように下１ 地電極の端にステップ部分
が形成されている場合に発生するボイドやクラッタなど
の欠陥を防止できる。いかもまた、非晶質シリコン膜の
分離および下地電極の分離を同一のレジストマスクを用
いてセルフアライメントの状態で行うことができるので
、マスクの合わせずれがなく、かつ工程の簡略化を図る
ことができる。
全に分離されているので、解像度の劣化および混色の発
生を完全に防止でき、しかもかかる分離は、まず非晶質
シリコン膜を一様な下地電極上に付着してから行うので
、従来のように下１ 地電極の端にステップ部分
が形成されている場合に発生するボイドやクラッタなど
の欠陥を防止できる。いかもまた、非晶質シリコン膜の
分離および下地電極の分離を同一のレジストマスクを用
いてセルフアライメントの状態で行うことができるので
、マスクの合わせずれがなく、かつ工程の簡略化を図る
ことができる。
さらに加えて、本発明により形成された固体撮像素子は
、平面方向の抵抗が低くても移動度が大きく、かつトラ
ップ密度の小さい膜組成を利用できるので、短波長分光
感度が劣化せず、かつ、残像の少ない特性を得ることが
できる。さらにまた、光シールド層を金属層で形成する
ので、透明電極層の段差切れなどがなく、その信頼度を
高めるのに寄与する。
、平面方向の抵抗が低くても移動度が大きく、かつトラ
ップ密度の小さい膜組成を利用できるので、短波長分光
感度が劣化せず、かつ、残像の少ない特性を得ることが
できる。さらにまた、光シールド層を金属層で形成する
ので、透明電極層の段差切れなどがなく、その信頼度を
高めるのに寄与する。
第１図（Ａ）〜（Ｄ）は本発明における一連の製造工程
を示す断面図、 第２図は本発明により形成された固体撮像素子の表面を
示す平面図である。 １・・・ソース、 ２・・・ドレイン、 ３・・・ゲート、 ４・・・絶縁層。 ５・・・絶縁層。 ６・・・電極、 ７・・・絶縁層、 ８・・・下地電極、 ９・・・ｎ （ｉ）形非晶質シリコン膜、ｌＯ・・・Ｐ
十形非晶質シリコン膜、 １１・・・第１透明電極層、 １２・・・レジストパターン、 １３・・・分離溝、 １４・・・パッシベーション膜、 １５・・・第２透明電極層、 １６・・・光シールド層。 手続補正書 昭和６０年１月８日 特許庁長官 志 賀 学 殿 １、事件の表示 特願昭５ｉ９−２２０５４７号 ２、発明の
名称 固体撮像素子の製造方法 ３、補正をする者 事件、との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 ６、補正の対象 明細書のｆ３、発明の詳細な説明」の欄７、補正の内容
を示す断面図、 第２図は本発明により形成された固体撮像素子の表面を
示す平面図である。 １・・・ソース、 ２・・・ドレイン、 ３・・・ゲート、 ４・・・絶縁層。 ５・・・絶縁層。 ６・・・電極、 ７・・・絶縁層、 ８・・・下地電極、 ９・・・ｎ （ｉ）形非晶質シリコン膜、ｌＯ・・・Ｐ
十形非晶質シリコン膜、 １１・・・第１透明電極層、 １２・・・レジストパターン、 １３・・・分離溝、 １４・・・パッシベーション膜、 １５・・・第２透明電極層、 １６・・・光シールド層。 手続補正書 昭和６０年１月８日 特許庁長官 志 賀 学 殿 １、事件の表示 特願昭５ｉ９−２２０５４７号 ２、発明の
名称 固体撮像素子の製造方法 ３、補正をする者 事件、との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 ６、補正の対象 明細書のｆ３、発明の詳細な説明」の欄７、補正の内容
Claims (1)
- 【特許請求の範囲】 １）複数の画素の走査回路を設けた半導体基板上に光導
電膜および透明電極層をこの順序で配置し、前記半導体
基板上の複数の電極と前記透明電極層とにより前記複数
の画素を区画するようにした固体撮像素子を製造するに
あたり、 前記半導体基板上を覆って前記複数の電極を構成するた
めの電極層を形成する工程と、 前記電極層の上を覆って前記光導電膜を形成する工程と
、 前記光導電膜の上を覆って第１透明電極層を形成する工
程と、 前記第１透明電極層上に、前記複数の画素に対応するレ
ジストパターンを形成する工程と、前記第１透明電極層
および前記光導電膜を前記レジストパターンによってエ
ッチング処理して、これら第１透明電極層および光導電
膜の画素間を空間的に分離する工程と、 当該画素間の分離された第１透明電極層および光導電膜
の配置されている前記電極層を前記レジストパターンに
よってエッチング処理し、当該電極層を画素間で分離す
る工程とを具えたことを特徴とする固体撮像素子の製造
方法。 ２）複数の画素の走査回路を設けた半導体基板上に光導
電膜および透明電極層をこの順序で配置し、前記半導体
基板上の複数の電極と前記透明電極層とにより前記複数
の画素を区画するようにした固体撮像素子を製造するに
あたり、 前記半導体基板上を覆って前記複数の電極を構成するた
めの電極層を形成する工程と、 前記電極層の上を覆って前記光導電膜を形成する工程と
、 前記光導電膜の上を覆って第１透明電極層を形成する工
程と、 前記第１透明電極層上に、前記複数の画素に対応するレ
ジストパターンを形成する工程と、前記第１透明電極層
および前記光導電膜を前記レジストパターンによってエ
ッチング処理して、これら第１透明電極層および光導電
膜の画素間を空間的に分離する工程と、 当該画素間の分離された第１透明電極層および光導電膜
の配置されている前記電極層を前記レジストパターンに
よってエッチング処理し、当該電極層を画素間で分離す
る工程と、 その分離された画素間の部分をパッシベーション膜によ
り覆う工程と、 前記第１透明電極層および前記パッシベー ション膜を覆って第２透明電極層を被着する工程と、 該第２透明電極層のうち前記画素間の分離部分に対応す
る部分に光シールド層を配置する工程とを具えたことを
特徴とする固体撮像素子の製造方法。 ３）特許請求の範囲第１項または第２項に記載の固体撮
像素子の製造方法において、前記光導電膜は、光の入射
表面側から深さ方向に、ｐ＾＋形非晶質シリコン膜およ
びｎ形またはｉ形非晶質シリコン膜を配置してなること
を特徴とする固体撮像素子の製造方法。 ４）特許請求の範囲第１項または第２項に記載の固体撮
像素子の製造方法において、前記光導電膜は、光の入射
表面側から深さ方向に、ｐ＾＋形非晶質シリコン膜、ｎ
形またはｉ形非晶質シリコン膜およびｐ＾−形非晶質シ
リコン膜を配置してなることを特徴とする固体撮像素子
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220547A JPS6199370A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子の製造方法 |
| US06/790,015 US4694317A (en) | 1984-10-22 | 1985-10-22 | Solid state imaging device and process for fabricating the same |
| US07/077,157 US4735908A (en) | 1984-10-22 | 1987-07-24 | Process for fabricating solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220547A JPS6199370A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199370A true JPS6199370A (ja) | 1986-05-17 |
| JPH0586867B2 JPH0586867B2 (ja) | 1993-12-14 |
Family
ID=16752699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220547A Granted JPS6199370A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2434144A (en) * | 2004-11-10 | 2007-07-18 | Tokiwa Corp | Application content extrusion container |
-
1984
- 1984-10-22 JP JP59220547A patent/JPS6199370A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2434144A (en) * | 2004-11-10 | 2007-07-18 | Tokiwa Corp | Application content extrusion container |
| GB2434144B (en) * | 2004-11-10 | 2008-11-26 | Tokiwa Corp | Fluid extruding container |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0586867B2 (ja) | 1993-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225212B1 (en) | Corrosion resistant imager | |
| JP5366400B2 (ja) | 連続した膜を使用する集積されたｍｉｓ光電性デバイス | |
| JP5441721B2 (ja) | 連続した膜を使用する集積されたｍｉｓ光電性デバイス | |
| US7402468B2 (en) | Flat panel display and method of fabricating the same | |
| US20020050795A1 (en) | Active matrix organic el display device and method of forming the same | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| JP4600964B2 (ja) | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 | |
| US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
| US4796072A (en) | Solid-state imaging device with potential barriers between pixels | |
| US6465286B2 (en) | Method of fabricating an imager array | |
| US7633091B2 (en) | Structure for an image TFT array for an indirect X-ray sensor | |
| JPH0534709A (ja) | 液晶表示装置 | |
| JP4478215B2 (ja) | 耐腐食性イメージング装置 | |
| KR100646787B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPS6199369A (ja) | 固体撮像素子 | |
| JPH0586867B2 (ja) | ||
| JPH069242B2 (ja) | 固体撮像素子およびその製造方法 | |
| WO1998032173A9 (en) | Corrosion resistant imager | |
| JPS6199371A (ja) | 固体撮像素子の製造方法 | |
| JPS61133658A (ja) | 固体撮像素子およびその製造方法 | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JPS61136263A (ja) | 固体撮像素子およびその製造方法 | |
| EP0504396A1 (en) | An imager having improved thin film transistor and photosensitive device structures | |
| JPS61136262A (ja) | 固体撮像素子およびその製造方法 | |
| KR940003558B1 (ko) | 반도체 장치의 평탄화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |