JPS62100539U - - Google Patents
Info
- Publication number
- JPS62100539U JPS62100539U JP19127485U JP19127485U JPS62100539U JP S62100539 U JPS62100539 U JP S62100539U JP 19127485 U JP19127485 U JP 19127485U JP 19127485 U JP19127485 U JP 19127485U JP S62100539 U JPS62100539 U JP S62100539U
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- host devices
- interface
- interface control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Description
第１図は本考案の実施例のブロツク図である。
１……シリアルインタフエース用パラレル、シ
リアル変換ＬＳＩ，２，３……インタフエース制
御信号、４……パラレル・インターフエース制御
回路、５……パラレル・インタフエース用データ
レシーバＩＣ、６，１０……シリアル・インタフ
エース制御回路、７……受信データバツフアＩＣ
、８……データバス、９……インタフエース制御
用ＣＰＵ、１１……接続要求信号、１２……内部
制御信号、１３……割込み制御回路、１４……デ
ータマルチプレクサＬＳＩ、１５……インタフエ
ース選択回路、１６……データラツチＩＣ、１７
……内部制御回路、１８……制御信号マルチプレ
クサＬＳＩ、１９……印字制御回路、２０……印
字終了信号、２１……優先順位制御用ＣＰＵ、２
２……セレクト信号、２３……優先順位決定回路
。
リアル変換ＬＳＩ，２，３……インタフエース制
御信号、４……パラレル・インターフエース制御
回路、５……パラレル・インタフエース用データ
レシーバＩＣ、６，１０……シリアル・インタフ
エース制御回路、７……受信データバツフアＩＣ
、８……データバス、９……インタフエース制御
用ＣＰＵ、１１……接続要求信号、１２……内部
制御信号、１３……割込み制御回路、１４……デ
ータマルチプレクサＬＳＩ、１５……インタフエ
ース選択回路、１６……データラツチＩＣ、１７
……内部制御回路、１８……制御信号マルチプレ
クサＬＳＩ、１９……印字制御回路、２０……印
字終了信号、２１……優先順位制御用ＣＰＵ、２
２……セレクト信号、２３……優先順位決定回路
。
Claims (1)
- 複数の上位装置とのインターフエイスを持ち、
前記複数の上位装置から印字命令をタイムシエア
リング的に実行することを特徴とするプリンタの
インターフエース制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19127485U JPS62100539U (ja) | 1985-12-11 | 1985-12-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19127485U JPS62100539U (ja) | 1985-12-11 | 1985-12-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100539U true JPS62100539U (ja) | 1987-06-26 |
Family
ID=31145263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19127485U Pending JPS62100539U (ja) | 1985-12-11 | 1985-12-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100539U (ja) |
-
1985
- 1985-12-11 JP JP19127485U patent/JPS62100539U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530829B2 (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法 | |
| JPS62100539U (ja) | ||
| JPS5937633U (ja) | キ−ボ−ド付プリンタ | |
| JPH0365338U (ja) | ||
| JPS59160357U (ja) | マルチｃｐｕシステム | |
| JPH01127048U (ja) | ||
| JPS6194951U (ja) | ||
| JPS6218759U (ja) | ||
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPH0161754U (ja) | ||
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS63118659U (ja) | ||
| JPS635501U (ja) | ||
| JPH02108127U (ja) | ||
| JPS61103750U (ja) | ||
| JPS63118641U (ja) | ||
| JPS64141U (ja) | ||
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPH0181794U (ja) | ||
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS6020654U (ja) | マイクロプロセツサ割込回路 | |
| JPS60116758U (ja) | デ−タ転送制御装置 | |
| JPH0172646U (ja) | ||
| JPH02108144U (ja) | ||
| JPS60112857U (ja) | マイクロプロセツサ間のデ−タ転送回路 |