JPS62102352A - 小型電子式計算機 - Google Patents
小型電子式計算機Info
- Publication number
- JPS62102352A JPS62102352A JP24374585A JP24374585A JPS62102352A JP S62102352 A JPS62102352 A JP S62102352A JP 24374585 A JP24374585 A JP 24374585A JP 24374585 A JP24374585 A JP 24374585A JP S62102352 A JPS62102352 A JP S62102352A
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- input
- section
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、２進数や８進数等、１０進数以外のデータを
用いて演算処理を行うことができる小型電子式計算機に
関する。
用いて演算処理を行うことができる小型電子式計算機に
関する。
従来、小型電子式計算機においては、２進数。
８進数、１６進数等、１０進数以外のデータを扱うこと
ができるものが提案されており１種々のＮ進演算あるい
はＮ進数から他のＮ′進数への変換（例えば２進数から
８進数の変換、１０進数から１６進数の変換等）等の処
理を行うことができる。
ができるものが提案されており１種々のＮ進演算あるい
はＮ進数から他のＮ′進数への変換（例えば２進数から
８進数の変換、１０進数から１６進数の変換等）等の処
理を行うことができる。
上記のような小型電子式計算機にあっては１例えば１０
進数モードを措定するＤＥＣキー、１６進数モードを指
定するＩＩ ＥＸキー等を備え、上記各モード指定キー
を操作することにより指定されたＮｉ１１ｉ演算を可能
とし、またＮ進数モード時に置数を行い他のＮ′進数モ
ードに切換えることにより数値の変換を行うことができ
るように構成されている。
進数モードを措定するＤＥＣキー、１６進数モードを指
定するＩＩ ＥＸキー等を備え、上記各モード指定キー
を操作することにより指定されたＮｉ１１ｉ演算を可能
とし、またＮ進数モード時に置数を行い他のＮ′進数モ
ードに切換えることにより数値の変換を行うことができ
るように構成されている。
しかしながら、上述のような小型電子式計算機により、
数個、特に多数個のｌＯ進数表示（データ）を１６進数
表示（データ）に変換する場所には、１つの１０進デー
タを１６進データに変換する毎に、ＤＥＣキー操作−置
数キー操作−ＨＥ Ｘキー操作を繰り返し行わなければ
ならない。また、この様な操作は他のＮ進データからＮ
′進データへの変換においても同様である。従って、キ
ー操作が複雑になり、入力ミス等の誤操作の原因ともな
る。
数個、特に多数個のｌＯ進数表示（データ）を１６進数
表示（データ）に変換する場所には、１つの１０進デー
タを１６進データに変換する毎に、ＤＥＣキー操作−置
数キー操作−ＨＥ Ｘキー操作を繰り返し行わなければ
ならない。また、この様な操作は他のＮ進データからＮ
′進データへの変換においても同様である。従って、キ
ー操作が複雑になり、入力ミス等の誤操作の原因ともな
る。
本発明は上記従来の欠点に鑑み、Ｎ進数からＮ′進数に
変換する際、キー操作の回数を減らし、入力ミス等の誤
操作を防止することを可能とした小型電子式計算機を提
供することを目的とする。
変換する際、キー操作の回数を減らし、入力ミス等の誤
操作を防止することを可能とした小型電子式計算機を提
供することを目的とする。
本発明は上記目的を達成するために、第１の指定手段に
より所定の進数が指定されている時、第２の指定手段に
より他の進数を指定し、その後解除手段により第２の指
定手段により指定された進数のみを解除し、第１の指定
手段により指定された進数に戻ることを要旨とする。
より所定の進数が指定されている時、第２の指定手段に
より他の進数を指定し、その後解除手段により第２の指
定手段により指定された進数のみを解除し、第１の指定
手段により指定された進数に戻ることを要旨とする。
以下本発明の実施例について図面を参照しながら詳述す
る。
る。
第１図は本発明の小型電子式計算機内に設けられた電子
回路である。同図において、キー入力部１は図示、しな
い０〜９．Ａ−Ｆまでの置数キーと。
回路である。同図において、キー入力部１は図示、しな
い０〜９．Ａ−Ｆまでの置数キーと。
ＤＥＣキー、ｆ（ＥＸキー、ＯＣＴキー（８進モードキ
ー）、ＢＩＮキー（２進モードキー）、ＡＣキー等のフ
ァンクションキーを備えている。この置数及びファンク
ションキーを操作することにより２例えば、数値をキー
入力部１から入力し、また後述する演算部２の内容をク
リアするクリア信号や、後述する制御部３へ１０進数等
を指定する信号をキー入力部１から入力する。この様に
して入力した数式データや制御データはキー判断部４へ
入力する。キー判断部４では入力した数値データとクリ
ア信号等の制御データとを選別し、数値データは記憶部
１６へ出力し、制御データはゲート回路５へ出力する。
ー）、ＢＩＮキー（２進モードキー）、ＡＣキー等のフ
ァンクションキーを備えている。この置数及びファンク
ションキーを操作することにより２例えば、数値をキー
入力部１から入力し、また後述する演算部２の内容をク
リアするクリア信号や、後述する制御部３へ１０進数等
を指定する信号をキー入力部１から入力する。この様に
して入力した数式データや制御データはキー判断部４へ
入力する。キー判断部４では入力した数値データとクリ
ア信号等の制御データとを選別し、数値データは記憶部
１６へ出力し、制御データはゲート回路５へ出力する。
また、キー判断部４は（クロック信号φ１に同期してゲ
ート回路５にＡＣ（オールクリア）信号。
ート回路５にＡＣ（オールクリア）信号。
置数信号、ＨＥＸ信号、ＯＣＴ信号、ＢＩＮ信号。
ＤＥＣ信号を出力する。これらの信号はキー入力部１の
操作キーによって得られる信号であり１例えばＡＣ信号
はキー入力部１のＡＣキーを操作することにより得られ
、ＨＥＸキーはキー入力部１のＨＥ Ｘキーを操作する
ことにより得られ、他の信号も同様である。
操作キーによって得られる信号であり１例えばＡＣ信号
はキー入力部１のＡＣキーを操作することにより得られ
、ＨＥＸキーはキー入力部１のＨＥ Ｘキーを操作する
ことにより得られ、他の信号も同様である。
デー１−回路５は、入力するＨＥＸ信号、ＯＣＴ信号、
ＢＩＮ信号、ＤＥＣ信号に対応して設けられたＡＮＤゲ
ー１−、ＯＲゲート、セット−リセット形フリップフロ
ップ（以下単にＦ／Ｆで示す）で構成されている。例え
ばｆ（Ｅ Ｘ信号はＯＲゲート６ａに入力し、ＨＥＸｒ
ｉ号がハイ （以下Ｉ］で示す）信号の時ＯＲゲー１−
６ ａを介してＦ／Ｆ７ａのセット端子に入力する。Ｆ
／Ｆ７ａではＨＥＸ信号がセット（Ｓ）端子に入力する
と、クロック信号φ２が印加されることにより出力（Ｑ
）端子からＨ信号をＯＲゲート８ａ、ＡＮＤゲート９ａ
を介して制御部３のＬＩ Ｅ Ｘ端子に出力し、制御部
３の制御を１６進制御に移行する。同様にキー判断部４
から出力されるＯＣＴ信号もＯＲアゲ−６ｂに入力し、
ＯＣＴ信号がＨ信号の時ＯＲゲート６ｂを介してＦ／Ｆ
７ｂに入力する。Ｆ／Ｆ７ｂではＯＣＴ信号が入力する
とＱ端子よりＨ信号をＯＲゲート３ｂ、ＡＮＤゲー）９
ｂを介して制御部３のＯＣＴ端子に出力し、制御部３の
制御を８進制御に移行する。
ＢＩＮ信号、ＤＥＣ信号に対応して設けられたＡＮＤゲ
ー１−、ＯＲゲート、セット−リセット形フリップフロ
ップ（以下単にＦ／Ｆで示す）で構成されている。例え
ばｆ（Ｅ Ｘ信号はＯＲゲート６ａに入力し、ＨＥＸｒ
ｉ号がハイ （以下Ｉ］で示す）信号の時ＯＲゲー１−
６ ａを介してＦ／Ｆ７ａのセット端子に入力する。Ｆ
／Ｆ７ａではＨＥＸ信号がセット（Ｓ）端子に入力する
と、クロック信号φ２が印加されることにより出力（Ｑ
）端子からＨ信号をＯＲゲート８ａ、ＡＮＤゲート９ａ
を介して制御部３のＬＩ Ｅ Ｘ端子に出力し、制御部
３の制御を１６進制御に移行する。同様にキー判断部４
から出力されるＯＣＴ信号もＯＲアゲ−６ｂに入力し、
ＯＣＴ信号がＨ信号の時ＯＲゲート６ｂを介してＦ／Ｆ
７ｂに入力する。Ｆ／Ｆ７ｂではＯＣＴ信号が入力する
とＱ端子よりＨ信号をＯＲゲート３ｂ、ＡＮＤゲー）９
ｂを介して制御部３のＯＣＴ端子に出力し、制御部３の
制御を８進制御に移行する。
同様に、ＢＩＮ信号がゲート回路５に入力すると（ＢＩ
Ｎ信号が１−１信号の時）、ＯＲゲー１−６０を介して
Ｆ／Ｆ７ｃをセットし、Ｆ／Ｆ７ＣからのＨ信号はＯＲ
ゲート８ｃ、ＡＮＤゲート９Ｃを介して制御部３のＢＩ
Ｎ端子に入力し、制御部３の制御を２進制御に移行する
。さらに、ＤＥＣ信号がゲート回路５に入力すると（Ｄ
ＥＣ信号がＨ信号の時）、ＯＲゲート６ｄを介してＦ／
Ｆ ７ ｄをセットし、Ｆ／Ｆ７ｄからのＩＩ倍信号Ｏ
Ｒゲート１３ｄ、ＡＮＤゲート９ｄを介して制御部３の
ＤＥＣ端子に入力し、制御部３の制御を１０進制御に移
行する。
Ｎ信号が１−１信号の時）、ＯＲゲー１−６０を介して
Ｆ／Ｆ７ｃをセットし、Ｆ／Ｆ７ＣからのＨ信号はＯＲ
ゲート８ｃ、ＡＮＤゲート９Ｃを介して制御部３のＢＩ
Ｎ端子に入力し、制御部３の制御を２進制御に移行する
。さらに、ＤＥＣ信号がゲート回路５に入力すると（Ｄ
ＥＣ信号がＨ信号の時）、ＯＲゲート６ｄを介してＦ／
Ｆ ７ ｄをセットし、Ｆ／Ｆ７ｄからのＩＩ倍信号Ｏ
Ｒゲート１３ｄ、ＡＮＤゲート９ｄを介して制御部３の
ＤＥＣ端子に入力し、制御部３の制御を１０進制御に移
行する。
また、これらのＨＥＸ信号、ＯＣＴ信号、ＢＩＮ信号、
ＤＥＣ信号は、いずれか１つがＨ信号になるのであるが
、このとき、そのＨ信号である１１ＥＸ信号〜ＤＥＣ信
号が入力しない（対応しない）Ｆ ／ Ｆ ７ ａ〜７
ｄをリセットする。例えば、Ｉ（［ＥＸ信号がＨの時、
ＯＲゲート１０ｂ、ＩＯＣ。
ＤＥＣ信号は、いずれか１つがＨ信号になるのであるが
、このとき、そのＨ信号である１１ＥＸ信号〜ＤＥＣ信
号が入力しない（対応しない）Ｆ ／ Ｆ ７ ａ〜７
ｄをリセットする。例えば、Ｉ（［ＥＸ信号がＨの時、
ＯＲゲート１０ｂ、ＩＯＣ。
１０ｄを介してＦ／Ｆ７ｂ、７ｃ、７ｄをリセットする
。同様にＯＣＴ信号がＨ信号の時ＯＲゲー）１０ａ、１
０ｃ、１０ｄ介してＦ ／ Ｆ ７ ａ 。
。同様にＯＣＴ信号がＨ信号の時ＯＲゲー）１０ａ、１
０ｃ、１０ｄ介してＦ ／ Ｆ ７ ａ 。
７ｃ、７ｄをリセットする。この構成は他のＢＩＮ信号
、ＤＥＣ信号がＩ−Ｉ信号のときも同様である。
、ＤＥＣ信号がＩ−Ｉ信号のときも同様である。
この構成により、Ｆ／Ｆ７ａ〜７ｄの中の１つのＦ／Ｆ
のみがセットされることになる。
のみがセットされることになる。
また、ＨＥＸ信号〜ＤＥＣ信号の中の１つの信号がその
信号によりセントされるＦ ／ Ｆ ７ ａ〜７ｄがセ
ントされてるときにゲート回路５に出力されると、ＡＮ
Ｄゲートｌｌａ〜ｌｉｄを介してＦ／Ｆ１２ａ〜１２ｄ
がセントされる。例えば。
信号によりセントされるＦ ／ Ｆ ７ ａ〜７ｄがセ
ントされてるときにゲート回路５に出力されると、ＡＮ
Ｄゲートｌｌａ〜ｌｉｄを介してＦ／Ｆ１２ａ〜１２ｄ
がセントされる。例えば。
ＨＥ Ｘ信号がＦ／Ｆ７ａのセット時に出力されると、
ＡＮＤゲートｌｌａを介してＦ／Ｆ１２ａのセント（Ｓ
）ｍ子にＨ信号が入力し、 Ｆ／Ｆ１２ａをセットす
る。また、ＯＣＴ信号がＦ／Ｆ７ｂのセット時に出力さ
れると、ＡＮＤゲート１１ｂを介してＦ／Ｆ １２ ｂ
のセット（Ｓ）端子にＨ信号が入力し、Ｆ／Ｆ１２ｂを
セントする。
ＡＮＤゲートｌｌａを介してＦ／Ｆ１２ａのセント（Ｓ
）ｍ子にＨ信号が入力し、 Ｆ／Ｆ１２ａをセットす
る。また、ＯＣＴ信号がＦ／Ｆ７ｂのセット時に出力さ
れると、ＡＮＤゲート１１ｂを介してＦ／Ｆ １２ ｂ
のセット（Ｓ）端子にＨ信号が入力し、Ｆ／Ｆ１２ｂを
セントする。
この様にしてＦ／Ｆ １２ ａ等がセントされると。
例えば、Ｆ／Ｆ１２ａのＱ端子からハイ信号が出力され
、制御部３を１６進制御に移行すると共に。
、制御部３を１６進制御に移行すると共に。
このハイ信号はＡＮＤゲート１３ａにも入力する。
この時、ＡＮＤゲート１３ａに置数信号が入力している
と、ＡＮＤゲート１３ａからＯＲゲーｌ−１４ｂ、１４
ｃ、１４ｄを介してＦ／Ｆ７ｂ〜７ｄをリセットする。
と、ＡＮＤゲート１３ａからＯＲゲーｌ−１４ｂ、１４
ｃ、１４ｄを介してＦ／Ｆ７ｂ〜７ｄをリセットする。
このことは、Ｆ／Ｆ１２ｂがセントされＦ／Ｆ １２
ｂのＱ端子からハイ信号が出力された時も同様であり、
この時のハイ信号はＡＮＤゲート１３ｂに入力し同様に
値数信号がＡＮＤゲート１３ｂに入力していれば、ＯＲ
ゲー１−１４ａ、ｆ４ｃ、１４ｄを介してＦ／Ｆ７ａ。
ｂのＱ端子からハイ信号が出力された時も同様であり、
この時のハイ信号はＡＮＤゲート１３ｂに入力し同様に
値数信号がＡＮＤゲート１３ｂに入力していれば、ＯＲ
ゲー１−１４ａ、ｆ４ｃ、１４ｄを介してＦ／Ｆ７ａ。
７ｃ、７ｄをリセフ）・する。さらに、他のＦ／Ｆ１２
ｃ、１２ｄでも同様にＦ／Ｆ１２ｃ、１２ｄがセットさ
れれば、ＡＮＤゲートｔ３ｃ、１３ｄにハイ信号を出力
し、対応するＦ／Ｆ７ａ〜７ｄをリセットする。
ｃ、１２ｄでも同様にＦ／Ｆ１２ｃ、１２ｄがセットさ
れれば、ＡＮＤゲートｔ３ｃ、１３ｄにハイ信号を出力
し、対応するＦ／Ｆ７ａ〜７ｄをリセットする。
一方、Ｆ／Ｆ１２．ａ〜１２ｄの出力信号が入力するＡ
ＮＤゲー）９３〜９ｄには各々インバータ１５ａ 〜１
５ｄを介してＦ／Ｆ７ａ 〜７ｄの出力信号も入力して
いる。従って、たとえばＦ／Ｆ１２ａの出力信号がＨ信
号であっても、 Ｆ／Ｆ７ｂ〜７ｄの出力信号中の１
つの信号でもＩ］倍信号時にはＡＮＤゲート９ａ〜９ｄ
は閉状態である。
ＮＤゲー）９３〜９ｄには各々インバータ１５ａ 〜１
５ｄを介してＦ／Ｆ７ａ 〜７ｄの出力信号も入力して
いる。従って、たとえばＦ／Ｆ１２ａの出力信号がＨ信
号であっても、 Ｆ／Ｆ７ｂ〜７ｄの出力信号中の１
つの信号でもＩ］倍信号時にはＡＮＤゲート９ａ〜９ｄ
は閉状態である。
この様にして制御部３のＤＥＣ端子〜ＨＥＸ端子に入力
した信号に従って制御部３は１０進制御。
した信号に従って制御部３は１０進制御。
１６進制御等を行い、制御部３から各制御信号を記（、
Ｑ部１６を介して演算部２へ出力する。
Ｑ部１６を介して演算部２へ出力する。
記憶部１６ではキー入力部１からキー判断部４を経て入
力された数値データを記憶しており、制御部３からの制
御信号に従って、記憶データを演算部２に出力する。演
算部２では記憶部１６から入力する数値データを制御部
３で指示される１０進数、 １６進数等に変換し、変換
された数値データは再び記憶部１６に入力される。表示
部１８は記憶部１６に記１．αされている数値等のデー
タが表示処理部１８を介して入力され該データを表示す
る。
力された数値データを記憶しており、制御部３からの制
御信号に従って、記憶データを演算部２に出力する。演
算部２では記憶部１６から入力する数値データを制御部
３で指示される１０進数、 １６進数等に変換し、変換
された数値データは再び記憶部１６に入力される。表示
部１８は記憶部１６に記１．αされている数値等のデー
タが表示処理部１８を介して入力され該データを表示す
る。
以上のような回路構成を有する本発明の小型電子式計算
機の表示動作を第２図を用いて以下に説明する。
機の表示動作を第２図を用いて以下に説明する。
同図において、右欄は上述の表示部１８に表示される各
進数の数値データ等の表示内容を示し。
進数の数値データ等の表示内容を示し。
左欄は、上述の様な表示内容はキー入力部１のどのキー
を操作した場合に表れるのかを示す。ここでキー入力端
（左欄）内の５． ロロＴ区７．［。
を操作した場合に表れるのかを示す。ここでキー入力端
（左欄）内の５． ロロＴ区７．［。
口Ｅｌ、ＩＩＥＢの記号はキー入力部１のオールクリア
（ＡＣ）キー、ＨＥＸキー、ＯＣＴキー、ＢＩＮキー、
ＤＥＣキーが操作されたことを示す。
（ＡＣ）キー、ＨＥＸキー、ＯＣＴキー、ＢＩＮキー、
ＤＥＣキーが操作されたことを示す。
先ず、キー入力部１のＡＣキーを操作して演算部２等内
のデータをクリアする。従って、この時表示部１８の表
示内容は２０ａに示す様に数値“０”が表示されている
。
のデータをクリアする。従って、この時表示部１８の表
示内容は２０ａに示す様に数値“０”が表示されている
。
次にキー入力部１のＨＥＸキーを操作すると。
前述のようにＦ／Ｆ７ａをセットし、制御部３をＩ６進
モードに設定する。この時２表示部１８に表示される表
示内容は２０ｂに示す様に“０°表示上に１−１１Ｅ
Ｘの文字を表示し、ＩＩＥＸモード（１６進モード）で
あることを示す。
モードに設定する。この時２表示部１８に表示される表
示内容は２０ｂに示す様に“０°表示上に１−１１Ｅ
Ｘの文字を表示し、ＩＩＥＸモード（１６進モード）で
あることを示す。
次に１６進数で置数キーにより数値“７ＦＣ”を入力す
ると、記憶部１６に入力されるとともに表示部１８にお
いて“７ＦＣ”が表示され１表示内容を２０Ｃに示すよ
うに表示する。次にＯＣＴキーを操作すると、前述の１
６進数の数値“７ＦＣ”が演算部２において８進数に変
換される。この８進数に変換された数値データ“３７７
４”は表示部１８に表示内容２０ｄに示すように表示さ
れる。
ると、記憶部１６に入力されるとともに表示部１８にお
いて“７ＦＣ”が表示され１表示内容を２０Ｃに示すよ
うに表示する。次にＯＣＴキーを操作すると、前述の１
６進数の数値“７ＦＣ”が演算部２において８進数に変
換される。この８進数に変換された数値データ“３７７
４”は表示部１８に表示内容２０ｄに示すように表示さ
れる。
この表示には同時に、８進数の表示であることを示すた
めＯＣＴの文字が数値表示と共に表示されている。また
、この時ゲート回路５内はＯＣＴ信号の入力により、Ｆ
／Ｆ７ａがリセットされ、Ｆ／Ｆ７ｂのみがセットされ
た状態である。従って。
めＯＣＴの文字が数値表示と共に表示されている。また
、この時ゲート回路５内はＯＣＴ信号の入力により、Ｆ
／Ｆ７ａがリセットされ、Ｆ／Ｆ７ｂのみがセットされ
た状態である。従って。
次に数値“３４７″をキー入力部１から入力しても制御
部３は８進モードに設定されている為２表示内容は２０
ｅに示すように８進数の“３４７”を表示する。
部３は８進モードに設定されている為２表示内容は２０
ｅに示すように８進数の“３４７”を表示する。
次にＡＣキーを操作することにより表示内容を２Ｏｆに
示すように、“０”とする。しかし、この操作によりＦ
／Ｆ７ｂはリセットされない為５８進モードを示すＯＣ
Ｔの文字は表示されたままである。
示すように、“０”とする。しかし、この操作によりＦ
／Ｆ７ｂはリセットされない為５８進モードを示すＯＣ
Ｔの文字は表示されたままである。
次に本発明の要部であるＩ（Ｅ Ｘキーを２変操作する
ことにより、Ｆ／Ｆ７ａ、１２ａを共にセット状態にす
ると、Ｆ／Ｆ１２ａは１６進モードに設定（ロック）さ
れる。しかも制御部３が１６進モードに設定される為２
表示部１８は表示内容２０ｇに示すように、１６進モー
ドであることを示すＩＩ ＥＸの文字と、数値“０”を
表示する。
ことにより、Ｆ／Ｆ７ａ、１２ａを共にセット状態にす
ると、Ｆ／Ｆ１２ａは１６進モードに設定（ロック）さ
れる。しかも制御部３が１６進モードに設定される為２
表示部１８は表示内容２０ｇに示すように、１６進モー
ドであることを示すＩＩ ＥＸの文字と、数値“０”を
表示する。
次に１６進数“５ＡＦＥ″をキー入力部１より入力する
と２表示部１８には表示内容２０ｈに示す様にＨＥＸの
文字と“５ＡＦＥ”の数値が表示される。
と２表示部１８には表示内容２０ｈに示す様にＨＥＸの
文字と“５ＡＦＥ”の数値が表示される。
その後、ＯＣＴキーを操作すると、演算部２により１６
進数″５ＡＦＥ”が８進数” ５５３７６“に変換され
９表示内容２０ｉに示すようにＯＣＴの文字と共に“５
５３７６″の数値が表示される。この時。
進数″５ＡＦＥ”が８進数” ５５３７６“に変換され
９表示内容２０ｉに示すようにＯＣＴの文字と共に“５
５３７６″の数値が表示される。この時。
Ｆ ／ Ｆ ７ ａはリセットされ、Ｆ／Ｆ７ｂがセン
トされて制御部３は８進モードに移行している。しかし
、Ｆ／Ｆ１２ａはセットされた状態のままである。
トされて制御部３は８進モードに移行している。しかし
、Ｆ／Ｆ１２ａはセットされた状態のままである。
次に、ＤＥＣキーを操作すると、Ｆ’／Ｆ７ｂはリセッ
トされ、Ｆ／Ｆ７ｄがセントされて、制御部３を１０進
モードに移行する。従って、演算部２において８進数“
５５３７６″は１０進数“２３２９４″に変換され表示
内容２０ｊに示すようにＤＥＣの文字と“２３２９４”
の数値表示を行う。
トされ、Ｆ／Ｆ７ｄがセントされて、制御部３を１０進
モードに移行する。従って、演算部２において８進数“
５５３７６″は１０進数“２３２９４″に変換され表示
内容２０ｊに示すようにＤＥＣの文字と“２３２９４”
の数値表示を行う。
この状態で、新たに数値“９２”がキー入力部１から入
力すると、キー判断部４がら置数信号が。
力すると、キー判断部４がら置数信号が。
ＡＮＤゲート１３ａ、ＯＲゲート１４ｄ、１０ｄを介し
てＦ／Ｆ ７ ｄへ出力され、Ｆ／Ｆ７ｄをリセットす
る。Ｆ／Ｆ ７ ｄがリセットされると、インバータ１
５ｄを介してＡＮＤゲート９ａが開状態となり、制御部
３を１６進モードに戻す。
てＦ／Ｆ ７ ｄへ出力され、Ｆ／Ｆ７ｄをリセットす
る。Ｆ／Ｆ ７ ｄがリセットされると、インバータ１
５ｄを介してＡＮＤゲート９ａが開状態となり、制御部
３を１６進モードに戻す。
従って、改めてＨＥＸキーを操作することなく制御部３
を上述のようにロックした１６進モードに戻すことがで
きる。また、この時の表示内容は２０ｋに示すようにＨ
Ｅ Ｘの文字と数値“９２”を表示する。
を上述のようにロックした１６進モードに戻すことがで
きる。また、この時の表示内容は２０ｋに示すようにＨ
Ｅ Ｘの文字と数値“９２”を表示する。
さらに、この１６進数の数値″９２”を２進数に変換す
る場合には、ＢＩＮキーを操作して、制御部３を２進モ
ードに移行しく但し、この時にもＦ／Ｆｌ ２ａはセッ
トされたままである）１表示内容を２０１に示すように
２進数の“１００１００１０″とする。
る場合には、ＢＩＮキーを操作して、制御部３を２進モ
ードに移行しく但し、この時にもＦ／Ｆｌ ２ａはセッ
トされたままである）１表示内容を２０１に示すように
２進数の“１００１００１０″とする。
この状態から再度新しい数値“３Ｃ”をキー入力部１か
ら入力すると、上述と同様に制御部３は１６進モードに
戻り、改めてＨＥＸキーを操作することなく表示内容２
０ｍに示すように１６進モードの数値“３Ｃ”を表示す
ることができる。
ら入力すると、上述と同様に制御部３は１６進モードに
戻り、改めてＨＥＸキーを操作することなく表示内容２
０ｍに示すように１６進モードの数値“３Ｃ”を表示す
ることができる。
ここで、ＡＣキーが操作されると、Ｆ／Ｆ１２ａはりセ
ントされ、Ｆ／Ｆ１２ａのロックは解除されるが、Ｆ／
Ｆ７ａがセントされている為、制御部３はＩ６進モード
のままであり、数値のみがクリアされて表示内容は２０
ｎに示すようになる。この状態ではすでに■１ＥＸ（１
６進）モードのロックは解除されている為９次にＤＥＣ
キーが操作され。
ントされ、Ｆ／Ｆ１２ａのロックは解除されるが、Ｆ／
Ｆ７ａがセントされている為、制御部３はＩ６進モード
のままであり、数値のみがクリアされて表示内容は２０
ｎに示すようになる。この状態ではすでに■１ＥＸ（１
６進）モードのロックは解除されている為９次にＤＥＣ
キーが操作され。
表示部１８の表示内容が２０ｐの様に表示された後、置
数キーを操作して数値“１１３”を入力しても１６進モ
ードには戻らず、制御部３は１０進モードのままの状態
である。従って１表示部１８の表示内容は２０ｑに示す
ように１０進モードのＤＥＣの文字と数値“１１３”が
表示される。さらにＡＣキ−を操作しても数値のみがク
リアされて、制御部３はｌＯ進モードのままであり１表
示内容は２０ｒに示すように数値のみがクリアされて“
０”表示となり、ＤＥＣの文字は表示されたまである。
数キーを操作して数値“１１３”を入力しても１６進モ
ードには戻らず、制御部３は１０進モードのままの状態
である。従って１表示部１８の表示内容は２０ｑに示す
ように１０進モードのＤＥＣの文字と数値“１１３”が
表示される。さらにＡＣキ−を操作しても数値のみがク
リアされて、制御部３はｌＯ進モードのままであり１表
示内容は２０ｒに示すように数値のみがクリアされて“
０”表示となり、ＤＥＣの文字は表示されたまである。
以上のようにＨＢＸキーを２度続けて操作することによ
り、１６進モードにロック（Ｆ／Ｆ１２ａをセットし）
、他の進数に制御部３を移行し、その進数の数値表示を
行った後、新たにキー入力部１から数値を入力すると制
御部３は改めてＨＥ Ｘキーを操作することなくロック
された１６進モードに戻り、】６進モードで数値表示を
行うことができる。このことは他の進数、たとえは、１
０進数、８進数、２進数においても同様にロックするこ
とができ、その場合には、ＤＥＣキー、又はＯＣＴキー
、又はＢＩＮキーを２度続けて操作し、 Ｆ／Ｆ１２
ｄ又は１２ｂ、又は１２ｃをセント（ロック）すれば良
い。
り、１６進モードにロック（Ｆ／Ｆ１２ａをセットし）
、他の進数に制御部３を移行し、その進数の数値表示を
行った後、新たにキー入力部１から数値を入力すると制
御部３は改めてＨＥ Ｘキーを操作することなくロック
された１６進モードに戻り、】６進モードで数値表示を
行うことができる。このことは他の進数、たとえは、１
０進数、８進数、２進数においても同様にロックするこ
とができ、その場合には、ＤＥＣキー、又はＯＣＴキー
、又はＢＩＮキーを２度続けて操作し、 Ｆ／Ｆ１２
ｄ又は１２ｂ、又は１２ｃをセント（ロック）すれば良
い。
尚２本実施例ではキー入力部１からＨＥＸキー。
ＯＣＴキー、ＢＩＮキー、ＤＥＣキーを操作して１６進
数、８進数、２進数、 １０進数間での数値の進数変換
を説明したが２以上の進数に限らず他の進数を用いても
同様に実施することができることは勿論である。
数、８進数、２進数、 １０進数間での数値の進数変換
を説明したが２以上の進数に限らず他の進数を用いても
同様に実施することができることは勿論である。
また２本発実施例では所定のｎ進モードにロックする為
にＨＥ Ｘキー、ＯＣＴキー、ＢＩＮキー。
にＨＥ Ｘキー、ＯＣＴキー、ＢＩＮキー。
ＤＥＣキーを２回操作したが、これに限ることなく、モ
ードをロックするためのキーを別に設け。
ードをロックするためのキーを別に設け。
このキーの操作によりモードをロックするようにしても
よい。
よい。
以上詳細に説明したように本発明によれば、数個のデー
タをＮ進数からＮ′進数に変換する際。
タをＮ進数からＮ′進数に変換する際。
所望のＮ進数をロックすることにより、他のＮ′進数に
表示変換したとしても置数キーの操作によりロックした
Ｎ進数に戻すことができ、キー操作の回数を減らすこと
ができる。従って、複雑なキー操作を必要と廿ず、入力
ミス等の誤操作を防止することができる。
表示変換したとしても置数キーの操作によりロックした
Ｎ進数に戻すことができ、キー操作の回数を減らすこと
ができる。従って、複雑なキー操作を必要と廿ず、入力
ミス等の誤操作を防止することができる。
また、実施例で説明した様゛に、所望のＮ進数をロック
しなければ、従来の様にＮ進数をＮ′進数に変換するこ
とも可能であり、進数変換するデータの個数によって使
い分けることができ、効率の良い進数変換操作を行うこ
とができる。
しなければ、従来の様にＮ進数をＮ′進数に変換するこ
とも可能であり、進数変換するデータの個数によって使
い分けることができ、効率の良い進数変換操作を行うこ
とができる。
第１図は本発明の小型電子式計算機の回路ブロック図。
第２図は表示部の表示内容をキー入力との関係を示す構
成図である。 １・・・キー入力部。 ２・・・演算部。 ３・・・制御部。 ４・・・キー判断部。 ５・・・ゲート回路。 １８・・・表示部。 特許 出願人 カシオ計算機株式会社Ｉ！２図
成図である。 １・・・キー入力部。 ２・・・演算部。 ３・・・制御部。 ４・・・キー判断部。 ５・・・ゲート回路。 １８・・・表示部。 特許 出願人 カシオ計算機株式会社Ｉ！２図
Claims (1)
- 置数キー、四則演算キー等を備えたキー入力手段と、該
キー入力手段による入力時の数値データを所定の進数に
設定する設定手段と、入力されている数値データを他の
進数に変換する変換手段とを備え上記変換手段による進
数の変換後にあっても上記設定手段による設定進数が保
持されることを特徴とする小型電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24374585A JPH0682352B2 (ja) | 1985-10-29 | 1985-10-29 | 小型電子式計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24374585A JPH0682352B2 (ja) | 1985-10-29 | 1985-10-29 | 小型電子式計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102352A true JPS62102352A (ja) | 1987-05-12 |
| JPH0682352B2 JPH0682352B2 (ja) | 1994-10-19 |
Family
ID=17108354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24374585A Expired - Fee Related JPH0682352B2 (ja) | 1985-10-29 | 1985-10-29 | 小型電子式計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682352B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155551U (ja) * | 1988-04-20 | 1989-10-25 | ||
| JPH0344739U (ja) * | 1989-09-02 | 1991-04-25 |
-
1985
- 1985-10-29 JP JP24374585A patent/JPH0682352B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155551U (ja) * | 1988-04-20 | 1989-10-25 | ||
| JPH0344739U (ja) * | 1989-09-02 | 1991-04-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682352B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481508A (en) | Input device with a reduced number of keys | |
| JPS61189024A (ja) | コ−ド変換装置 | |
| JPH0682352B2 (ja) | 小型電子式計算機 | |
| US4074262A (en) | Key input circuit | |
| JPS6356581B2 (ja) | ||
| KR960004571B1 (ko) | 스캔데이터 변환회로 | |
| JPS58143383A (ja) | カ−ソル拡大表示回路 | |
| JP2674810B2 (ja) | 多重化ｎ連一致保護回路 | |
| JPS5872234A (ja) | キ−入力方式 | |
| JPS6118783B2 (ja) | ||
| JPS6339783Y2 (ja) | ||
| JPS6227930Y2 (ja) | ||
| Peace | Understanding Data | |
| JP2565145B2 (ja) | 画像表示装置 | |
| SU809150A1 (ru) | Преобразователь двоичного кодаВ дВОичНО-дЕС ТичНый | |
| JPS6022418Y2 (ja) | キ−入力式の電子機器 | |
| JPS5875234A (ja) | 文字入力装置 | |
| JPS635760B2 (ja) | ||
| JPS6223288A (ja) | パルス幅変調回路 | |
| JPS6339943B2 (ja) | ||
| Deavours | ELLE A DE L'INTELLIGENCE ET DE LA CONVERSATION | |
| JPS63151223A (ja) | デコ−ド回路 | |
| JPH0562076B2 (ja) | ||
| JPS6059618B2 (ja) | 定数ロツク表示方式 | |
| JPS61170784A (ja) | 水平スクロ−ル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |