JPS62109151A - 入出力デバイス共用装置 - Google Patents
入出力デバイス共用装置Info
- Publication number
- JPS62109151A JPS62109151A JP25040485A JP25040485A JPS62109151A JP S62109151 A JPS62109151 A JP S62109151A JP 25040485 A JP25040485 A JP 25040485A JP 25040485 A JP25040485 A JP 25040485A JP S62109151 A JPS62109151 A JP S62109151A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- main system
- gate signal
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、入出力デバイス共用装置に関し詳しくは、メ
インシステムの入出力デハイスを特定サブシステムの入
出力デバイスとして切換利用できる入出力デバイス共用
装置に関するものである。
インシステムの入出力デハイスを特定サブシステムの入
出力デバイスとして切換利用できる入出力デバイス共用
装置に関するものである。
従来技術
従来から、#−のキーボード・ディスプレー・プリンタ
等の入出力デバイスを複数のコンピュータシステムにお
いて利用する場合には、前記各種の入出力デバイス自体
を、コネクタ又はスイッチによって切換えて、該当する
コンピュータシステムに接続して使用することが行われ
ている。この方法は、最も簡単で、かつ安価に入出力デ
バイ′スの共用を実現できるものである。
等の入出力デバイスを複数のコンピュータシステムにお
いて利用する場合には、前記各種の入出力デバイス自体
を、コネクタ又はスイッチによって切換えて、該当する
コンピュータシステムに接続して使用することが行われ
ている。この方法は、最も簡単で、かつ安価に入出力デ
バイ′スの共用を実現できるものである。
しかし、この従来の方法は、該当するシステムと入出力
デバイスの接続とが対応しない所謂接続・切換ミスが発
生しやすいという問題があった。
デバイスの接続とが対応しない所謂接続・切換ミスが発
生しやすいという問題があった。
目 的
本発明の目的は、このような従来の問題を解決し、メイ
ンコンピュータシステ11の入出力デバイスを、簡単な
揚成で確実に特定サブコンピュータシステムと共用でき
る入出力デバイス共用装置を提供することにある。
ンコンピュータシステ11の入出力デバイスを、簡単な
揚成で確実に特定サブコンピュータシステムと共用でき
る入出力デバイス共用装置を提供することにある。
構成
上記の目的を達成するため、本発明の入出力デバイス共
用装置は、メインシステムに複数のサブシステムが接続
可能なコンピュータシステムにおいて、前記サブシステ
ムの特定の一台が前記メインシステムに接続されたこと
を検出する検出手段と、該検出により特定サブシステム
の接続中は継続してゲート信号を発生するゲート信号発
生回路と、該ゲー!−信号により前記メインシステムの
入出力デバイスを前記特定サブシステムに切換接続する
ゲート回路を具備して、前記メインシステムの入出力デ
バイスを特定サブシステムに優先的に利用させ得ること
に特徴がある。
用装置は、メインシステムに複数のサブシステムが接続
可能なコンピュータシステムにおいて、前記サブシステ
ムの特定の一台が前記メインシステムに接続されたこと
を検出する検出手段と、該検出により特定サブシステム
の接続中は継続してゲート信号を発生するゲート信号発
生回路と、該ゲー!−信号により前記メインシステムの
入出力デバイスを前記特定サブシステムに切換接続する
ゲート回路を具備して、前記メインシステムの入出力デ
バイスを特定サブシステムに優先的に利用させ得ること
に特徴がある。
以下、本発明の構成を一実施例により詳細に説明する。
第1図は本発明の一実施例を示す入出力デバイス共用装
置を含むシステムブロック図である。第1図は、メイン
システム1とサブシステム2とによって出力デバイスと
してのプリンタ4を本発明による入出力デバイス共用装
置3によって共用する場合を示すものである。
置を含むシステムブロック図である。第1図は、メイン
システム1とサブシステム2とによって出力デバイスと
してのプリンタ4を本発明による入出力デバイス共用装
置3によって共用する場合を示すものである。
同図において、メインシステム1は、予めプログラムさ
れた一連の命令をその順序に従って解釈実行する中央処
理装置(CPU)11.前記プログラムが格納された記
憶装置(ROM)12.データを格納するRAM13、
データ内容をオペレータに表示する表示装置14、デー
タを入力するためのキーボード15、および前記容袋[
を給金する共通パスライン16とから構成される。
れた一連の命令をその順序に従って解釈実行する中央処
理装置(CPU)11.前記プログラムが格納された記
憶装置(ROM)12.データを格納するRAM13、
データ内容をオペレータに表示する表示装置14、デー
タを入力するためのキーボード15、および前記容袋[
を給金する共通パスライン16とから構成される。
また、サブシステム2の構成もメインシステム1の構成
とほぼ同様である。
とほぼ同様である。
第2図は、第1図の入出力デバイス共用装置の詳細を示
す図である。
す図である。
第2図において、31はメインシステム1のデータ信号
をバスrA10からバス線30に伝達する主ゲート回路
、32はサブシステム2のデータ信号をバスi20から
バス線30に伝達する副ゲート回路である。また、33
.34はバス線20を接続するコネクタ、35はコネク
タ33.34に連動してその接続状態を検出するビンス
イッチ、36は、ピンスイッチ35の検出結果に基づき
ゲート回路34.35を制御するゲート信号37.38
を発生するゲート信号発生回路である。
をバスrA10からバス線30に伝達する主ゲート回路
、32はサブシステム2のデータ信号をバスi20から
バス線30に伝達する副ゲート回路である。また、33
.34はバス線20を接続するコネクタ、35はコネク
タ33.34に連動してその接続状態を検出するビンス
イッチ、36は、ピンスイッチ35の検出結果に基づき
ゲート回路34.35を制御するゲート信号37.38
を発生するゲート信号発生回路である。
次に、本発明による入出力デバイス共用装置の動作を説
明する。先ず、サブシステム2が接続されてない場合に
は、コネクタ33.34が開放されており、これに連動
するビンスイッチ35もオーブンであり、ゲート信号発
生回路36はゲート信号37をアクティブとする。これ
により、主ゲート回路31は、バス線10と30を接続
する。従ってメインシステム1のデータはプリンタ4に
出力される。
明する。先ず、サブシステム2が接続されてない場合に
は、コネクタ33.34が開放されており、これに連動
するビンスイッチ35もオーブンであり、ゲート信号発
生回路36はゲート信号37をアクティブとする。これ
により、主ゲート回路31は、バス線10と30を接続
する。従ってメインシステム1のデータはプリンタ4に
出力される。
また、この場合ゲート信号38はインアクティブとなる
から、副ゲート回路32の出力はハイインピーダンスに
固定される。
から、副ゲート回路32の出力はハイインピーダンスに
固定される。
他方、サブシステム2が接続された場合、コネクタ33
.34を通してピンスイッチ35が接となるために、ゲ
ート信号38がアクティブとなり、副ゲート回路32は
、バス線30と20を接続する。従ってサブシステム2
のデータはプリンタ4に出力される。
.34を通してピンスイッチ35が接となるために、ゲ
ート信号38がアクティブとなり、副ゲート回路32は
、バス線30と20を接続する。従ってサブシステム2
のデータはプリンタ4に出力される。
この場合、メインシステムはバス線10を介して主ゲー
ト回路31に接続されたままであるが、択一的にゲート
信号37がインアクティブとなるため主ゲート回路31
の出力はハイインピーダンスに固定される。従ってサブ
システム2はメインシステム1の影響を受けることがな
い。
ト回路31に接続されたままであるが、択一的にゲート
信号37がインアクティブとなるため主ゲート回路31
の出力はハイインピーダンスに固定される。従ってサブ
システム2はメインシステム1の影響を受けることがな
い。
このようにして、単一のプリンタ4を複数のシステムで
確実、かつ択一的に利用することが可能となる。
確実、かつ択一的に利用することが可能となる。
以上は、プリンタの共用を例にとって説明したが、本発
明の入出力デバイス共用装置によれば、同様にして、例
えば、キーボードやディスプレイ等の他の入出力デバイ
スの共用も可能である。また、ゲート信号37.38を
利用して主電源の接断を行うことにより省エネルギー効
果が期待できる。
明の入出力デバイス共用装置によれば、同様にして、例
えば、キーボードやディスプレイ等の他の入出力デバイ
スの共用も可能である。また、ゲート信号37.38を
利用して主電源の接断を行うことにより省エネルギー効
果が期待できる。
効 果
以上説明したように、本発明によれば、メインシステム
の入出力デバイスを複数のサブシステムの入出力デバイ
スとして使用することが可能となる。
の入出力デバイスを複数のサブシステムの入出力デバイ
スとして使用することが可能となる。
第1図は本発明の一実施例を示す入出力デバイス共用装
置を含むシステムブロック図、第2図は、第1図の入出
力デバイス共用装置のブロック図である。 l;メインシステム、2:サブシステム、3:入出力デ
バイス共用装置、4:プリンタ、10:バス線、11
: CPU、12 : ROM、13:RAM、14:
ディスプレイ、15:キーボード、16:共通バス線、
20:バス線、30:バス線、31:主ゲート回路、3
2:副ゲート回路、33.34:コネクタ、35:ビン
スイッチ、36:ゲート信号発生回路、37.38:ゲ
ート信号。 第 1 図 第 2 図
置を含むシステムブロック図、第2図は、第1図の入出
力デバイス共用装置のブロック図である。 l;メインシステム、2:サブシステム、3:入出力デ
バイス共用装置、4:プリンタ、10:バス線、11
: CPU、12 : ROM、13:RAM、14:
ディスプレイ、15:キーボード、16:共通バス線、
20:バス線、30:バス線、31:主ゲート回路、3
2:副ゲート回路、33.34:コネクタ、35:ビン
スイッチ、36:ゲート信号発生回路、37.38:ゲ
ート信号。 第 1 図 第 2 図
Claims (1)
- (1)メインシステムに、複数のサブシステムを接続す
ることができるコンピュータシステムにおいて、前記サ
ブシステムの特定の一台が前記メインシステムに接続さ
れたことを検出する検出手段と、該検出により特定サブ
システムの接続中は、継続してゲート信号を発生するゲ
ート信号発生回路と、該ゲート信号により前記メインシ
ステムの入出力デバイスを前記特定サブシステムに切換
接続するゲート回路を具備し、前記メインシステムの入
出力デバイスを複数サブシステムと共用することを特徴
とする入出力デバイス共用装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25040485A JPS62109151A (ja) | 1985-11-08 | 1985-11-08 | 入出力デバイス共用装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25040485A JPS62109151A (ja) | 1985-11-08 | 1985-11-08 | 入出力デバイス共用装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109151A true JPS62109151A (ja) | 1987-05-20 |
Family
ID=17207397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25040485A Pending JPS62109151A (ja) | 1985-11-08 | 1985-11-08 | 入出力デバイス共用装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109151A (ja) |
-
1985
- 1985-11-08 JP JP25040485A patent/JPS62109151A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000052679A (ko) | 전원 차단 없는 데이터 처리 시스템 구성 요소 제거 장치 | |
| JPH11161388A (ja) | 二重pciブリッジドッキングシステム及び方法 | |
| JPS5813928B2 (ja) | 計算機制御装置 | |
| JPS62109151A (ja) | 入出力デバイス共用装置 | |
| JP2620193B2 (ja) | マイクロコンピュータ | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JPH06309071A (ja) | パワーセーブ回路 | |
| JPS59170951A (ja) | 電子機器 | |
| EP0400930A2 (en) | Realtime redundant operating system | |
| JP2741990B2 (ja) | コンピュータの瞬時停電保護装置 | |
| KR860002122B1 (ko) | 레이저 빔 프린터의 페이지 버퍼용 비디오 신호 발생장치 및 그 운용 방법 | |
| JP2592664B2 (ja) | 制御装置 | |
| JPS60126786A (ja) | インタ−フエイス切替機能付プリンタ装置 | |
| JPH0479733A (ja) | 情報処理装置 | |
| JPS62130416A (ja) | 周辺装置への出力回路 | |
| JPS59177629A (ja) | デ−タ転送システム | |
| CN201130378Y (zh) | 具有共享储存设备功能的计算机主机 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPH0215355A (ja) | コンピュータ表示システム | |
| KR950009460A (ko) | 컴퓨터시스템의 모듈 분리 및 장착장치 | |
| JPS61127032A (ja) | メモリ書込制御方式 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPH0444150A (ja) | ラップトップコンピュータシステム | |
| JPH0756852A (ja) | 拡張インターフェース回路 |