JPS62113220A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPS62113220A JPS62113220A JP60252624A JP25262485A JPS62113220A JP S62113220 A JPS62113220 A JP S62113220A JP 60252624 A JP60252624 A JP 60252624A JP 25262485 A JP25262485 A JP 25262485A JP S62113220 A JPS62113220 A JP S62113220A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- phase
- circuit
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電子回路装置の構成方法に係わり、特に複数の
回路ブロックより構成される電子回路装置の各回路ブロ
ックに、同一のクロックを位相のずれを生じさせずに分
配するための回路構成に関する。
回路ブロックより構成される電子回路装置の各回路ブロ
ックに、同一のクロックを位相のずれを生じさせずに分
配するための回路構成に関する。
近年、電子回路装置がどんどん大型波するに伴って、装
置全体をいくつかの回路ブロックに分割し、それら各回
路ブロックをある単一のクロックに同期させて装置全体
を動作させる構成方法が多く用いられるようになってき
た。
置全体をいくつかの回路ブロックに分割し、それら各回
路ブロックをある単一のクロックに同期させて装置全体
を動作させる構成方法が多く用いられるようになってき
た。
一方、電子回路を構成する半導体素子がどんどん高速化
するに伴い、電子回路装置の動作速度もどんどん速くな
り、それに伴って電子回路装置の動作タイミングの同期
をとるクロックの周波数もどんどん高くなり、装置内の
信号線を信号が伝播する際の伝播遅延が無視できなくな
って、各回路ブロック間での分配されたクロック位相の
ずれが問題になってきた。
するに伴い、電子回路装置の動作速度もどんどん速くな
り、それに伴って電子回路装置の動作タイミングの同期
をとるクロックの周波数もどんどん高くなり、装置内の
信号線を信号が伝播する際の伝播遅延が無視できなくな
って、各回路ブロック間での分配されたクロック位相の
ずれが問題になってきた。
第４図は従来例である。たとえば、複数の印刷基板（ボ
ード）上に半導体素子を実装して構成した電子回路装置
では、ボード間の配線は数１００１〜数ｍにもなる。電
気信号は信号配線の上を１ｎ秒あたり３０ａｍＬか進め
ないから、数１０Ｍ）ｌｚを越える周波数のクロックは
位相のずれを押えることはできない、そこで、現在では
電子回路装置を小型・高密度に構成する方向でこの問題
を回避しているが、小型・高密度に構成すると、素子自
身の発生する熱を逃がすために冷却方法を考えなければ
ならなず、実際、自然空冷ですんでいたものを、ファン
で風を送る強制空冷や、パイプを張り巡らせ。
ード）上に半導体素子を実装して構成した電子回路装置
では、ボード間の配線は数１００１〜数ｍにもなる。電
気信号は信号配線の上を１ｎ秒あたり３０ａｍＬか進め
ないから、数１０Ｍ）ｌｚを越える周波数のクロックは
位相のずれを押えることはできない、そこで、現在では
電子回路装置を小型・高密度に構成する方向でこの問題
を回避しているが、小型・高密度に構成すると、素子自
身の発生する熱を逃がすために冷却方法を考えなければ
ならなず、実際、自然空冷ですんでいたものを、ファン
で風を送る強制空冷や、パイプを張り巡らせ。
水などの液体を循環する水冷など、より高価な冷却手段
を取らざるを得なくなってきている。
を取らざるを得なくなってきている。
本発明は上述した問題点を改良して、複数の回路ブロッ
クより構成される電子回路装置の各回路ブロックに位相
ずれのないクロックを分配する手段を提供することを目
的とする。
クより構成される電子回路装置の各回路ブロックに位相
ずれのないクロックを分配する手段を提供することを目
的とする。
複数の回路ブロックにクロック信号を分配する際に、ク
ロック発生器から始まって回路ブロック間を順番に一度
ずつ通るように巡りながら信号を伝える順方向経路の信
号線と、同じくクロック発生器から始まって順方向経路
の信号線にほぼ沿いながら順方向経路とまったく逆の順
序で同じ回路ブロックを巡りながら信号を伝える逆方向
経路の信号線とを使って、２つの信号線に同一のクロッ
ク信号を与えて分配する。これにより、各回路ブロック
では、すべての回路ブロックを一巡する経路のうち遠い
方の経路を伝わってくる信号と近い方の経路を伝わって
くる信号の両方を受取ることができる。
ロック発生器から始まって回路ブロック間を順番に一度
ずつ通るように巡りながら信号を伝える順方向経路の信
号線と、同じくクロック発生器から始まって順方向経路
の信号線にほぼ沿いながら順方向経路とまったく逆の順
序で同じ回路ブロックを巡りながら信号を伝える逆方向
経路の信号線とを使って、２つの信号線に同一のクロッ
ク信号を与えて分配する。これにより、各回路ブロック
では、すべての回路ブロックを一巡する経路のうち遠い
方の経路を伝わってくる信号と近い方の経路を伝わって
くる信号の両方を受取ることができる。
一方、各回路ブロックでは、可変周波数のクロック信号
発生器を持ち、それは全体に配られているクロックとほ
ぼ同じ周波数の信号を発生するようになっている。また
、位相比較を行なう位相比較器を２つ持っていて、その
一方は順方向経路の信号線から与えられるクロック信号
と、各回路ブロック内で独立に発生しているクロックの
位相のずれを、もう一方は逆方向経路の信号線から与え
られるクロック信号と、各回路ブロック内で独立に発生
しているクロックの位相のずれを、それぞれ比較してい
る。それぞれの比較器の出力信号を使って、その２つの
位相比較器の位相差の和が最小になるように可変周波数
のクロック信号発生器を制御すると、独立に発生したク
ロックの位相、は。
発生器を持ち、それは全体に配られているクロックとほ
ぼ同じ周波数の信号を発生するようになっている。また
、位相比較を行なう位相比較器を２つ持っていて、その
一方は順方向経路の信号線から与えられるクロック信号
と、各回路ブロック内で独立に発生しているクロックの
位相のずれを、もう一方は逆方向経路の信号線から与え
られるクロック信号と、各回路ブロック内で独立に発生
しているクロックの位相のずれを、それぞれ比較してい
る。それぞれの比較器の出力信号を使って、その２つの
位相比較器の位相差の和が最小になるように可変周波数
のクロック信号発生器を制御すると、独立に発生したク
ロックの位相、は。
装置全体に配るために発生しているクロックの位相から
、信号がすべでの回路ブロックを一巡するのに必要な伝
播遅延時間のちょうど半分の時間だけ遅れた位相析なり
、電子回路装置内のブロックの位置に関係なくすべての
ブロックで同一の位相になる。
、信号がすべでの回路ブロックを一巡するのに必要な伝
播遅延時間のちょうど半分の時間だけ遅れた位相析なり
、電子回路装置内のブロックの位置に関係なくすべての
ブロックで同一の位相になる。
本発明によれば、複数の回路ブロックより構成され、か
つ、それら回路ブロックが同一のクロックに同期して動
作する電子回路装置の各回路ブロックに、互いに位相ず
れを発生することなくクロック信号を分配することがで
きるため、装置を不必要に小型・高密度にしなくても、
大規模・高速な電子回路装置を構成することができる。
つ、それら回路ブロックが同一のクロックに同期して動
作する電子回路装置の各回路ブロックに、互いに位相ず
れを発生することなくクロック信号を分配することがで
きるため、装置を不必要に小型・高密度にしなくても、
大規模・高速な電子回路装置を構成することができる。
本発明の実施例を第１図〜第３図を用いて説明する。第
１図は本発明を用いた場合の例で、６つの回路ブロック
から構成された電子回路装置を示している。６つの回路
ブロックのうち１つ（第１図の３）は装置全体へ分配す
るためのクロック信号を発生する回路を含んでおり、他
の５つの回路ブロックはクロック信号をもらってそれか
らある位相だけずれたクロックをそれぞれの回路中で発
生している。
１図は本発明を用いた場合の例で、６つの回路ブロック
から構成された電子回路装置を示している。６つの回路
ブロックのうち１つ（第１図の３）は装置全体へ分配す
るためのクロック信号を発生する回路を含んでおり、他
の５つの回路ブロックはクロック信号をもらってそれか
らある位相だけずれたクロックをそれぞれの回路中で発
生している。
図ではクロック信号の発生元である回路ブロック３から
、ｌ−３，１−１，１−２、ｌ−４，１−５と巡る順方
向のクロック信号伝達経路と、それとは逆に１−５、１
−４．１−２．１−１．１−３と巡る逆方向のクロック
信号伝達経路とがあり、それぞれの経路上をすこしずつ
遅れながらクロック信号が伝播していく。各回路ブロッ
ク中にはそれぞれのブロック内へクロック信号を供給す
る可変周波数クロック発生器と、そのクロック発生器の
位相調節用誤差信号を発生する位相比較器があり、それ
ぞれ、順方向信号伝達経路上の信号とブロック内のクロ
ック信号、逆方向信号伝達経路上の信号とブロック内の
クロック信号の位相を比較している。その様子を第２図
を使いながら説明する。
、ｌ−３，１−１，１−２、ｌ−４，１−５と巡る順方
向のクロック信号伝達経路と、それとは逆に１−５、１
−４．１−２．１−１．１−３と巡る逆方向のクロック
信号伝達経路とがあり、それぞれの経路上をすこしずつ
遅れながらクロック信号が伝播していく。各回路ブロッ
ク中にはそれぞれのブロック内へクロック信号を供給す
る可変周波数クロック発生器と、そのクロック発生器の
位相調節用誤差信号を発生する位相比較器があり、それ
ぞれ、順方向信号伝達経路上の信号とブロック内のクロ
ック信号、逆方向信号伝達経路上の信号とブロック内の
クロック信号の位相を比較している。その様子を第２図
を使いながら説明する。
第２図はｌ−１，１−５の回路ブロックでのクロック信
号の位相関係を示したものである。まず、ブロック３で
発生した装置全体へ分配するクロック信号は第２図（ａ
）の様なもので、順方向信号伝達経路上、逆方向信号伝
達経路上をすこしずつ遅れながら伝わっていく。回路ブ
ロック１−１では、順方向信号伝達経路を伝わってくる
信号の方が逆方向信号伝達経路を伝わってくる信号より
いくらか遅れが少なく、それぞれ第２図（ｂ）、第２図
ＣＱ）のようになる６回路ブロック１−１内で発生して
いるクロックは（ｂ）、 （ｃ）に対する位相のずれの
和が最小になるように制御されるので、結局（ｂ）と（
Ｑ）のちょうど中間の位相になり、第２図（ｄ）のよう
になる、一方、回路ブロック１−５では、逆方向信号伝
達経路を伝わってくる信号の方が順方向信号伝達経路を
伝わってくる信号よりかなり遅れが少なく、それぞれ第
２図（ｆ）、第２図（ａ）のようになる０回路ブロック
１−５内で発生しているクロックは（８）、（ｆ）に対
する位相のずれの和が最小になるように制御されるので
、結局（ｅ）と（ｆ）のちょうど中間の位相になり、第
２図（ｇ）のようになる。
号の位相関係を示したものである。まず、ブロック３で
発生した装置全体へ分配するクロック信号は第２図（ａ
）の様なもので、順方向信号伝達経路上、逆方向信号伝
達経路上をすこしずつ遅れながら伝わっていく。回路ブ
ロック１−１では、順方向信号伝達経路を伝わってくる
信号の方が逆方向信号伝達経路を伝わってくる信号より
いくらか遅れが少なく、それぞれ第２図（ｂ）、第２図
ＣＱ）のようになる６回路ブロック１−１内で発生して
いるクロックは（ｂ）、 （ｃ）に対する位相のずれの
和が最小になるように制御されるので、結局（ｂ）と（
Ｑ）のちょうど中間の位相になり、第２図（ｄ）のよう
になる、一方、回路ブロック１−５では、逆方向信号伝
達経路を伝わってくる信号の方が順方向信号伝達経路を
伝わってくる信号よりかなり遅れが少なく、それぞれ第
２図（ｆ）、第２図（ａ）のようになる０回路ブロック
１−５内で発生しているクロックは（８）、（ｆ）に対
する位相のずれの和が最小になるように制御されるので
、結局（ｅ）と（ｆ）のちょうど中間の位相になり、第
２図（ｇ）のようになる。
このように、順方向信号伝達経路上、逆方向信号伝達経
路上を伝わってくる信号に対する位相のずれの和を最小
にすることは、順方向信号伝達経路（または逆方向信号
伝達経路）の−周のちょうど中間の位置に伝わるまでの
位相遅れを作り出していることになるので、回路ブロッ
クの装置内で位置によらず、同じ位相のクロックを発生
することができる。第２図でもねかるように１回路ブロ
ック１−１内で発生したクロック信号（ｄ）と、回路ブ
ロック１−５内で発生したクロック信号（ｇ）とは位相
が一致している。
路上を伝わってくる信号に対する位相のずれの和を最小
にすることは、順方向信号伝達経路（または逆方向信号
伝達経路）の−周のちょうど中間の位置に伝わるまでの
位相遅れを作り出していることになるので、回路ブロッ
クの装置内で位置によらず、同じ位相のクロックを発生
することができる。第２図でもねかるように１回路ブロ
ック１−１内で発生したクロック信号（ｄ）と、回路ブ
ロック１−５内で発生したクロック信号（ｇ）とは位相
が一致している。
各回路ブロック内でのクロック信号作成の様子を、第３
図を用いて説明する。各ブロックでは可変周波数クロッ
ク発生器（３−２）で装置全体に分配されているクロッ
クと近い周波数クロック信号を発生している（３−５上
の信号）、このクロック信号を位相比較器（３−１−１
・３−１−２）で順・逆の各方向伝達経路から送られて
くるクロック（３−４−１・３−４−２上の信号）と位
相を比較する。順方向経路のクロックとの位相誤差信号
（３−６−１上の信号）と逆方向経路のクロックとの位
相誤差信号（３−６−２上の信号）は加算器（３−３）
により加算されて、誤差信号（３−７上の信号）として
可変周波数クロック発生器に与えられ、ブロック内で生
成するクロックの位相を制御する。
図を用いて説明する。各ブロックでは可変周波数クロッ
ク発生器（３−２）で装置全体に分配されているクロッ
クと近い周波数クロック信号を発生している（３−５上
の信号）、このクロック信号を位相比較器（３−１−１
・３−１−２）で順・逆の各方向伝達経路から送られて
くるクロック（３−４−１・３−４−２上の信号）と位
相を比較する。順方向経路のクロックとの位相誤差信号
（３−６−１上の信号）と逆方向経路のクロックとの位
相誤差信号（３−６−２上の信号）は加算器（３−３）
により加算されて、誤差信号（３−７上の信号）として
可変周波数クロック発生器に与えられ、ブロック内で生
成するクロックの位相を制御する。
位相比較器の出力は比較した信号位相の進み・遅れによ
り、ある出力レベルから子方向または一方向にずれた信
号となって現わ九る。順・逆方向信号伝達経路から送ら
れてくるクロックとそれぞれ位相を比較してその出力の
加算結果を誤差信号とすることは、順・逆方向伝達経路
から送られてくる２つのクロック位相の中間の位相のク
ロック信号との位相比較結果を誤差信号としていること
になり、可変周波数クロック発生器するクロック位相を
順・逆方向伝達経路から送られてくる２つのクロック位
相の中間になるよう制御することにほかならない。
り、ある出力レベルから子方向または一方向にずれた信
号となって現わ九る。順・逆方向信号伝達経路から送ら
れてくるクロックとそれぞれ位相を比較してその出力の
加算結果を誤差信号とすることは、順・逆方向伝達経路
から送られてくる２つのクロック位相の中間の位相のク
ロック信号との位相比較結果を誤差信号としていること
になり、可変周波数クロック発生器するクロック位相を
順・逆方向伝達経路から送られてくる２つのクロック位
相の中間になるよう制御することにほかならない。
位相比較器や信号加算器は集積回路化されて広く普及し
ている０例えば位相比較器用集積回路としては東芝ｍｌ
ノＴＣ５０ＪｌＩＰやＣＭＯ５４５００シＩＪ−ズの４
５６８８などが使用でき、信号加算器には普通の演算増
幅器（オペアンプ）の中から速度・精度を考えて選べば
問題なく使用できる。また可変周波数クロック発生器と
してはＴＴＬ７４シリーズの７４１２４などが使用でき
る。
ている０例えば位相比較器用集積回路としては東芝ｍｌ
ノＴＣ５０ＪｌＩＰやＣＭＯ５４５００シＩＪ−ズの４
５６８８などが使用でき、信号加算器には普通の演算増
幅器（オペアンプ）の中から速度・精度を考えて選べば
問題なく使用できる。また可変周波数クロック発生器と
してはＴＴＬ７４シリーズの７４１２４などが使用でき
る。
以上、ボード構成の装置を中心に説明してきたが１本発
明の適用範囲はボードに限らず、ＶＬＳＩなどシステム
が単一のチップ上に実現されたものや、ひとつの建物内
に分散して設置される装置など。
明の適用範囲はボードに限らず、ＶＬＳＩなどシステム
が単一のチップ上に実現されたものや、ひとつの建物内
に分散して設置される装置など。
広く適用できる。
第１図は本発明を用いた場合のクロック分配方式の回路
ブロック構成例を示す図、第２図は本方式を用いた場合
のクロックの位相関係を示す図、第３図は各ブロック内
のクロック信号を示す図。 第４図は本発明を用いない場合のクロック分配方式の例
を示す図である。 第１図において。 １−１〜１−５・・・回路ブロック ２−１〜２−５・・・位相比較器、可変周波数クロック
発生器などを含む部分 ３・・・装置全体へ分配するためのクロックを発生する
クロック発生器を含む回路ブロック４・・・順方向伝達
経路のクロック信号線５・・・逆方向伝達経路のクロッ
ク信号線。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 ／−／、／−５＠ａ！ｈ４０−ｔ７ ２−／ん２−５ 麹出吠叡呂狗融Ｉσダ囲裡番加４器
１舎〔部奈第 １ 図 （８） ・・・・ ［ｊシラロツ７た５蒙（荀するマ「
【麟（慮Ａｋフロ１７貢≦ｔ１１０タシ主、’）ｏ−ｔ
７第 ２ 図 ３−／−１・−１１帽煉内む団−特〜１７剃比較券３−
／−２−−−一 泊叱与会１λさ一ト通４ケうの７０７
７丁ロイケ序日Ｈり―Ｕ已く３−２ −−−一様一刻炒
♂７発丸番 ３−３ −−−− ｔＬＪ！ｄ’１Ｍ１ｂｉｔ４加−
ＩＦ！３−１ｔ−ｉ −−−−＋９号台Ｈ廖ニジがう
の７０ツ２イご号４に３−４−２ ＝−−ミを方囁噴
太逓（暖ｓ２１が５Ｆ＞り−２７７４ｊ４３−ｓ
−＋＋−プリ・１７呵喝クロ１７タ３号銖３−６−１
・−・・ １陛ぢ轡ｙλ１す１１ｚ１７ｏツ７と’
ｌ伯Σ巾奪閾し畦イε号勾に３−６−２ −−−一込ヒ
汚ゆメゴ寝ネＬ隘シクロッ７とリイ☆ス呵シ陶Ｘイｔｔ
＊３−７ −−−− プ’ａツ７内可Ｆ跨ｂ１期り
鯰）６ノ７ＪｅｋＪｋ 哨＆ ａ辞「諌ｌイ８号線第
３ 図
ブロック構成例を示す図、第２図は本方式を用いた場合
のクロックの位相関係を示す図、第３図は各ブロック内
のクロック信号を示す図。 第４図は本発明を用いない場合のクロック分配方式の例
を示す図である。 第１図において。 １−１〜１−５・・・回路ブロック ２−１〜２−５・・・位相比較器、可変周波数クロック
発生器などを含む部分 ３・・・装置全体へ分配するためのクロックを発生する
クロック発生器を含む回路ブロック４・・・順方向伝達
経路のクロック信号線５・・・逆方向伝達経路のクロッ
ク信号線。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 ／−／、／−５＠ａ！ｈ４０−ｔ７ ２−／ん２−５ 麹出吠叡呂狗融Ｉσダ囲裡番加４器
１舎〔部奈第 １ 図 （８） ・・・・ ［ｊシラロツ７た５蒙（荀するマ「
【麟（慮Ａｋフロ１７貢≦ｔ１１０タシ主、’）ｏ−ｔ
７第 ２ 図 ３−／−１・−１１帽煉内む団−特〜１７剃比較券３−
／−２−−−一 泊叱与会１λさ一ト通４ケうの７０７
７丁ロイケ序日Ｈり―Ｕ已く３−２ −−−一様一刻炒
♂７発丸番 ３−３ −−−− ｔＬＪ！ｄ’１Ｍ１ｂｉｔ４加−
ＩＦ！３−１ｔ−ｉ −−−−＋９号台Ｈ廖ニジがう
の７０ツ２イご号４に３−４−２ ＝−−ミを方囁噴
太逓（暖ｓ２１が５Ｆ＞り−２７７４ｊ４３−ｓ
−＋＋−プリ・１７呵喝クロ１７タ３号銖３−６−１
・−・・ １陛ぢ轡ｙλ１す１１ｚ１７ｏツ７と’
ｌ伯Σ巾奪閾し畦イε号勾に３−６−２ −−−一込ヒ
汚ゆメゴ寝ネＬ隘シクロッ７とリイ☆ス呵シ陶Ｘイｔｔ
＊３−７ −−−− プ’ａツ７内可Ｆ跨ｂ１期り
鯰）６ノ７ＪｅｋＪｋ 哨＆ ａ辞「諌ｌイ８号線第
３ 図
Claims (1)
- 複数の回路ブロックより構成され、かつ、それら回路ブ
ロックが同一のクロックに同期して動作する電子回路装
置において、各回路ブロックに分配するべきクロック信
号を発生するクロック発生器と、クロック発生器を含む
回路ブロックから始まってクロックを必要とする回路ブ
ロックを順番に巡りながらクロック信号を伝える順方向
経路の信号線と、前記クロック発生器を含む回路ブロッ
クから始まって前記順方向経路と逆の順序で回路ブロッ
クを巡りながらクロック信号を伝える逆方向経路の信号
線と各回路ブロックに設けられた、位相比較を行なう位
相比較器と、その２つの位相比較器の比較出力信号を加
算する加算器と、その加算器の出力信号により制御され
る可変周波数クロック信号発生器を備え、その可変周波
数クロック信号発生器の信号位相を、前記順方向経路の
信号線から与えられるクロック信号との位相差と、前記
逆方向経路の信号線から与えられるクロック信号との位
相差の２つの位相差の和が最小になるよう制御して各回
路ブロック内へ与えるクロック信号を生成することを特
徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60252624A JPH06103451B2 (ja) | 1985-11-13 | 1985-11-13 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60252624A JPH06103451B2 (ja) | 1985-11-13 | 1985-11-13 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62113220A true JPS62113220A (ja) | 1987-05-25 |
| JPH06103451B2 JPH06103451B2 (ja) | 1994-12-14 |
Family
ID=17239949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60252624A Expired - Lifetime JPH06103451B2 (ja) | 1985-11-13 | 1985-11-13 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103451B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099133A (en) * | 1990-03-20 | 1992-03-24 | Fujitsu Limited | Charged particle beam exposure method and apparatus |
| US5105089A (en) * | 1990-06-20 | 1992-04-14 | Fujitsu Limited | Electron beam exposure system |
| JP2006115519A (ja) * | 2004-10-15 | 2006-04-27 | Bosch Rexroth Ag | 冗長的な通信システムでの同期方法、冗長的な通信システムおよびオートメーションシステム |
-
1985
- 1985-11-13 JP JP60252624A patent/JPH06103451B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099133A (en) * | 1990-03-20 | 1992-03-24 | Fujitsu Limited | Charged particle beam exposure method and apparatus |
| US5105089A (en) * | 1990-06-20 | 1992-04-14 | Fujitsu Limited | Electron beam exposure system |
| JP2006115519A (ja) * | 2004-10-15 | 2006-04-27 | Bosch Rexroth Ag | 冗長的な通信システムでの同期方法、冗長的な通信システムおよびオートメーションシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103451B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647795B2 (ja) | 超電導回路 | |
| KR100528379B1 (ko) | 클록신호분배시스템 | |
| US5184027A (en) | Clock signal supply system | |
| US5712882A (en) | Signal distribution system | |
| KR940019069A (ko) | Lsi내 클럭분배회로(intra-lsi clock distribution circuit) | |
| US3745472A (en) | Synchronous digital system having a clock distribution system | |
| JP3026387B2 (ja) | 半導体集積回路 | |
| GB1279537A (en) | Transportation pipes heated by heat generating pipes utilizing skin-effect current | |
| Gaj et al. | A clock distribution scheme for large RSFQ circuits | |
| JPH0578849B2 (ja) | ||
| JPH04152725A (ja) | マスタークロック分配方法およびそれを用いた装置 | |
| US6914468B2 (en) | Controllable delay circuit for delaying an electrical signal | |
| US7426632B2 (en) | Clock distribution for interconnect structures | |
| JPH06103451B2 (ja) | 電子回路装置 | |
| JPH08181586A (ja) | パルス発生器および出力パルスを発生する方法 | |
| CN220191113U (zh) | 一种pcb板走线结构 | |
| KR20250050958A (ko) | 클럭 오프셋들을 갖는 클럭 분배 | |
| JP3931759B2 (ja) | 超電導分周回路 | |
| JP3944128B2 (ja) | 集積回路及び集積回路のレイアウト方法 | |
| KR0164823B1 (ko) | 고속동작용 반도체 메모리장치 및 전송라인 형성방법 | |
| JPH0548536A (ja) | 並列光伝送装置 | |
| JPS61139139A (ja) | 半導体装置の同期化方法およびこれに用いる半導体装置 | |
| JPH06224482A (ja) | 超電導／半導体結合回路 | |
| JPH04179171A (ja) | 半導体装置 | |
| JPH0210890A (ja) | 集積回路の高密度実装構造 |