JPS6211376A - キ−イング信号の位相調整回路 - Google Patents
キ−イング信号の位相調整回路Info
- Publication number
- JPS6211376A JPS6211376A JP15088885A JP15088885A JPS6211376A JP S6211376 A JPS6211376 A JP S6211376A JP 15088885 A JP15088885 A JP 15088885A JP 15088885 A JP15088885 A JP 15088885A JP S6211376 A JPS6211376 A JP S6211376A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- variable delay
- output
- keying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はキーイング信号の位相調整回路に係り、特に２
つの映像信号を背景色により切替えるクロマキー映像切
替器（特殊効果増幅器）におけるキーイング信号の前縁
及び後縁の位相調整に関する。
つの映像信号を背景色により切替えるクロマキー映像切
替器（特殊効果増幅器）におけるキーイング信号の前縁
及び後縁の位相調整に関する。
従来の技術
第６図は従来のクロマキー映像切替器の一例のブロック
系統図を示す。同図中、入力端子１にはカラーテレビジ
ョンカメラで、所望の被写体画像（例えば人物）を単一
の色相の背景のＦで撮像して得られた第７図（Ｂ）に示
す如き第１の映像信号が入来する。他方、入力端子２に
は、映像切替によって上記被写体画像の背景となるべき
、第２の映像信号が入来する。また、入力端子３，４及
び５には前記第１の映像信号と同一の映像情報に関する
赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の三原色信号が入来し
、キージェネレータ６に供給される。
系統図を示す。同図中、入力端子１にはカラーテレビジ
ョンカメラで、所望の被写体画像（例えば人物）を単一
の色相の背景のＦで撮像して得られた第７図（Ｂ）に示
す如き第１の映像信号が入来する。他方、入力端子２に
は、映像切替によって上記被写体画像の背景となるべき
、第２の映像信号が入来する。また、入力端子３，４及
び５には前記第１の映像信号と同一の映像情報に関する
赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の三原色信号が入来し
、キージェネレータ６に供給される。
キージェネレータ６は入力三原色信号からキーイング信
号を得るための原色信号を任意に選択し、例えば背景色
が青色のときには青色信号と第７図（Ｂ）に破線■で示
す任意のスライスレベルとを比較し、青色の背景色部分
Ｉとは異なる色相の同図（Ｂ）に斜線■で示した被写体
画像部分ではハイレベルとなるような、同図（Δ）に示
す如きキーイング信号を発生出力する。なお、第７図（
Ｂ）は第１の映像信号を便宜上示しである。
号を得るための原色信号を任意に選択し、例えば背景色
が青色のときには青色信号と第７図（Ｂ）に破線■で示
す任意のスライスレベルとを比較し、青色の背景色部分
Ｉとは異なる色相の同図（Ｂ）に斜線■で示した被写体
画像部分ではハイレベルとなるような、同図（Δ）に示
す如きキーイング信号を発生出力する。なお、第７図（
Ｂ）は第１の映像信号を便宜上示しである。
キージェネレータ６より取り出された第７図（Ａ）に示
す如ぎキーイング信号は、可変遅延線７を通してアナロ
グ切替回路８に供給され、ここで互いの時間合わせのた
めの固定遅延線９，１０を通して供給される前記第１．
第２の映像信号のうち、キーイング信号がハイレベルの
期間は第１の映像信号（前記被写体画像）を選択出力さ
せ、他方、キーイング信号のローレベルの期間は第２の
映像信号を選択出力させる。これにより、出力端子１１
には、第１の映像信号中の被写体画像が、第２の映像信
号にはめ込まれた如き合成映像信号が取り出される。
す如ぎキーイング信号は、可変遅延線７を通してアナロ
グ切替回路８に供給され、ここで互いの時間合わせのた
めの固定遅延線９，１０を通して供給される前記第１．
第２の映像信号のうち、キーイング信号がハイレベルの
期間は第１の映像信号（前記被写体画像）を選択出力さ
せ、他方、キーイング信号のローレベルの期間は第２の
映像信号を選択出力させる。これにより、出力端子１１
には、第１の映像信号中の被写体画像が、第２の映像信
号にはめ込まれた如き合成映像信号が取り出される。
発明が解決しようとする問題点
しかるに、上記の従来装置では、可変遅延線７によりキ
ーイング信号の遅延滑を可変する（キーイング信号の位
相を調整する）ことにより、第１及び第２の映像信号と
キーイング信号との時間合わせを行なっていたが、キー
イング信号のパルス幅を任意に設定することが困難であ
り、また可変遅延線７も大型化する等の問題点があった
。
ーイング信号の遅延滑を可変する（キーイング信号の位
相を調整する）ことにより、第１及び第２の映像信号と
キーイング信号との時間合わせを行なっていたが、キー
イング信号のパルス幅を任意に設定することが困難であ
り、また可変遅延線７も大型化する等の問題点があった
。
そこで、本発明は縦続接続された２つの可変遅延回路の
各出力信号を乗算器に供給することにより、上記の問題
点を解決したキーイング信号の位相調整回路を提供する
ことを目的とする。
各出力信号を乗算器に供給することにより、上記の問題
点を解決したキーイング信号の位相調整回路を提供する
ことを目的とする。
問題点を解決するための手段
本発明になるキーイング信号の位相調整回路は、キーイ
ング信号が供給される第１の可変遅延回路と、その出力
信号が供給される第２の可変遅延回路と、第１及び第２
の可変遅延回路の百出力信号が供給され、それらの乗算
出力信号をキーイング信号として出力する乗算器とより
なる。
ング信号が供給される第１の可変遅延回路と、その出力
信号が供給される第２の可変遅延回路と、第１及び第２
の可変遅延回路の百出力信号が供給され、それらの乗算
出力信号をキーイング信号として出力する乗算器とより
なる。
作用
キーイング信号は上記第１の可変遅延回路によりその後
縁の位相調整を行なわれた後、上記第２の可変遅延回路
に供給され、ここでその前縁の位相調整を行なわれる。
縁の位相調整を行なわれた後、上記第２の可変遅延回路
に供給され、ここでその前縁の位相調整を行なわれる。
第１及び第２の可変遅延回路の百出力信号は乗算器に供
給され、ここで論理積をとられてキーイング信号として
出力される。
給され、ここで論理積をとられてキーイング信号として
出力される。
なお、第１及び第２の可変遅延回路は、夫々積分回路と
その出力信号の極性を反転するインバータとよりなる回
路が２組縦続接続されてなる構成とした場合は、連続可
変と共に湿度特性を改善できる。
その出力信号の極性を反転するインバータとよりなる回
路が２組縦続接続されてなる構成とした場合は、連続可
変と共に湿度特性を改善できる。
実副例
以下、第１図乃至第５図と共に本発明回路の一実施例に
ついて詳細に説明する。
ついて詳細に説明する。
第１図は本発明回路をクロマキー映像切替器と共に示す
一実施例のブロック系統図を示す。同図中、第６図と同
一構成部分には同一符号を付し、その説明を適宜省略す
る。キージェネレータ６より取り出された第２図に示す
キーイング信号ａは、第７図（Δ＞、（Ｂ）に示したよ
うに、必要な被写体画像部分■の始端よりも前縁位置が
時間的に早く、また被写体画像部分■の終端よりも復縁
位置が時間的に遅く、キーイング信号ａのハイレベル期
間は被写体画像部分よりも幅広い区間に亘つている。こ
のキーイング信号ａは第１の可変遅延回路１２に供給さ
れ、ここで第２図に示す如く被写体画像信号ｆの終端に
後縁が一致するように所定量遅延された信号すとされた
後筒２の可変遅延回路１３に供給され、ここで被写体画
像信号ｆの始端に前縁が一致するように所定量遅延され
た信号Ｃとされる。
一実施例のブロック系統図を示す。同図中、第６図と同
一構成部分には同一符号を付し、その説明を適宜省略す
る。キージェネレータ６より取り出された第２図に示す
キーイング信号ａは、第７図（Δ＞、（Ｂ）に示したよ
うに、必要な被写体画像部分■の始端よりも前縁位置が
時間的に早く、また被写体画像部分■の終端よりも復縁
位置が時間的に遅く、キーイング信号ａのハイレベル期
間は被写体画像部分よりも幅広い区間に亘つている。こ
のキーイング信号ａは第１の可変遅延回路１２に供給さ
れ、ここで第２図に示す如く被写体画像信号ｆの終端に
後縁が一致するように所定量遅延された信号すとされた
後筒２の可変遅延回路１３に供給され、ここで被写体画
像信号ｆの始端に前縁が一致するように所定量遅延され
た信号Ｃとされる。
乗算器１４は上記の可変遅延回路１２．１３と共にキー
イング信号の位相調整回路を構成しており、上記の信号
すとＣとの論理積をとって得た第２図に示す如き信号ｄ
をアナログ切替回路８ヘスイツチングパルスとして供給
する。一方、入力端子１に入来した第２図にｅで示す第
１の映像信号は固定遅延線９により一定時間遅延されて
同図ｆに示す信号とされた後アナログ切替回路８に供給
される。これにより、アナログ切替回路８は入力信号ｆ
の始端と終端に、位相調整により前縁と後縁が一致せし
められたキーイング信号ｄのハイレベル期間のみ、信号
ｆを出力端子１１へ選択出力する。
イング信号の位相調整回路を構成しており、上記の信号
すとＣとの論理積をとって得た第２図に示す如き信号ｄ
をアナログ切替回路８ヘスイツチングパルスとして供給
する。一方、入力端子１に入来した第２図にｅで示す第
１の映像信号は固定遅延線９により一定時間遅延されて
同図ｆに示す信号とされた後アナログ切替回路８に供給
される。これにより、アナログ切替回路８は入力信号ｆ
の始端と終端に、位相調整により前縁と後縁が一致せし
められたキーイング信号ｄのハイレベル期間のみ、信号
ｆを出力端子１１へ選択出力する。
ここで、第１及び第２の可変遅延回路１２及び１３は、
夫々同一構成とされており、例えば第３図に示す如く、
積分回路とインバータとよりなる回路が２組縦続接続さ
れた構成とされている。入力端子１６に入来した第４図
（△）に示す如き幅Ｔ＋のパルスは、抵抗Ｒ１及びコン
デンサＣ１よりなる第１の積分回路により積分されて第
４図（Ｂ）に示す如き波形とされた後、インバータ１７
に供給される。ここで、インバータ１７のしきい値は常
温では第４図（Ｂ）に一点鎖線で示されるため、その出
力信号は第４図（Ｃ）に示す如くになる。このインバー
タ１７の出力パルスは、抵抗Ｒ２及びコンデンサＣ２よ
りなる第２の積分回路により積分されて第４図（Ｄ）に
示す如き波形とされた後インバータ１８に供給される。
夫々同一構成とされており、例えば第３図に示す如く、
積分回路とインバータとよりなる回路が２組縦続接続さ
れた構成とされている。入力端子１６に入来した第４図
（△）に示す如き幅Ｔ＋のパルスは、抵抗Ｒ１及びコン
デンサＣ１よりなる第１の積分回路により積分されて第
４図（Ｂ）に示す如き波形とされた後、インバータ１７
に供給される。ここで、インバータ１７のしきい値は常
温では第４図（Ｂ）に一点鎖線で示されるため、その出
力信号は第４図（Ｃ）に示す如くになる。このインバー
タ１７の出力パルスは、抵抗Ｒ２及びコンデンサＣ２よ
りなる第２の積分回路により積分されて第４図（Ｄ）に
示す如き波形とされた後インバータ１８に供給される。
インバータ１８のしきい値は常温では第４図（Ｄ）に一
点鎖線で示され、これによりインバータ１８より出力端
子１９へ第４図（Ｅ）に示す如く、入力端子１６の入力
パルスよりＴｏなる時間遅延さ、れたパルスが出力され
る。
点鎖線で示され、これによりインバータ１８より出力端
子１９へ第４図（Ｅ）に示す如く、入力端子１６の入力
パルスよりＴｏなる時間遅延さ、れたパルスが出力され
る。
ここで、温度が常温より大きく異なった場合、第５図（
Ａ）に示す如く同じ幅Ｔ＋の入力パルスが入力端子１６
に入来しても、インバータ１７のしきい値が同図（Ｂ）
に一点＠線で示す如く、常温時より例えば低下するため
、インバータ１７の出力パルスのローレベル期間が大と
なる（パルス幅が広がる）。これによりインバータ１８
の入力信号は第５図（Ｄ）に実線で示す如くになるが、
インバータ１８のしきい値が同図（Ｄ＞に一点鎖線で示
す如く、常温時より例えば低Ｆするため、インバータ１
８の出力パルスのハイレベル期間が小となり（パルス幅
が狭まる）、結局、出力端子１９へは、常温時と同じ時
間Ｔｏｉｌ！延された、第５図（Ｅ）に示すパルスが取
り出される。従って、第３図に示す如き構成の可変遅延
回路１２．１３は、前段と後段の各回路の出力パルスが
進相、遅相と働き、打ち消し合って温度変化を殆ど受け
ない回路構成である。しかも、従来の可変遅延線７はバ
リキャップによる集中定数回路や機械的切替えによる構
成で大型化したが、本実施例ではＣＲによる積分回路と
インバータとからなるので回路構成を小型化できる。
Ａ）に示す如く同じ幅Ｔ＋の入力パルスが入力端子１６
に入来しても、インバータ１７のしきい値が同図（Ｂ）
に一点＠線で示す如く、常温時より例えば低下するため
、インバータ１７の出力パルスのローレベル期間が大と
なる（パルス幅が広がる）。これによりインバータ１８
の入力信号は第５図（Ｄ）に実線で示す如くになるが、
インバータ１８のしきい値が同図（Ｄ＞に一点鎖線で示
す如く、常温時より例えば低Ｆするため、インバータ１
８の出力パルスのハイレベル期間が小となり（パルス幅
が狭まる）、結局、出力端子１９へは、常温時と同じ時
間Ｔｏｉｌ！延された、第５図（Ｅ）に示すパルスが取
り出される。従って、第３図に示す如き構成の可変遅延
回路１２．１３は、前段と後段の各回路の出力パルスが
進相、遅相と働き、打ち消し合って温度変化を殆ど受け
ない回路構成である。しかも、従来の可変遅延線７はバ
リキャップによる集中定数回路や機械的切替えによる構
成で大型化したが、本実施例ではＣＲによる積分回路と
インバータとからなるので回路構成を小型化できる。
なお、固定遅延線９，１０はＮＴＳＣエンコーダによる
遅延を用い、省略することもできる。
遅延を用い、省略することもできる。
発明の効果
上述の如く、本発明によれば、キーイング信号の前縁と
後縁の位相を独立して位相調整でき、これにより扱き取
りたい映像信号の始端と終端に、キーイング信号の前縁
と後縁とを合致させることができ、また可変遅延回路を
積分回路とインバータとよりなる回路を２組縦続接続し
た構成としたため、回路を従来の可変遅延線に比し小型
化できると共に、温度変化による影響を殆ど受けない構
成とすることができる等の特長を有するものである。
後縁の位相を独立して位相調整でき、これにより扱き取
りたい映像信号の始端と終端に、キーイング信号の前縁
と後縁とを合致させることができ、また可変遅延回路を
積分回路とインバータとよりなる回路を２組縦続接続し
た構成としたため、回路を従来の可変遅延線に比し小型
化できると共に、温度変化による影響を殆ど受けない構
成とすることができる等の特長を有するものである。
第１図は本発明回路をクロマキー映像切替器と共に示す
一実施例のブロック系統図、第２図は第１図図示ブロッ
ク系統の動作説明用信号波形図、第３図は第１図図示ブ
ロック系統中の要部の一実施例を示す回路図、第４図及
び第５図は夫々第３図図示回路の動作説明用信号波形図
、第６図は従来のクロマキー映像切替器の一例を示すブ
ロック系統図、第７図は第６図図示ブロック系統の動作
説明用信号波形図である。 １．２・・・映像信号入力端子、３，４．５・・・三原
色信号入力端子、６・・・キージェネレータ、８・・・
アナログ切替回路、１１・・・合成映像信号出力端子、
１２・・・第１の可変遅延回路、１３・・・第２の可変
遅延回路、１４・・・乗算器。 特許出願人 日本ビクター株式会社 第１図 第２図 第３図 第４図 何５図
一実施例のブロック系統図、第２図は第１図図示ブロッ
ク系統の動作説明用信号波形図、第３図は第１図図示ブ
ロック系統中の要部の一実施例を示す回路図、第４図及
び第５図は夫々第３図図示回路の動作説明用信号波形図
、第６図は従来のクロマキー映像切替器の一例を示すブ
ロック系統図、第７図は第６図図示ブロック系統の動作
説明用信号波形図である。 １．２・・・映像信号入力端子、３，４．５・・・三原
色信号入力端子、６・・・キージェネレータ、８・・・
アナログ切替回路、１１・・・合成映像信号出力端子、
１２・・・第１の可変遅延回路、１３・・・第２の可変
遅延回路、１４・・・乗算器。 特許出願人 日本ビクター株式会社 第１図 第２図 第３図 第４図 何５図
Claims (2)
- （１）キーイング信号が供給されその後縁の位相調整を
行なう第１の可変遅延回路と、該第１の可変遅延回路の
出力信号が供給されその前縁の位相調整を行なう第２の
可変遅延回路と、該第１及び第２の可変遅延回路の両出
力信号が供給されそれらの乗算出力信号をキーイング信
号として出力する乗算器とよりなることを特徴とするキ
ーイング信号の位相調整回路。 - （２）該第１及び第２の可変遅延回路は、夫々積分回路
と該積分回路の出力信号の極性を反転するインバータと
よりなる回路が２組縦続接続された構成であることを特
徴とする特許請求の範囲第１項記載のキーイング信号の
位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088885A JPS6211376A (ja) | 1985-07-09 | 1985-07-09 | キ−イング信号の位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088885A JPS6211376A (ja) | 1985-07-09 | 1985-07-09 | キ−イング信号の位相調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211376A true JPS6211376A (ja) | 1987-01-20 |
Family
ID=15506575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15088885A Pending JPS6211376A (ja) | 1985-07-09 | 1985-07-09 | キ−イング信号の位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211376A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414175A (en) * | 1987-07-08 | 1989-01-18 | Toshiba Corp | Production of silicon carbide ceramic |
-
1985
- 1985-07-09 JP JP15088885A patent/JPS6211376A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414175A (en) * | 1987-07-08 | 1989-01-18 | Toshiba Corp | Production of silicon carbide ceramic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096516A (en) | Electronic signal processing apparatus | |
| US4232330A (en) | Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers | |
| US2244239A (en) | Television system | |
| US4333108A (en) | Apparatus and method for transmitting a pulse width modulated audio signal on a video signal | |
| GB2109193A (en) | Method for mixing two colour television signals | |
| JPS6322760B2 (ja) | ||
| JP2538771B2 (ja) | 位相調整方法 | |
| JPS6211376A (ja) | キ−イング信号の位相調整回路 | |
| US4573069A (en) | Chrominance fine gain control in a digital television receiver | |
| GB1480516A (en) | Aperture correction circuit | |
| US4654709A (en) | Vertical contour correction device | |
| GB1230813A (en) | Improvements in or relating to colour television equipments | |
| JPH04263594A (ja) | Ｓｅｃａｍ方式デコーダ | |
| US3530234A (en) | Signal mixing arrangements using proportional closing of sampling switches | |
| GB1261946A (en) | A colour television image pick-up device and a method of manufacturing the same | |
| JP2915431B2 (ja) | 特別な挿入基準信号によらない複数信号間の自動位相調相装置 | |
| EP0290183B1 (en) | Pal video signal processing device | |
| US3048653A (en) | Field sequential color signal combined with continuous brightness signal | |
| JPS6327167A (ja) | 輪郭補償回路 | |
| JP2566613B2 (ja) | 映像信号選択装置 | |
| JP2603363B2 (ja) | 輝度／カラー信号分離回路 | |
| JPS59122197A (ja) | Ｐａｌ方式テレビジヨン受像機の遅延線自動補償回路 | |
| US4417103A (en) | Stereo reproduction with gapless splicing of pitch altered waveforms | |
| KR820001556B1 (ko) | 전기신호 처리장치 | |
| JPH0227664Y2 (ja) |