JPS6211540B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は２進化データをデータ伝送線を経由し
て１方のステーシヨンから他方のステーシヨンに
伝送し、もしそのデータに誤りがある場合には、
前記他方のステーシヨンにおいてそのデータを利
用することを禁止する２進化データの伝送に関す
る。

多くの場合、複数個の２進数の１又は０より成
るワード（語）は分離した線を有する伝送ケーブ
ルを経由して１方のステーシヨンから他方のステ
ーシヨンに１ビツトずつ送られ、それから他方の
ステーシヨンで所望の機能を遂行又は制御するた
めに利用される。

例として、多くの大きな掘土集収運搬車
（earth−moving vehicles）は前後に別々のエン
ジンと変速装置を備えており、伝達装置が同じギ
アで動作するように後の伝達装置は前の伝達装置
に連動されていることが望ましい。代表的には、
伝達装置は後退および中立位置だけでなく、８つ
の前進速度も有している。そのような場合に、前
の伝達装置が動作しているギア位置が検出され、
その特定のギアに対する符号された信号が、後の
伝達装置を同じギア位置に置くように制御装置を
働らかすように、後の伝達装置の制御装置に送ら
れる。

例えば、第５番目の前進ギア位置は２進符号の
0101を有している。もし前進伝達装置が第５番目
の前進ギアにあるとすると、２進符号化信号0101
は後の伝達制御装置に送られ、その伝達装置は
0101信号を受け取ると、後の伝達装置を第５番目
の前進ギア位置に入れるように動作する。明らか
に、動作を成功させるには後の伝達制御装置で受
信された符号化信号が前の伝達装置から送られた
ものと同じであることが必要である。もし前進ギ
ア位置信号が送られたが、後退ギア位置信号とし
て受信されたとすると、重大な結果が発生する。

信号が誤りなく送られ、受信されるため、伝送
線は障害がないようでなければならない。しかし
ながら、そのような線はしばしば障害を発生する
原因となるような物理的な乱用、即ち震動、すり
きれ、つまみ、つぶれなどを受ける。少くとも１
本以上の線が車のフレームで短絡され、１本以上
の線が切断され、２本以上の線が互いに短絡し合
い、これらの障害の組み合わせが発生する。

後の伝達制御装置の不正機能を防止するため
に、誤りがないかどうか受信した信号から明らか
であるような充分な情報を受信した信号が含んで
いることが重要である。パリテイ装置はそのよう
な目的のために考案されたものである。例えば奇
数パリテイ装置では受信された信号が正しいもの
と考えられるために、１の数を奇数個持たなけれ
ばならないように動作する。もしワードが奇数個
の１の数を持つて送られるならば、受信されたワ
ードは奇数個の１の数を有するようにパリテイ線
上に１が送られる。もし異る10ワードが送られる
とすると、４本の２進数の線と１本のパリテイ線
が必要とされる。しかしながらそのような装置は
多重の伝送障害に対して保護されていない。0100
として送られる信号が、もし線が互いに短絡して
いるため0111として受信されたとすると、0111と
して受信された信号は１の数が奇数個であるので
許容されるものと考えられらる。

より複雑なパリテイ装置が多重エラーを保護す
るために考案されているけれども、そのような装
置は伝送ケーブルに別のパリテイ線を必要とす
る。ケーブル・コストは増加し、別の追加線は伝
送線の障害を増加させる。

本発明の主要な目的はできる限り少い伝送線を
使用して、単一又は多重の障害に対して保護する
２進情報を伝送する装置を提供するものである。

一般に、送られる種々のワードは各々が同じ数
の２進数の１と０を有し、しかも各符号化された
ワードは独特であるような２進形式に符号化され
ている。伝送線の所定の数に対して（各ビツトに
対して１本必要である）、処理されるワードの最
大数は次式に従い使用される２進数の１及び０の
数によつている。

Ｎ！／Ｍ！（Ｎ−Ｍ）！＝Wmax ここにおいて、 Ｎ＝伝送線の数 Ｍ＝各ワードの中で使用される２進数１の数 （Ｎ−Ｍ）＝各ワードの中で使用される２進数０の
数 Wmax＝処理されるワードの最大数 例えば、もし５本の伝送線が使用され、かつ各
ワードに３個の２進数の１と２個の２進数の０が
使用されるとすると、次の通りになる。

５！／３！２！＝１２０／６×２＝10＝Wm
ax このようにして、２進数１の数が３である５本
の線の装置は10種類のワードを送ることができる
上述の伝送制御装置に使用することができる。

それから、ワードは２進数の１を適当な数だけ
有しているかどうかを見るために受信ステーシヨ
ンで調べられる。もしその数が適当であるなら
ば、ワードは使用される。もし適当な数でないな
らば、そのワードは誤りとして拒絶される。

そのような装置は伝装線内の次のような障害条
件から発生する誤りを検出し、保護する。

(イ) １本又はそれ以上の線が地気に短絡されてい
る。

(ロ) １本又はそれ以上の線が切断されている。

(ハ) ２本又はそれ以上の線が互いに短絡してい
る。

(ニ) １本又はそれ以上の線が地気に短絡され、他
の線が互いに短絡されている。

その上、送られるワードが新しいワードに変え
られる時、装置内の線の数と同じ２進数の１が全
ての線上に印加される。正常な動作状態では、１
の数が５個の信号とそれから１の数が３個の信号
は受信ステーシヨンで受信される。もしこれらの
２つの信号が受信されないならば、新しく選択さ
れたワードは拒絶される。１の数が３個の信号と
共に１の数が５個の信号を使用するということ
は、１本の線が切断されたり、他の線が地気に短
絡されるような組み合わせ障害を保護する。

本出願の一部を形成している図面の同じ部分は
同じ番号で指示されている。

さて、第１図を参照すると、その図は送信ステ
ーシヨン１１、受信ステーシヨン１２及び５本の
データ伝送線DT₁ないしDT₅を有する相互接続デ
ータ伝送ケーブル１３を有する１の信号を３個有
する装置を開示している。前述したように、この
装置は10種類までの２進符号化ワードを送信ステ
ーシヨンから受信ステーシヨンに送ることを可能
にしている。送信ステーシヨンと受信ステーシヨ
ンは例えば車のフレームが両方に使用されるよう
に共通地気を有している。

受信ステーシヨン１２はデータ伝送線DT₁ない
しDT₂の各々に２進数の１に相当する電圧が正常
に印加されるようにデータ伝送線DT₁ないしDT₅
を個々に正の電圧源に接続する複数個の抵抗１４
を有している。抵抗１６は電流を制限する目的の
ためにデータ伝送線内に備えられている。

送信ステーシヨン１１はスイツチ端子のいずれ
かと係合し、地気を与えるようにされた接地され
たスイツチ・ワイパー１８を有するロータリスイ
ツチ１７として示されているワード選択装置を有
している。スイツチ１７はスイツチ・ワイパーが
伝達装置のギア位置に対応する端子に接触するよ
うに、エンジン伝達装置のギア・シフト機構（図
示されていない）に動作的に接続されている。図
に示すように、スイツチ１７は逆転、中立、及び
８種類の前進ギア位置に対応するＲ、Ｎ、及び１
から８の10個の端子を有している。送出ステーシ
ヨンはダイオード・アレー１９で示すような符号
化装置を有しており、ここで10個のスイツチ端子
の各々はダイオードを通して２本のデータ伝送線
に接続され、各々の端子は異る２本の線に接続さ
れている。第１図に示すようにもしスイツチ・ワ
イパーがＮ端子と接続されているとすると、デー
タ伝送線DT₃及びDT₅はこれらの２本の線上に２
進数の０が印加されるように接地される。残りの
データ線DT₁，DT₂及びDT₄は接地されず、従つ
てそれらの線上には抵抗１４を通つて２進数の１
が印加されている。

第２図は10個のスイツチ位置の各々に対して５
本のデータ伝送線上に印加される２進符号を表に
している。解かるように、各選ばれたワードは１
と０を独特に分配された３個の１の数と２個の０
の数を有している。スイツチ１７はスイツチのワ
イパー１８が１つの端子から他の端子に移動する
時、ワイパーが次の端子と係合する前に全ての端
子と係合からはずれるようなブレイク・ビフオ
ア・メイク形式で構成されている。その結果とし
て、送出されるべく選択されたワードが変化する
時は全ての５本のデータ伝送線は接地されず、ス
イツチのワイパー１８が１つの端子から他の端子
に移動する時、２進数の１が全ての線上に印加さ
れる。

受信ステーシヨンにおいてはデータ伝送線は各
各がデータ線DT₁ないしDT₅の１本に接続されて
いる複数個の入力PI₁ないしPI₅を有する伝送ゲー
ト装置２１に接続されている。伝送ゲート装置２
１は励起されると、出力Q₁ないしQ₅上に、その
入力上に現われた２進数の０を出力する。図に示
すように、データ伝送ゲート装置２１はクロツ
ク・パルスによつて励起された時、その入力上の
２進状態のラツチ出力を有する普通の並列レジス
タである。従つて、並列レジスタ２１がクロツク
されると、データ伝送線上の２進コードはクロツ
クされ、そのＱ出力にラツチされる。これらの出
力はデータが所望の目的に利用されるデータ処理
装置２２に接続されている。例えば、伝達装置の
制御においてはゲート装置２１のＱ出力の所の２
進符号化ワードは受信されたワードの符号によつ
て示されるギア位置に伝達装置を置くために使用
される。

データ伝送線は２進加算器２３の入力A₁ない
しE₁に接続されている。その加算器はその入力
の所の２進数の１の数を計数し、その出力１，２
及び３に１の合計を２進数で表す機能を有してい
る。例えば、もし入力に２つの１があつたとする
と、出力２は高レベルであり出力１及び３は低レ
ベルである。もし３個の１があれば、出力１及び
２は高レベルであり、出力３は低レベルである。
もし５個の１があると、出力１及び３は高レベル
であり、出力２は低レベルである。以下同様。

スイツチのワイパー１８が１つの端子から他の
端子に移動している間の場合と同様に、もし５個
の１がデータ伝送線上に現われたとすると、２進
加算器２３の２個の高レベルの出力１及び３、と
低レベルの出力２をインバーター２４で反転した
出力信号はANDゲート２６の出力を高レベルに
する。これはフリツプ・フロツプ２８がセツトさ
れるように、ORゲート２７の出力を高レベルに
し、そのフリツプ・フロツプのＱ出力はANDゲ
ート２９に高レベルを供給する。

スイツチのワイパー１８が１の端子と係合する
と、２本のデータ伝送線は接地され、残りの３本
の線は２進数の１になる。２進加算器２３が３個
の１を形成すると、その出力１及び２は高レベル
になり、出力３は低レベルになる。インバーター
３１はANDゲート３２への全ての入力が高レベ
ルになるように、この低レベルを反転し、それは
ゲート２９に高レベルを出力する。もしゲート２
９への残りの入力が高レベルであると、ゲート２
９の出力は高レベルになり、並列レジスタ２１に
クロツク・パルスを与える。ゲート２９の出力を
接地している抵抗３３及びコンデンサー３４はそ
の接続点に遅延リセツト電圧を供給し、その遅延
リセツト電圧はフリツプ・フロツプ２８をリセツ
トするために使用され、それでクロツク・パルス
を終了させる。クロツク・パルスの幅は従つて抵
抗３３及びコンデンサ３４のRC値によつて決め
られる。

電源立ち上り（Power−up）回路３６は電源が
最初に供給された時に、クロツク・パルスが並列
レジスタ２１に供給されるように設けられてい
る。その時、コンデンサ３４と抵抗３８の接合点
の電圧は実質的に供給電圧Ｖに等しく、インバー
タ３９の出力は低レベルである。ORゲート４１
への両入力は低レベルであり、その出力も低レベ
ルである。その低レベル出力はゲート２９の出力
を禁止するようにゲート２９に加えられている。
ゲート４１の最初の低レベル出力は１が５個のフ
リツプ・フロツプ２８をセツトするために高レベ
ルがORゲート２７に加えられるように、インバ
ータ４２によつて反転される。コンデンサ３７が
充電されると、インバータ３９の入力は低下し、
転換点になると、インバータ３９の出力は高レベ
ルになり、ゲート４１の出力は高レベルにされ
る。１が３個のゲート３２からの出力が高レベル
になると、ゲート２９は並列レジスタ２１をクロ
ツクするために高レベルを出力する。電源が供給
出力されている限り、ゲート４１はゲート２９に
高レベルを出力し、ゲート２７に反転された低レ
ベルを出力する。

操作においては、電源が最初に供給されると、
もし１が３個のゲート３２の出力が高レベルであ
るようにデータ伝送線上にその時１が３個あるな
らば、準備遅延が終了するやいなやゲート２９は
クロツク・パルスを発生し、並列レジスタ２１に
供給する。（スイツチのワイパ１８が端子間にあ
ると、クロツク・パルスは伝送線上に１が３個あ
るまで遅延される。）その時、シフト・レジスタ
２１のＱ出力は線の２進状態に従つてラツチさ
れ、その情報はデータ処理装置２２に送られる。

次には、受信ステーシヨンに新しい２進符号化
ワードを選択し、送出するためにスイツチ１７を
作動させることが望まれている。１つの端子から
スイツチのワイパー１８を動作させるということ
は、２進加算器が１が５個のゲート２６によりフ
リツプ・フロツプ２８をセツトするように、受信
ステーシヨンの全ての線上に５個の２進数の１を
印加させる。そのセツテイングは伝送されるワー
ドが変化するということを受信ステーシヨンに示
している。その変化が終了し、スイツチのワイパ
ー１８が再び１つの端子と係合するやいなや、３
個の１が線上に印加される。１が３個のアンド・
ゲート３２からの信号はゲート２９にクロツク・
パルスを発生させる。もちろん、１が３個のゲー
ト３２は２進加算器２３が１を３個を計数する場
合のみ高レベルである。従つて並列レジスタは、
もしそのワードが１を３個持つてないならば、そ
の新しい符号化されたワードを通過させるように
クロツクされない。シフト・レジスタ２１は１が
３個データ伝送線上に現れた時のみクロツクされ
るので、前に伝送されたワードは新しいワードが
クロツクされるまでその出力に現れている。その
結果、シフト・レジスタの出力は常に１が３個の
ワードを有しており、伝送されたワード間に発生
する１が５個の信号は通過されない。

もしケーブル１３はそのいづれか１本の線が地
気に短絡されるような障害になると、その線はそ
の後受信ステーシヨンに２進の０を発生する。も
しその特定の線がスイツチ１７及びダイオード・
アレー１９によつて接地されていたとすると、１
が３個の符号化された信号はさらに受信され、そ
してシフト・レジスタをクロツクする。そのよう
な場合には、障害はその特定なデータの正確な伝
送をさまたげることはできない。しかしながら、
もしその線がスイツチ１７によつて接地されてな
いならば、それは異る２本の線が接地されている
ことを意味する。その結果、受信ステーシヨンの
３本の線が２進数の０として接地され、残りの２
本の線のみが２進数の１となる。１が２個の場合
には、１が３個のゲート３２は間違つたワードが
クロツクされないように、シフト・レジスタのク
ロツクを禁止するために低レベルになつている。
その同じことは２本以上の線が地気に短絡されて
いる場合にも発生する。

もしケーブルはその１本の線が切断されて損傷
した場合には、その線は送信ステーシヨンで接地
されることはできず、それは受信ステーシヨンの
その線上に２進の１を印加したままとなる。ま
た、もし送られるワードがその線が１であるよう
なワードであるならば、データは送ることがあ
る。しかしながら、もしそのワードがその特定の
線が送信ステーシヨンで接地されるようなものな
らば、他の１本の線のみが接地され、受信ステー
シヨンには１が４個となる。再び１が３個のゲー
ト３２はそのワードのクロツクを禁止する。同様
に複数個の線が切断された場合には誤つたワード
をデータ処理装置にクロツクすることを防止す
る。

もし２本以上の線が互いに短絡されれば、第３
の型のケーブル障害が存在し得る。もし１対の線
が互いに短絡し合い、その時スイツチ１７がいず
れか一方を接地しているならば、両方の線は受信
ステーシヨン側で接地される。両方の線が０であ
るか１である場合のみ、１が３個の信号は送出さ
れ、受信することができる。その場合には、受信
された信号は送信信号と一致する。もし互いに短
絡された線の一方が０で、他方が１である場合に
は、１が３個の信号は受信されることはできな
い。同じことは互いに短絡されたどんな線に対し
てもありうることであり、１を３個持つた信号を
受信することが可能であるが、しかしもしそうで
あるならば、その受信されたワードは送信ワード
と同じものである。送信されたワードと異る１が
３個あるワードを受信することは可能でない。

もし１本以上の線が地気に短絡され、他の線が
互いに短絡されているようなケーブル障害の組み
合わせがあるならば、送出されたワードと一致し
ない１が３個あるワードを受信することは可能で
ない。

１本以上の線が地気に短絡されているが、一方
１本以上の線が切断されているようなケーブル障
害を有することは可能である。例えば、１本の線
が切断され（それは常に受信ステーシヨン側で２
進の１である）、及び１本の線が地気に短絡され
ている（それは常に受信ステーシヨン側で２進の
０である）場合である。そのような場合は、送出
されるワードは短絡された線上には１があり、切
断された線上には０がある場合である。１が３個
のワードは受信ステーシヨン側には存在するが、
しかしそれはその送出されたものとは異つてい
る。

しかしながら、０が常に地気に短絡された線上
にあるということは、１が５個でセツトされるフ
リツプフロツプ２８をセツトすることを不可能に
し、従つてゲート３２から誤つた１が３個の信号
が現われた場合にゲート２９がクロツクパルスを
発生することが禁止される。

第３図は本発明の変更したものを示している。
普通データ伝送線上に２進の１を印加するため
に、データ伝送線上の受信ステーシヨン側でプ
ル・アツプ（pull−up）電圧を供給することが望
ましいけれども、送信ステーシヨン側でそうする
ことも可能である。従つて、第３図においては、
もし接地されないならば、線上に２進の１を印加
するように、データ線DT₁ないしDT₅に正の電圧
を個々に接続するプル・アツプ抵抗１４を送信ス
テーシヨン１１ａは有している。前述したように
スイツチ１７はスイツチの位置に従つて選択され
た位置の２本の線を接地するように、線はダイオ
ード・アレー１９に接続されている。

受信ステーシヨン１２ａはプル・アツプ抵抗１
４が使用されていないということを除いて、前述
のものと同じである。タイ・ダウン（tie−
down）抵抗４６はケーブル１３のデータ伝送線
上のいづれかが切断されている場合に、それに接
続されているシフト・レジスタ２１及び２進加算
器２３の入力が接地されるように、個々に各デー
タ伝送線を地気につなぐように追加されている。
タイ・ダウン抵抗４６はケーブル障害がなく、線
がスイツチ１７によつて接地されない場合に線上
の電圧が普通２進数の１を表すようにプル・アツ
プ抵抗１４及び電流制限抵抗と比較して大きい。

第３図の装置の動作は第１図のものと同じであ
り、シフト・レジスタ２１を通しての誤つた情報
の転送に対する保護も同じである。その上ケーブ
ル１３のデータ伝送線が切断された場合には受信
ステーシヨン側でその線を２進の０と見るので、
ワードが変る時に送信ステーシヨン側によつて送
られる１が５個の信号は、もしケーブルが切断さ
れていたり、又は他の障害と組み合わされている
ような障害を有している場合には、受信ステーシ
ヨン側で受信されることはできず、１が５個のゲ
ート２６はフリツプ・フロツプ２８を決してセツ
トしない。

その上、切断された線及び地気に短絡された線
は同じ結果を有する、すなわち２進数の１はその
線上で受信することはできないので、もし切断さ
れた線及び地気に短絡された線の組み合せがあつ
たとしても、間違つた１が３個のワードを受信す
ることは可能でない。これは送出されるワードと
異る１が３個のワードを受信するためには、０と
して受信され送出された２進数の１の各々に対し
て、２進数の１として受信される送出された２進
数の０がなければならないからである。

第４図は本発明の他の変更を示すものである。
この場合には、スイツチ１７を使用して選択され
たデータ伝送線を地気するかわりに、送信ステー
シヨン１１ｂの可動スイツチ部材１８はスイツチ
端子にその正の電圧を印加するように正の電圧源
に接続されている。ダイオード・アレー１９ｂは
１が３個の信号が第２図に説明したコードに従つ
て線上に現れるように、各スイツチ端子を異る３
本のデータ伝送線DT₁ないしDT₅に接続してい
る。他の線はタイ・ダウン抵抗４６の方法により
受信ステーシヨン側で接地されている。スイツチ
のワイパー１８が１つの端子から他の端子に移動
する時、データ伝送線上には１が印加されないの
で１が５個のゲート２６は線上に１がない時高レ
ベルを出力するように２進加算器２３の１及び３
の出力をインバータ４７及び４８を通してゲート
２６に加えると共に、２の出力を反転し、それを
ゲート２６に加えるように受信ステーシヨンはさ
らに変更されている。

この装置は前述と同じように動作し、第１図及
び第３図の接続で説明したと同じように、間違つ
た１が３個の信号を受信することを保護してい
る。

しかしながら第４図は、スイツチ１８がどの端
子にも正の電圧を印加していない時、たとえ線が
接続ケーブルの中で切断又は接地されていたとし
ても、全ての線DT₁ないしDT₅は受信ステーシヨ
ン側でタイ・ダウン抵抗４６によつて接地されて
いるので、スイツチ１７が１つの端子から他の端
子に切り変る時、線が切断されていたり、短絡さ
れていても、１が５個のゲート２６の動作に影響
を与えないということにおいて第１図及び第３図
と異つている。従つて、１が５個のゲート２６は
１が３個の信号が次に受信ステーシヨンで受信さ
れた時ゲート２９がレジスタ２１にクロツクする
パルスを作るために条件付けられるように、スイ
ツチ１７が１つの位置から他の位置に変化するこ
とを示しているにすぎないのである。

もし望むならば、第４図はスイツチのワイパー
１８が一つの端子から他の端子に移動する過程に
あり、どの端子とも接触していない時、全ての線
DT₁ないしDT₅はそれらの上に印加される正の電
圧を持つようにさらに変更することもできる。例
えば、スイツチ１７に同一の第２のスイツチはそ
の可動部材をスイツチ１７が接触しない時、又は
その逆の時に、それが端子と接触しないようにス
イツチ１７の可動部材と動作するように修正され
て使用できる。第２のスイツチは全ての線DT₁な
いしDT₅上に正の電圧を印加する適当な絶縁ダイ
オードによつて接続されている。もし１が５個の
信号が線上に印加されると、切断された線又は短
絡された線は２進加算器２３への入力に１が現れ
ることを防止する。そのような変更の場合には、
加算器２３はもし加算器への全ての入力線がその
上の印加された１の信号を持つているならば、ゲ
ート２６は高レベルになるように、第１図に示す
ような１が５個のゲート２６に接続されている。

第５図は第１図の送信ステーシヨンに使用可能
な変更された受信ステーシヨン１２′を開示して
おり、この受信ステーシヨン１２′は１が３個の
NANDゲート３２からの１が３個の信号の存在に
応答して並列レジスタ２１がクロツクされる主と
して前述された方法とは違つている。電源立ち上
り回路５１は電源が最初に投入された時、コンデ
ンサ５２および抵抗５３の接合点から最初の高レ
ベル信号を供給し、それはORゲート５４をして
ANDゲート５５に最初の高レベル信号を出力す
る。ANDゲート５５への最初の高レベル信号
は、コンデンサ５２がゲート５４への直接入力を
転換レベル以下の低い制御に充電すると、終了す
る。その結果の抵抗５３間の低い電圧はインバー
タ５６により反転され、抵抗５８を通してコンデ
ンサ５７を充電する。その結果コンデンサ５７へ
の充電はORゲート５４をしてANDゲート５５に
再び高レベルを出力し、その高レベルは電源が遮
断されるまで残つている。

１が３個のワードが受信ステーシヨン１２′に
よつて受信されたと仮定すると、ゲート３２から
の１が３個の信号の一致、最初の電源立ち上りパ
ルスおよびリセツト・インバータ５９の正常な高
レベル出力はANDゲート５５の出力を高レベル
にする。この高レベル信号はモノステーブル６１
の＋Ｔトリガー入力に加えられ、それは外部コン
デンサ６２および抵抗６３の値で決められる幅の
パルスを発生する。第１図に図示したような機械
スイツチ１８に対しては、モノステーブル６１か
らのパルス幅は１ミリセコンド・オーダが望まし
い。モノステーブル６１がトリガされると、その
高レベルＱ出力はモノステーブル６４の＋Ｔ入力
に正のエツジ・トリガを供給し、それは５ミリセ
コンド・オーダのパルスを発生する。モノステー
ブル６１の低レベルの出力はモノステーブル６
１からのパルスの間動作を検出するようにAND
ゲート６５に加えられている。１ミリセコンド・
パルスの終りで、モノステーブル６１の出力が
高レベルになり、その結果モノステーブル６４か
らの現在高レベルのＱ出力はモノステーブル６４
のパルスの残りの４ミリセコンドの間ゲート６５
への出力を高レベルにする。

２つのモノステーブル６１および６４は互い
に、ANDゲート６５が、モノステーブル６１が
トリガされた後１ミリセコンド後に開始する４ミ
リセコンドのクロツク・パルスを発生するように
動作する。クロツク・パルスの発生におけるこの
１ミリセコンドの遅延はスイツチ１７が新しい位
置に切り変る時の接点のチヤツタから発生する疑
似信号が悪影響を及すことを防止している。

さらに接点のチヤツタによる不正動作を保証す
るために、ゲート５５の出力はインバータ６６に
より反転され、モノステーブル６４のＱ出力と共
にANDゲート６７に加えられている。そのＱ出
力はゲート５５がゲート３２からの１が３個の信
号に応答して、まず高レベルになり、モノステー
ブル６１をトリガーすると同時に実質的に高レベ
ルになる。もし切り替えが発生した時、接点のチ
ヤツタがあるならば、加算器２３からの１が３個
の信号は消え、ての結果ゲート３２および３５の
出力は低レベルになり、リセツト・ゲート６７の
出力は高レベルになる。もし信号がフイルタ・コ
ンデンサ６８を抵抗６９を通して充電するのに十
分な時間失われているならば、リセツト信号がモ
ノステーブル６１および６２のパルスを終了させ
るためにモノステーブル６１及び６２に加えられ
る。高レベル・リセツト信号はゲート５５に低レ
ベルを供給するためにインバータ５９によつて反
転され、その出力を低レベルにし、続いてゲート
５５が高レベルになつた時、正のエツジ・トリガ
ーがモノステーブル６１に加えられるようにして
いる。それからモノステーブル６１および６４が
新しいパルスを発生し、再びモノステーブル６１
がトリガされる時間とゲート６５が高レベルにな
る時間の間１ミリセコンドの遅延を設けている。
かくして、もし接点のチヤツタがあり、１が３個
の信号がない場合には遅延期間は延長され、ゲー
ト６５からのクロツク・パルスはゲート３２から
の１が３個の信号が安定するまで発生されない。

ゲート６５からのクロツク・パルスは直接並列
レジスタ２１に加えられる。しかしながらここに
示されているように、それは発振器７２の出力と
共にANDゲート７１に加えられている。ゲート
７１はクロツクを保証するために並列レジスタ２
１に加えられるゲート６５の高レベルの期間の４
ミリセコンドの間発振器７２の周波数の一連のパ
ルスを発生する。

スイツチ１７が送られるべき新しいワードに続
いて動作すると、２進数の１が全てのデータ伝送
線上に印加される。１が３個のゲート３２の出力
は低レベルになり、２進加算器２３の計数は３以
外であることを表示する。ゲート５５の出力はモ
ノステーブル６１がトリガされるように条件づけ
られるように低レベルになる。その後の２進加算
器２３の計数は正のエツジ・パルスがモノステー
ブル６２に加えられるようにゲート３２および５
５を高レベルにする。それに続くクロツク・パル
スは並列レジスタ２１を通して新しい１が３個の
ワードをクロツクし、並列レジスタ２１のＱ出力
にそのワードをラツチする。

第５図の装置は、１が５個の信号がここで使わ
れていないことを除いて、第１図の接続図で示し
た方法と同じ方法でシフト・レジスタ２１を通し
てクロツクされる間違つた信号を保護する。もし
望むならば、１が５個の信号が選択されたワード
の変化の間現れていないならば、ゲート６５の動
作を禁止するために１が５個のゲート２６及びフ
リツプ・フロツプ２８を第５図に加えることがで
きる。

同様に、もし望むならば第５図のデータ伝送線
が符号化されることも第３図または第４図に示す
ようにすることができる。

上述の種々の実施例においては、スイツチ１８
は機械的スイツチング素子として記述されてい
る。もちろん、同じ機能を実施するために、すな
わち適当な線上に２進数の１又は０を印加するよ
うな普通の電子装置を使用することも可能であ
る。

上述の種々の実施例においては、10種類までの
ワードのために５ビツトの１が３個の符号を使用
するために５本のデータ伝送線が必要とされてい
る。また、これらの実施例はさらに使用または処
理のためにデータ処理装置２２に５ビツト・ワー
ドとして応用するために並列レジスタ２１を通し
てクロツクされる５ビツト・ワードを示してい
る。しかしながら、もし望むならば、４ビツト信
号を伝送される10種類のワードに実施することが
できるので、５ビツトのうちの４ビツトだけをデ
ータ処理装置に加えることも可能である。例えば
データ処理装置に線DT₁ないしDT₄上のデータを
加えるために、レジスタ２１のQ₁ないしQ₄の出
力のみを使用してもよい。第２図の表から気がつ
くように、線DT₁ないしDT₄上の符号は10種類の
スイツチ位置の各々に対して異つている。同様に
して、データ線DT₂ないしDT₅をデータ処理装置
に応用するために選択することもできる。また、
これらの４本の線上の２進符号は使用される４ビ
ツト・ワードのうちの２ビツトが同じでないよう
に10ケのワードの各々が違つている。

もし５本のデータ線の４本のみがデータ処理装
置の実際の使用に応用されるならば、並列レジス
タ２１は選択されたデータ線に変換された４個の
入力および出力のみを有することを要することと
なる。１が３個の条件の存在がレジスタをクロツ
クをすることを決定されることができるように、
データ線の５本の全ては２進加算器２３に加えら
れたままである。

前述の実施例では５本のデータ線および１が３
個の符号を使用しているけれども、データ伝送に
対する本装置はそれに限定されることなく実現さ
れることである。

例えば、第６図に示すような装置が使用される
と、その装置は送信ステーシヨン１１１、受信ス
テーシヨン１１２および６本のデータ伝送線DT₁
ないしDT₆を有する相互接続ケーブル１１３を有
しており、その装置は１が４個のコードで動作す
るようになつている。

式 Ｎ！／Ｍ！（Ｎ−Ｍ）！に示されるように、その
装 置では16種類までのワードを取り扱うことができ
る。異るワードの符号は第７図に説明する通りで
ある。

前述のように、スイツチ１１７は各位置に対す
るダイオード・アレー１１９を通してデータ伝送
線の選択されたグループを接地するように動作
し、他の線は受信ステーシヨンのプル・アツプ抵
抗１１４によつて高レベルに保持されている。デ
ータ伝送線は２個の並列レジスタ１２１Ａおよび
１２１Ｂとしてここで示されている伝送ゲート装
置の入力に接続され、このレジスタは十分な容量
を備えるように並列になつている。また、Ｑ出力
はデータ処理装置１２２につながつている。

計数装置は入力されるデータ線の数を処理する
ために２進加算器１２３Ａ，１２３Ｂおよび１２
３Ｃとしてここで示されている。前述のように、
もし６本のデータ線上のどこかに４個の１があれ
ば加算器１２３Ｃの３の出力は高レベルになり、
１および２の出力は低レベルになる。もし計数結
果が４であるならば、所定の幅のクロツク・パル
スが発生され、シフト・レジスタ１２１ａおよび
１２１ｂにその入力の２進状態をクロツクするよ
うに加えられるように、ANDゲート１３２はモ
ノステーブル１６１をトリガするように高レベル
になる。

もし望むなら、１が６個のANDゲート１７１
は２進加算器１２３の反転された１の出力、およ
び２および３出力に接続され、ゲート１７１はス
イツチ１１７が１つ端子から他の端子に移動する
時高レベルを出力する。もし装置が正常に動作し
ているならば、高レベル信号は１が４個のゲート
１３２又は１が６個のゲート１７１により常に出
力されている。その結果として、ORゲート１７
２はいつも高レベルであり、インバータ１７３の
出力は低レベルである。もしゲート１３２からい
つでも１が４個の信号がない場合には（１つのス
イツチ位置から他の位置に切り変る場合にも）、
インバータ１７３の出力は障害が存在したことを
知らせる警告灯１７４を励起するために高レベル
になる。

もし望むなら、第６図の装置は、もしダイオー
ド・アレーが各スイツチ位置に対して４本の線を
接地するように使用されるならば、１が２個の符
号として動作することもできる。その時、この符
号は第７図に示す符号と逆になる。その場合に
は、ゲート１３２はもし計数が２であるならば、
高レベルになるように加算器１２３Ｃの出力に接
続される。また、15種類までのワードをその装置
で取り扱うこともできる。

また、もし望むならば第６図の装置に図示され
ているように、送信ステーシヨンに設置された装
置を有し、データ伝送線上に印加された１が４個
の符号を有して使用することができ、その装置は
データ処理装置１２２で１が２個のコードを持つ
たワードを生ずるように使用することもできる。
その場合には、並列レジスタ１２１ａおよび１２
１ｂの入力又は出力のところにインバータを使用
するか、あるいはその反転のために並列レジスタ
の出力を出力することもできる。

その上、もし望むならば、第６図の６本の伝送
線を有する装置は１が３個の符号を有するワード
を伝送するために使用されることができる。その
場合にはダイオード・アレーは各スイツチ位置に
対して３種類の線を接地するように設計される。
その装置は20種類までのワードを取り扱うことが
可能である。

同様に、７番目のデータ伝送線が取り扱うこと
ができるワードの数を増やすために追加されるこ
ともできる。７本の線の１が４個の符号は35個ま
での種類のワードを使用することが可能であり、
各々のワードは４個の２進数の１と３個の２進数
の０を有している。

いずれにせよ、伝送線の数および使用される符
号の選択に関係なく、各々のワードは他のワード
の全てに対して同じ数の２進数の１と２進数の０
を有していなければならない。２進数の１（又は
２進数の０）の選ばれた数は送信されたワードが
正しく受信されたことを確認するために受信ステ
ーシヨンで存在していなければならない。

【図面の簡単な説明】

第１図は本発明の実施例であるデータ伝送装置
の回路図である。第２図は第１図の装置で伝送さ
れる種々のワードの２進符号化配列を示す表であ
る。第３図は第１図の装置の１部を変更した回路
図である。第４図は第１図の装置の別の変更を示
した回路図である。第５図は本発明のデータ伝送
装置の他の実施例の回路図である。第６図はより
多くの数のデータ伝送線を使用した第１図の装置
を変更した回路図である。第７図は第６図の装置
で伝送される種々のワードの２進符号化配列を示
す表である。 １１，１１ａ……送信ステーシヨン、１２，１
２ａ……受信ステーシヨン、１３……相互接続デ
ータ伝送ケーブル、１４，１６……抵抗、１７…
…ロータリ・スイツチ、１８……スイツチ・ワイ
パー、１９，１９ｂ……ダイオード・アレー、２
１……伝送ゲート装置、２２……データ処理装
置、２３……２進加算器、２４……インバータ、
２６……ANDゲート、２７……ORゲート、２８
……フリツプ・フロツプ、２９……ANDゲー
ト、３１……インバータ、３２……ANDゲー
ト、３３……抵抗、３４……コンデンサ、３６…
…電源立上り回路、３７……コンデンサ、３８…
…抵抗、３９……インバータ、４１……ORゲー
ト、４２……インバータ、４６……抵抗、４７，
４８……インバータ、５１……電源立上り回路、
５２……コンデンサ、５３……抵抗、５４……
ORゲート、５５……ANDゲート、５６……イン
バータ、５７……コンデンサ、５８……抵抗、５
９……インバータ、６１，６４……モノステーブ
ル、６２……コンデンサ、６３……抵抗、６５…
…ANDゲート、６６……インバータ、６７……
ANDゲート、６８……コンデンサ、６９……抵
抗、７１……ANDゲート、７２……発振器、１
１１……送信ステーシヨン、１１２……受信ステ
ーシヨン、１１３……相互接続ケーブル、１１４
……プル・アツプ抵抗、１１７……スイツチ、１
１９……ダイオード・アレー、１２１ａ，ｂ……
並列レジスタ、１２２……データ処理装置、１２
３ａ，ｂ，ｃ……２進加算器、１３２……AND
ゲート、１６１……モノステーブル、１７１……
ANDゲート、１７２……ORゲート、１７３……
インバータ、１７４……警告灯、DT_1〜6……デ
ータ伝送線。

Claims (1)

1. 【特許請求の範囲】 １ 送信ステーシヨンと、受信ステーシヨンと、
   前記送信ステーシヨンと前記受信ステーシヨンと
   を接続する、Ｎ本の伝送線を有する伝送装置とを
   備え、前記送信ステーシヨンから前記受信ステー
   シヨンへ前記伝送装置を介して２進数のビツトで
   構成されるワードを伝送するデータ伝送装置であ
   つて、 前記送信ステーシヨンは、Ｍは整数でかつＮ＞
   Ｍ＞０であるとして、送信する最大
   Ｎ！／Ｍ！（Ｎ−Ｍ）！個の異なるワードの１つを選択
   す るワード選択装置であつて、該ワード選択装置に
   より選択されたＮ−Ｍ本の伝送線を個々に接地
   し、任意の１のワードの選択から他のワードの選
   択に移行する間に何れの伝送線も接地しない状態
   が生ずる前記ワード選択装置を備え、 前記受信ステーシヨンは、総ての伝送線に２進
   数の“１”に相当する電圧を与え、接地されない
   伝送線には２進数の１に相当する電圧が表われ、
   接地された伝送線には２進数の０に相当する電圧
   が表われるようにした電圧印加装置と、各伝送線
   に同時に表れる２進数の１を計数する計数装置
   と、前記計数装置の計数値Ｎに応じてセツトされ
   るフリツプフロツプ装置と、前記フリツプフロツ
   プ装置がセツトされている場合における前記計数
   装置の計数値Ｍに応じて、伝送線により表される
   ２進数ワードを受信データとして受入れかつ前記
   フリツプフロツプ装置をリセツトする装置とを備
   えた、データ伝送装置。