JPS62115975A - ゴ−スト除去装置 - Google Patents
ゴ−スト除去装置Info
- Publication number
- JPS62115975A JPS62115975A JP60254729A JP25472985A JPS62115975A JP S62115975 A JPS62115975 A JP S62115975A JP 60254729 A JP60254729 A JP 60254729A JP 25472985 A JP25472985 A JP 25472985A JP S62115975 A JPS62115975 A JP S62115975A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ghost
- signal
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、テレビジョン受信機(こ使用されるゴースト
除去装置に関する。
除去装置に関する。
テレビジョン受信機においては、送信アンテナから直接
到来する電波(°希望波)と、建造物などから反射して
くる電波が同時に受信アンテナで受信されると、希望波
による画像と反射波による画像がずれて現れる、いわゆ
るゴーストが発生する。
到来する電波(°希望波)と、建造物などから反射して
くる電波が同時に受信アンテナで受信されると、希望波
による画像と反射波による画像がずれて現れる、いわゆ
るゴーストが発生する。
テレビジョン受信機にとってかかるゴーストは画質を劣
化させる大きな要因となっており、従来から種々の方法
によってゴーストを除去。
化させる大きな要因となっており、従来から種々の方法
によってゴーストを除去。
防止する対策が試みられてき念。その1つとして、ビデ
オ帯におけるトランスパーサルフイルタによるゴースト
除去装置がある。この方式は、ビデオ信号に含まれる最
高周波数成分から決まる微小な遅延時間をそれぞれもつ
遅延素子を多数直列に接続し、各遅延素子の出力を係数
回路により加重加算して出力してゴーストを除去するゴ
ースト補償信号を得るものである。(大西。
オ帯におけるトランスパーサルフイルタによるゴースト
除去装置がある。この方式は、ビデオ信号に含まれる最
高周波数成分から決まる微小な遅延時間をそれぞれもつ
遅延素子を多数直列に接続し、各遅延素子の出力を係数
回路により加重加算して出力してゴーストを除去するゴ
ースト補償信号を得るものである。(大西。
「テレビ受信機におけるゴースト対策」、放送技術、昭
和519) このようなトランスパーサルフイルタによるゴースト除
去装置を第2図に示す。
和519) このようなトランスパーサルフイルタによるゴースト除
去装置を第2図に示す。
同図において、100はビデオ信号入力端子。
110ハトランスバーサルフイルタ、120は減算器、
150はゴースト検出回路、140はトランスパーサル
フイルタのコントロール回路、 150はビデオ信号出
力端子である。
150はゴースト検出回路、140はトランスパーサル
フイルタのコントロール回路、 150はビデオ信号出
力端子である。
ゴースト除去動作の開始時点においては、コントロール
回路140 よりトランスパーサルフイルタ100の出
力には信号が生じない九め、入力端子100から入力さ
れたビデオ信号は、減算器120を通りゴースト検出回
路150に入力される。
回路140 よりトランスパーサルフイルタ100の出
力には信号が生じない九め、入力端子100から入力さ
れたビデオ信号は、減算器120を通りゴースト検出回
路150に入力される。
ゴースト検出回路150で、ビデオ信号に付加されてい
るゴースト信号を検出し、その出力信号に応じてコント
ロール回路140は、トランスパーサルフイルタ110
の出力にゴースト信号と等価な信号を出力させる。した
がって、減算器120において、入力ビデオ信号とトラ
ンスパーサルフイルタ110の出力信号を減算すること
により、ゴースト信号の除去されたビデオ信号を出力端
子150に得ることができる。
るゴースト信号を検出し、その出力信号に応じてコント
ロール回路140は、トランスパーサルフイルタ110
の出力にゴースト信号と等価な信号を出力させる。した
がって、減算器120において、入力ビデオ信号とトラ
ンスパーサルフイルタ110の出力信号を減算すること
により、ゴースト信号の除去されたビデオ信号を出力端
子150に得ることができる。
第3図は、第2図に示したトランスパーサルフイルタ1
10の一構成例を示すブロック図である0 同図において、第2図と同じ番号を付したブロックは同
一機能ブロックを示す。200は微小遅延時間τをもつ
遅延素子、210は利得制御回路、220はスイッチ回
路、230は入力信号に対して同相及び逆相の信号を出
力する入力アンプである。
10の一構成例を示すブロック図である0 同図において、第2図と同じ番号を付したブロックは同
一機能ブロックを示す。200は微小遅延時間τをもつ
遅延素子、210は利得制御回路、220はスイッチ回
路、230は入力信号に対して同相及び逆相の信号を出
力する入力アンプである。
第3図に示すトランスパーサルフイルタ110の動作を
説明するため、遅延時間2τ、振幅−6dBの同相ゴー
ストに対する補償信号の作成過程を例として説明する。
説明するため、遅延時間2τ、振幅−6dBの同相ゴー
ストに対する補償信号の作成過程を例として説明する。
遅延時間2τ、振幅−6dBの同相ゴーストが入力ビデ
オ信号に付加されている場合、このゴーストの遅延時間
、極性及び振幅がゴースト検出回路140により検出さ
れる。コントロール回路140により、トランスパーサ
ルフイルタ110内の@5図にC2で示した利得制御回
路210に接続されているスイッチ回路220をa側に
閉じ、符号C2で示した利得制御回路210の利得を一
6dBに設定すれば、トランスパーサルフイルタ110
の出力端子に、遅延時間2τ、振幅−6dBの同相ゴー
スト補償信号が得られる。
オ信号に付加されている場合、このゴーストの遅延時間
、極性及び振幅がゴースト検出回路140により検出さ
れる。コントロール回路140により、トランスパーサ
ルフイルタ110内の@5図にC2で示した利得制御回
路210に接続されているスイッチ回路220をa側に
閉じ、符号C2で示した利得制御回路210の利得を一
6dBに設定すれば、トランスパーサルフイルタ110
の出力端子に、遅延時間2τ、振幅−6dBの同相ゴー
スト補償信号が得られる。
ここで、第3図に符号C2で示した利得制御回路210
に接続されているスイッチ回路220をb側に閉じた場
合には、同様の動作によってトランスパーサルフイルタ
110の出力端子に、遅延時間2τ、振幅−6d13の
逆相ゴースト補償信号が得られる。
に接続されているスイッチ回路220をb側に閉じた場
合には、同様の動作によってトランスパーサルフイルタ
110の出力端子に、遅延時間2τ、振幅−6d13の
逆相ゴースト補償信号が得られる。
しかし、第3図に示したトランスパーサルフイルタ11
0において、スイッチ回路220は、ゴースト除去動作
の初めでは、通常すべてa([114たはb側に閉じら
れるため、入力アンプ230の出力信号の一方の負荷が
非常に大きくなる。
0において、スイッチ回路220は、ゴースト除去動作
の初めでは、通常すべてa([114たはb側に閉じら
れるため、入力アンプ230の出力信号の一方の負荷が
非常に大きくなる。
このことは、トランスパーサルフイルタ110をLSI
化する際には、入力アンプ230の出力信号の周波数特
性の劣化等を生じさせるため大きな問題となる。
化する際には、入力アンプ230の出力信号の周波数特
性の劣化等を生じさせるため大きな問題となる。
本発明の目的は、入力アンプ230の負荷を最小限度に
抑えることができるゴースト除去装置を提供することに
ある。
抑えることができるゴースト除去装置を提供することに
ある。
上記の目的を達成するため、本発明においては、ゴース
ト除去の開始時点ではスイッチ回路の約半数はa側に閉
じ、残りの半数はb側に閉じることにより入力アンプの
2つの出力端子の負荷をほぼ等しくすることを特徴とす
る。
ト除去の開始時点ではスイッチ回路の約半数はa側に閉
じ、残りの半数はb側に閉じることにより入力アンプの
2つの出力端子の負荷をほぼ等しくすることを特徴とす
る。
以下、第1図及び第4図を用いて本発明について詳細に
説明する。
説明する。
第1図は、本発明を用いたトランスパーサルフイルタ1
10の一実施例を示すブロック図である0 同図において、第6図と同じ番号を付したブロックは同
一機能ブロックを示す。
10の一実施例を示すブロック図である0 同図において、第6図と同じ番号を付したブロックは同
一機能ブロックを示す。
第1図に示し九トランスパーサルフイルタ110の動作
は、第3図に示したトランスパーサルフイルタ110の
動作と同様である。ただし、第1図に示したトランスパ
ーサルフイルタ110では、入力アンプ230の2つの
出力端子の負荷を同じにするため、ゴースト除去開始時
点においては、第1@に符号C1* Cs + Csで
示した利得制御回路210に接続されているスイッチ回
路220はb側に閉じ、その他のスイッチ回路220は
a側に閉じるように制御される。
は、第3図に示したトランスパーサルフイルタ110の
動作と同様である。ただし、第1図に示したトランスパ
ーサルフイルタ110では、入力アンプ230の2つの
出力端子の負荷を同じにするため、ゴースト除去開始時
点においては、第1@に符号C1* Cs + Csで
示した利得制御回路210に接続されているスイッチ回
路220はb側に閉じ、その他のスイッチ回路220は
a側に閉じるように制御される。
実際のテレビ受信機用ゴースト除去装置では、ビデオ信
号の帯域より、遅延素子200の微小遅延時間τは通常
約1oonsに設定されるため、遅延時間10μsまで
のゴーストを除去するには、遅延素子200.利得制御
回路210及びスイッチ回路220はそれぞれ100個
程度必要となる。
号の帯域より、遅延素子200の微小遅延時間τは通常
約1oonsに設定されるため、遅延時間10μsまで
のゴーストを除去するには、遅延素子200.利得制御
回路210及びスイッチ回路220はそれぞれ100個
程度必要となる。
また、ゴースト除去の動作においては、ゴーストの個数
により有効に動作する利得制御回路210の個数は限ら
れているため、除去動作中にスイッチ回路220が、a
llllに閉じている個数とb@lこ閉じている個数は
、はぼ同数と考えられるため、第3図に示したトランス
パーサルフイルタ110の場合に較べて入力アンプ25
0の負荷は大幅に軽減できる。
により有効に動作する利得制御回路210の個数は限ら
れているため、除去動作中にスイッチ回路220が、a
llllに閉じている個数とb@lこ閉じている個数は
、はぼ同数と考えられるため、第3図に示したトランス
パーサルフイルタ110の場合に較べて入力アンプ25
0の負荷は大幅に軽減できる。
次に、第1図に示したスイッチ回路220の初期設定方
法について説明する。
法について説明する。
第4図は、第2図に示したゴースト除去装置の一構成例
を示すブロック図である。同図において、第2図と同じ
番号を付したブロックは、同一機能ブロックを示す。4
04は減算器、4o5は基準信号発生回路、4o6は微
分回路、4o7はコンパレータ、4o8はシフトレジス
タ、409Uタップ利得メモリ修正回路、41oはタッ
プ利得メそ!J、411はD/A変換回路、412は同
期信号分離回路、413はタイミング発生回路である。
を示すブロック図である。同図において、第2図と同じ
番号を付したブロックは、同一機能ブロックを示す。4
04は減算器、4o5は基準信号発生回路、4o6は微
分回路、4o7はコンパレータ、4o8はシフトレジス
タ、409Uタップ利得メモリ修正回路、41oはタッ
プ利得メそ!J、411はD/A変換回路、412は同
期信号分離回路、413はタイミング発生回路である。
一般に、出力ビデオ信号に付加されているゴースト信号
を検出する信号として、垂直同期信号が用いられる。
を検出する信号として、垂直同期信号が用いられる。
入力端子100に入力される入力ビデオ信号は、同期信
号分離回路412において垂直同期信号が分離される。
号分離回路412において垂直同期信号が分離される。
分離された同期信号は、タイミング発生回路413に供
給され、タイミング信号発生の基準として用いられる。
給され、タイミング信号発生の基準として用いられる。
基準信号発生回路405は、タイミング発生回路413
から指示されるタイミングに従って、正規の垂直同期信
号と同じ信号を基準信号として発生する。し次がって、
出力ビデオ信号の垂直同期信号と基準信号を減算器40
4で減算することにより、ビデオ信号に付加されている
ゴースト信号が検出される。
から指示されるタイミングに従って、正規の垂直同期信
号と同じ信号を基準信号として発生する。し次がって、
出力ビデオ信号の垂直同期信号と基準信号を減算器40
4で減算することにより、ビデオ信号に付加されている
ゴースト信号が検出される。
検出されたゴースト信号は、微分回路406で微分され
、コンパレータ407でデジタル化された後、シフトレ
ジスタ408に書き込まれる。
、コンパレータ407でデジタル化された後、シフトレ
ジスタ408に書き込まれる。
(書き込むタイミングは、タイミング発生回路413よ
ジ制御される。)シフトレジスタ408から読み出され
るデータに従って、タップ利得メモリ410に記憶され
ている利得データをタップ利得修正回路409で修正し
、再びタップ利得メモリ410ヲこ書き込む。
ジ制御される。)シフトレジスタ408から読み出され
るデータに従って、タップ利得メモリ410に記憶され
ている利得データをタップ利得修正回路409で修正し
、再びタップ利得メモリ410ヲこ書き込む。
ここで、ゴースト信号をデジタルデータで表現する方法
としては種々考えられるが、その一方として、ゴースト
信号の極性を最上位ビット(例えば、同相ゴーストの場
合には0.逆相ゴーストの場合にはN1“)で表わし、
ゴースト信号の振幅を8ビツトで表わすものとする。す
なわち、振幅OdBの同相及び逆相ゴーストは、それぞ
れ、、011111111“及び、、11111111
1″で表し、振幅−6dBの同相及び逆相ゴーストは、
それぞれ、、010000000“及び、、11000
0000“で表わすものとする。
としては種々考えられるが、その一方として、ゴースト
信号の極性を最上位ビット(例えば、同相ゴーストの場
合には0.逆相ゴーストの場合にはN1“)で表わし、
ゴースト信号の振幅を8ビツトで表わすものとする。す
なわち、振幅OdBの同相及び逆相ゴーストは、それぞ
れ、、011111111“及び、、11111111
1″で表し、振幅−6dBの同相及び逆相ゴーストは、
それぞれ、、010000000“及び、、11000
0000“で表わすものとする。
タップ利得メモリ410のデータのうち、最上位ピット
はトランスパーサルフイルタ110に供給され、対応す
る利得制御回路210に接続されるスイッチ回路220
’r // 0“の時にはa側に、//1″の時にh
b側に閉じるよう制御する。また、残り8ビツトのデー
タは、D/A変換回路411によりアナログ電圧に変換
され、対応する利得制御回路210の利得を制御し、ト
ランスパーサルフイルタ110の出力端に、ゴースト信
号を打ち消す信号を発生する。
はトランスパーサルフイルタ110に供給され、対応す
る利得制御回路210に接続されるスイッチ回路220
’r // 0“の時にはa側に、//1″の時にh
b側に閉じるよう制御する。また、残り8ビツトのデー
タは、D/A変換回路411によりアナログ電圧に変換
され、対応する利得制御回路210の利得を制御し、ト
ランスパーサルフイルタ110の出力端に、ゴースト信
号を打ち消す信号を発生する。
上記のようなゴースト除去装置において、ゴ−スト除去
動作開始時点において、スイッチ回路220を第1図に
示す状態に設定するには、第1図に符号CI 、 C3
,Csで示した利得制御回路210に対応するタップ利
得メモリ410のデータの最上位ビットをN1“に、第
1図に符号C2+ C4+C6で示した利得制御回路2
10に対応するタップ利得メモリ410のデータの最上
位ビットを/10“とするようにイニシャライズすれば
よい。
動作開始時点において、スイッチ回路220を第1図に
示す状態に設定するには、第1図に符号CI 、 C3
,Csで示した利得制御回路210に対応するタップ利
得メモリ410のデータの最上位ビットをN1“に、第
1図に符号C2+ C4+C6で示した利得制御回路2
10に対応するタップ利得メモリ410のデータの最上
位ビットを/10“とするようにイニシャライズすれば
よい。
次に、上記イニシャライズ方法の具体例について説明す
る。
る。
第5図は、最上位ビットのデータを//1“にイニシャ
ライズする回路の一構成例を示すブロック図である。同
図において、第4図と同じ番号を付したブロックは同一
機能ブロックを示す。
ライズする回路の一構成例を示すブロック図である。同
図において、第4図と同じ番号を付したブロックは同一
機能ブロックを示す。
510Vi、NOR回路、52oはOR回路、aoは最
上位ビット、符号al−a8は下位8ビツトの各データ
値である。
上位ビット、符号al−a8は下位8ビツトの各データ
値である。
ゴースト除去動作の開始時点において、タップ利得メモ
リ410のすべてのデータを/、o“にイニシャライズ
すると、NOR回路510の出力は//1“となるなめ
、OR回路520の出力を2,1“とすることができる
。
リ410のすべてのデータを/、o“にイニシャライズ
すると、NOR回路510の出力は//1“となるなめ
、OR回路520の出力を2,1“とすることができる
。
したがって、第1図に符号C+、C3,Csで示した利
得制御回路210に対応するスイッチ回路220には、
OR回路520の出力信号を入力し、第1図に符号C2
,C4+ Csで示した利得制御回路210に対応する
スイッチ回路220には、タップ利得メモリ410の出
力信号aoを直接入力することにより前記イニシャライ
ズを行うことができる0 ここで、タップ利得メモリ修正回路409には、タップ
利得メモリ410の出力信号を入力すれば、ゴースト動
作開始直後におけるタップ利得メモリ修正回路409の
動作は、各タップ同一に行うことができる。また、ゴー
ストの振幅を示す下位8ビツトのデータの内、任意の1
個でも//1“になるとNOR回路510の出力はIl
o“となるため、OR回路520には、ゴーストの極性
を示す最上位ビットのデータaOが得られ、正常なゴー
スト除去動作を行うことができる。
得制御回路210に対応するスイッチ回路220には、
OR回路520の出力信号を入力し、第1図に符号C2
,C4+ Csで示した利得制御回路210に対応する
スイッチ回路220には、タップ利得メモリ410の出
力信号aoを直接入力することにより前記イニシャライ
ズを行うことができる0 ここで、タップ利得メモリ修正回路409には、タップ
利得メモリ410の出力信号を入力すれば、ゴースト動
作開始直後におけるタップ利得メモリ修正回路409の
動作は、各タップ同一に行うことができる。また、ゴー
ストの振幅を示す下位8ビツトのデータの内、任意の1
個でも//1“になるとNOR回路510の出力はIl
o“となるため、OR回路520には、ゴーストの極性
を示す最上位ビットのデータaOが得られ、正常なゴー
スト除去動作を行うことができる。
以上の説明においては、スイッチ回路220の初期設定
として、第1図に符号CII C3+ Csで示した利
得制御回路210に接続されているスイッチ回路220
をb側に閉じ、符号C2,C4,C6で示した利得制御
回路210に接続されているスイッチ回路220をa側
に閉じたが、その逆でも同様の効果が得られること、ま
た、a側とb側に閉じている個数がほぼ同数であればそ
の組合せは任意であっても同様の効果が得られることは
明白である。
として、第1図に符号CII C3+ Csで示した利
得制御回路210に接続されているスイッチ回路220
をb側に閉じ、符号C2,C4,C6で示した利得制御
回路210に接続されているスイッチ回路220をa側
に閉じたが、その逆でも同様の効果が得られること、ま
た、a側とb側に閉じている個数がほぼ同数であればそ
の組合せは任意であっても同様の効果が得られることは
明白である。
また、トランスパーサルフイルタ110の構成は第1図
に示す構成に限らず、例えば、1984年、TV学会全
国大会講演予稿集p、539〜540に示されている2
段形トランスパーサルフイルタの構成によるものでも同
様の効果が得られることはいうまでもない。
に示す構成に限らず、例えば、1984年、TV学会全
国大会講演予稿集p、539〜540に示されている2
段形トランスパーサルフイルタの構成によるものでも同
様の効果が得られることはいうまでもない。
以上説明したように、本発明によれば、入力アンプ26
0の負荷を最小限度に抑えられ、性能向上が図れるゴー
スト除去装置を提供することができる。
0の負荷を最小限度に抑えられ、性能向上が図れるゴー
スト除去装置を提供することができる。
第1図は本発明によるゴースト除去装置のトランスパー
サルフイルタの一構成例を示すブロック図、第2図はゴ
ースト除去装置のブロック図、第3図は従来のゴースト
除去装置のトランスパーサルフィルタの一構成例を示す
ブロック図、第4図は本発明によるゴースト除去装置の
−栴成例を示すブロック図、第5図は最上位ビットを1
にイニシャライズする回路の一構成例を示すブロック図
である。 110・・・トランスパーサルフィルタ140・・・コ
ントロール回路 220・・・スイッチ回路 510・・・NOR回路5
20・・・OR回路
サルフイルタの一構成例を示すブロック図、第2図はゴ
ースト除去装置のブロック図、第3図は従来のゴースト
除去装置のトランスパーサルフィルタの一構成例を示す
ブロック図、第4図は本発明によるゴースト除去装置の
−栴成例を示すブロック図、第5図は最上位ビットを1
にイニシャライズする回路の一構成例を示すブロック図
である。 110・・・トランスパーサルフィルタ140・・・コ
ントロール回路 220・・・スイッチ回路 510・・・NOR回路5
20・・・OR回路
Claims (1)
- 1、第1のビデオ信号が供給され、第1のビデオ信号に
対して同相及び逆相の第2、第3のビデオ信号を出力す
る入力アンプ回路と、入力アンプ回路の第2、第3の2
つの出力信号の一方を選択する複数個のスイツチ回路と
、スイツチ回路の出力信号が供給される複数個の可変利
得制御回路と、該可変利得制御回路の出力信号が供給さ
れる複数個の縦属接続された遅延素子より成るトランス
パーサルフイルタを用いて構成されたゴースト除去装置
において、前記複数個のスイツチ回路は、ゴースト除去
動作の開始時点では、前記入力アンプ回路の2つの信号
をほぼ同数づつ選択するように、そのスイツチの状態が
制御されていることを特徴とするゴースト除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254729A JPS62115975A (ja) | 1985-11-15 | 1985-11-15 | ゴ−スト除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254729A JPS62115975A (ja) | 1985-11-15 | 1985-11-15 | ゴ−スト除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62115975A true JPS62115975A (ja) | 1987-05-27 |
Family
ID=17269041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254729A Pending JPS62115975A (ja) | 1985-11-15 | 1985-11-15 | ゴ−スト除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115975A (ja) |
-
1985
- 1985-11-15 JP JP60254729A patent/JPS62115975A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2138922C1 (ru) | Способ работы схем гашения повторов изображения для телевизоров и видеомагнитофонов | |
| US4404600A (en) | Ghost signal cancelling apparatus | |
| US4368483A (en) | Video signal defect replacement circuitry | |
| US4825289A (en) | Noise reduction apparatus for video signal | |
| EP0044713B1 (en) | Circuit arrangements for processing digital data | |
| CA1229913A (en) | Luminance/chrominance separator | |
| US4583120A (en) | Ghost canceller | |
| US4686583A (en) | Dropout compensating apparatus using a digital delay circuit | |
| US5335071A (en) | Apparatus for enhancing image quality of a videotape recorder using motion adaptive method | |
| US5019919A (en) | Apparatus for recording and reproducing divided signals of an angle modulated signal | |
| US4635100A (en) | Digital automatic video delay system | |
| JPH021431B2 (ja) | ||
| JP2808884B2 (ja) | テレビジョン信号変換装置 | |
| EP0190942A2 (en) | Signal processing apparatus | |
| KR100281874B1 (ko) | 휘도신호의라인딜레이를제거한비디오신호처리장치 | |
| JPH03120964A (ja) | テレビジョン受信機ならびにゴースト除去装置 | |
| JPS61242174A (ja) | 波形等化器 | |
| JPH0478230A (ja) | ダイバーシティ受信装置 | |
| JPH0683470B2 (ja) | モザイク画像生成回路 | |
| JPS63308492A (ja) | 記録再生装置の信号処理回路 | |
| JPS58117780A (ja) | ゴ−スト除去装置 | |
| JPS6083473A (ja) | ゴ−スト除去装置 | |
| JPS628069B2 (ja) | ||
| JP2848987B2 (ja) | 波形等化回路 | |
| JPH01190184A (ja) | 映像記録再生装置 |