JPS621223B2

JPS621223B2 -

Info

Publication number: JPS621223B2
Application number: JP54051080A
Authority: JP
Inventors: Jun Ueda; Akira Torisawa; Shuji Ootawa; Masaaki Bandai; Masaharu Shida; Katsuhiko Sato
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1979-04-24
Filing date: 1979-04-24
Publication date: 1987-01-12
Also published as: JPS55142270A

Description

【発明の詳細な説明】

本発明は主として電子腕時計用のステツプモー
タを低電力かつ、外部磁界に介しても止まりにく
くする駆動方法の検出装置に関するものである。電子腕時計用超小型ステツプモータの様に低消
費電力が要求されているステツプモータでは低消
費電力の方法としてステツプモータ自身の電気―
機械変換効率の向上の他に、通常時は低電力で駆
動し、何らかの原因で正常にロータが回転しなか
つた時には、通常時よりも大電力で、速やかに再
駆動する、いわゆる補正駆動方式が考案されてい
る。この補正駆動方式を採用する場合、重要な事
は、いかにしてロータの回転・非回転を検出する
かということと、従来の固定パルス駆動方式に対して耐磁性等、
外部条件に対する止まりにくさを確保するという
ことである。第１図Ａは従来から使用されている電子時計の
指針駆動用に用いられ、本発明にも使用されてい
る２極ステツプモータの一例であり、第１図Ｂは
従来この構造のステツプモータを駆動するために
用いられている駆動パルスの例である。第１図Ｂの駆動パルスをコイル３に印加するこ
とにより、ステータ１を磁化し、ロータ２の磁極
との反発、吸引力によりロータは180゜回転す
る。この印加する駆動パルスの長さは、時計とし
て保証ずべき全ての条件に於いてモータの出力を
保証できる様な幅に選ばれていた。ところがこの
パルス幅は、カレンダー負荷、電池の内部抵抗や
末期における電圧低下等に対する余裕を含ませな
ければならず、どうしても余裕のあるパルス幅
で、駆動しなければならなかつた。そこで、この
方法を改良し、通常はあまり余裕のないぎりぎり
のパルス長さでステツプモータを駆動し、その後
ロータが回転したか、しなかつたかを判断する検
出回路等を具備し、ロータが非回転と判断したと
きのみ従来から用いられている様なパルス幅で補
正駆動を行うという方法が提案されている。このロータの回転・非回転の検出に、特別な検
出素子例えば、メカ接点、ホール素子等を具備さ
せることは、時計の小型化、薄型化、ローコスト
という要求から採用することは困難である。そこでロータが回転した場合と非回転の場合で
は駆動パルス印加後ロータの振動による発電電圧
が違うという特徴をとらえて、ロータの回転・非
回転を検出するという方法がとられている。第２図は、従来及び、本発明で使用されている
ステツプモータ駆動及び検出部の回路例である。
この回路構成は、ＮチヤンネルFETゲート（以
後Ｎゲートと略す）４ｂ，５ｂとＰチヤンネル
FETゲート（以後Ｐゲート略す）４ａ，５ａの
入力をそれぞれ分離し、Ｎゲート４ｂ，５ｂ，Ｐ
ゲート４ａ，４ｂが同時にOFFとなる様に構成
するとともに、ロータ２の回転・非回転を検出す
るための検出抵抗６ａ，６ｂ及びこれらの抵抗を
スイツチングするＮゲート７ａ，７ｂを備えてい
る。第３図は従来の補正駆動方式に於けるタイムチ
ヤートである。コイルの両端にかかる電圧は第３
図ａの区間では、第２図に示す電流通路９の様に
電流が流れる。次に第３図ｂの区間では第２図に
示す閉回路１０の様に検出抵抗６ｂを含む閉回路
に切り換る。このとき、駆動パルス印加後のロー
タ２の駆動により発生する電圧が端子８ｂに発生
する。もし検出区間ｂで非回転という信号が検出
されたなら、第３図ｃの区間で再度第２図の電流
通路９でコイル３に電流を流し、時計仕様の満足
できる様な十分長いパルスでステツプモータの補
正駆動を行う。次にロータの回転・非回転検出の原理について
詳述する。第４図は、コイル抵抗3KΩ，10000ターンのス
テツプモータのコイル３に電流を流した時の電流
波形である。図中ａの区間は駆動パルス長さが
3.9ｍsecのときの電流波形であり、回転・非回転
にかかわらずほぼ同じ波形を示す。第４図のｂの区間は駆動パルス印加後のロータ
２の振動による誘起電流であるが、この区間の電
流波形はロータ２の回転・非回転の状態では大き
く変化する。第４図のｂの区間のb₁の波形は、ロ
ータ２が回転した場合の電流波形でありb₂は非回
転であつた場合の電流波形である。回転・非回転による電流の違いを電圧波形とし
とりだすべく考案されたのが、第２図の駆動検出
回路であり、第４図のｂの区間では閉回路１０に
回路を切り換える。そうすることによりロータ２
の振動により生じる電流は検出用の抵抗６ｂを流
れるため、端子８ｂには検出抵抗をつけない時と
比べ大きな電圧波形が現れる。区間ｂで正方向の
電流は、第２図の閉回路１０に於いて、検出抵抗
６ｂには逆向きとなるため、負の電圧となつて表
れる。更にＮゲート５ｂは、OFF状態ではドレイン
とＰ―Well間にＰ―Ｎ接合があり、Vssをアノー
ドとするダイオードとして働く。このため端子８
ｂから見て負となる電圧は、ダイオードとして働
くＮゲート５ｂを介して流れ、閉回路１１と同じ
様なインピーダンスとなり、ロータに制動がかか
る。ロータ２の動きと検出信号の関係を第５図を用
いて説明する。第５図はステータ１とロータ２の関係を示した
ものであり、第５図のＡはロータ２の静止状態を
表しており、ステータ１には、インデツクストル
クを決める内周ノツチ１６ａ，１６ｂと、ステー
タを一体とするための外周ノツチ１５ａ，１５ｂ
がある。ただし二体ステータの場合は、１５ａ，
１５ｂの部分でステータが分離している。ロータ２の静止状態では内周ノツチ１６ａ，１
６ｂとほぼ90゜の位置にＮ，Ｓの磁極が静止す
る。第５図Ｂはこれに駆動パルスを印加した場合の
図であり、ロータが矢印１７の方向に回転する。
駆動パルス幅は3.9ｍsecという短いパルスのた
め、ほぼ内周ノツチの付近まで回転した状態でパ
ルスが切れる。負荷が小さい時にはロータの慣性
のため回転しきれるが、負荷が大きいときには回
転しきれず、第５図ｃの様に、ロータは逆に回転
する。この時、ロータ２の磁極は外周ノツチ１５
ａ，１５ｂの付近を通るため、コイルに大きな電
流を発生する。ところがこのとき駆動回路は第２
図の閉回路１０の状態となつているため、先に説
明した様に、端子８ｂには負の電圧が発生し、Ｎ
ゲート５ｂにダイオードの順方向電流が流れロー
タ２には制動がかかる。したがつてロータ２は急
速に減速され、それ以後ロータ２の振動により発
生する電圧は小さい。一方の負荷が小さく、ロータ２が回転した場合
は第５図のＤに示す様に矢印１９の方向にロータ
２が回転する。このときロータ２により発生する
磁束は外周ノツチ１５ａ，１５ｂとは直角方向で
あるため最初誘起電流は小さい。更に磁極が外周
ノツチ１５ａ，１５ｂの付近まで回転したときに
大きな電流を発生する。このとき閉回路１０の端
子８ｂには負の電圧が発生するため、Ｎゲート５
ｂのダイオート効果により、ロータに制動がかか
る。さらにその後、第５図のＡに示すロータの静
止位置よりかなり回転しすぎ、静止位置にもどる
とき第２図の端子８ｂにはロータ２の回転検出可
能な電圧を発生する。第６図Ａの電圧波形２０は前述のロータ２が回
転したときに、端子８ｂに現れる電圧波形であ
る。ａの区間は駆動パルス印加時間で3.9ｍsecで
ある。このときの回路は第２図に示される電流通
路９でありＶ_DD＝1.57vである。第６図Ａのｂの区間はロータの振動により誘起
する電圧をとつたものであり、第２図の閉回路１
０のときの電圧波形である。負の電圧はＮゲート
５ｂのダイオード効果のために約−0.5vでクリツ
プされており、正の電圧のピークは0.4vである。
一方波形２１は非回転の場合であるが正の電圧の
ピークは0.1以下でこの両者の電圧を区別するこ
とによりロータの回転・非回転が判断できる。更にこの両者の電圧は差が小さいのであるが、
次に説明する方法で容易に増幅することができ
る。第６図Ａのｂに示す区間で、第２図の閉回路
１０と閉回路１１を交互にスイツチングする。閉
回路１１では、Ｎゲート４ｂ，５ｂという100Ω
程度のON抵抗をもつ素子でコイル３の両端はシ
ヨートされているため、ロータ振動による電流は
大きい。ところが、閉回路１０にスイツチングす
ると、コイル３のインダクタンス成分のため検出
抵抗６ｂに一瞬その電流が流れ、このため検出抵
抗の両端には、一瞬高いピーク電圧が発生する。
回転時のロータ２による誘起電圧波形２０は、第
２図の閉回路１０、閉回路１１を交互にスイツチ
ングした場合８ｂ端子の電圧波形は第６図Ｂの様
になる。この時の電圧波形２２，２３の時間軸拡
大波形を第６図Ｃに示す。このとき、ピーク電圧
は、閉回路１０にスイツチング後約30μsec遅れ
ている。これは、Ｎゲート５ｂのドレイン・ソー
ス間にキヤパシタンス成分により、ピーク電圧に
遅れを生ずるためである。この様な方法により検出のための信号は容易に
数倍の増幅を行うことができ、ロータ２の回転・
非回転の検出が一層容易になる。以上説明した様にロータ２の回転・非回転を検
出することはできるのであるがこの方法は、大き
な欠点があつた。ステツプモータが交流の外部磁
界に入つた場合外部磁界によりコイル３に電圧を
誘導しロータ２が非回転の場合でもロータ２が回
転したと判断してしまい、交流磁界に対するステ
ツプモータの止まりにくさ、いわゆる耐磁性が、
通常ステツプモータを駆動する3.9ｍsecというパ
ルス幅で決定してしまうことである。しかもこの交流耐磁性は第７図に示す様なグラ
フとなり、この例の3.9ｍsecでの耐磁性は３エー
ルステツド以下となつてしまう。そのため、補正駆動回路のステツプモータを駆
動する場合には従来より一層厳重な耐磁構造をと
る必要があり、小型化、薄型化、ローコスト化を
ねらつた反面、耐磁構造のスペース、コスト等を
必要とし、その利点を十分生かし切れていなかつ
た。又、更にステツプモータの低電流化を図るため
通常パルス幅を変化させる駆動方式がある。この
場合非カレンダ送りの時の様に負荷が軽い場合ス
テツプモータのロータが、回転しうる最小パルス
幅で動くことになる。この時、第７図からわかる通り、交流耐磁性は
更に悪化する。従つてこのときシールド板等の耐
磁構造を更に強化する必要がある。そのため、薄型化、小型化のためにステツプモ
ータの電流を減らしている当初の目的が達成しに
くくなつてしまうという欠点があつた。本発明の目的は補正駆動方式でステツプモータ
を駆動したなら交流磁界が悪化するという欠点を
解決することにあり、更にその回路構成上最も安
定かつ低電力な検出回路を提供することである。このため、動作時間は短いが、検出のために正
確な基準電圧を必要とするロータの回転・非回転
を検出する電圧検出器として、電圧比較器、いわ
ゆるコンパレータ等を用い、動作時間の長く必要
な磁界検出には論理素子、例えばインバータ等で
交流磁界の検出を行つている。次に実施例に従い本発明の内容を詳述する。第
８図のタイムチヤートは第２図の端子８ｂ―８ａ
間の信号を示しているが、ａは通常駆動パルス、
ｂはロータの回転・非回転検出区間、ｃはロータ
が非回転であつたとき再びステツプモータを駆動
するための補正パルス、b′は補正パルスにより駆
動されたときロータが回転し、静止するまでの時
間、ｄはロータが静止している時間である。本発
明では、このロータが静止している時間ｄ内に、
コイル３に誘起される電圧の有無を検出し、も
し、電圧が検出されたなら、ステツプモータは交
流磁界内に入つたものとみなし、次の通常駆動パ
ルスの長さを交流耐磁性の良くなるパルスで駆動
する。尚、交流耐磁性の良くなるパルスとは、第
７図に示すグラフから容易に設定できる。第９図
は、本発明を実施する電子時計であり、６０は地
板、６１はコイルブロツク、６２はステータ、６
３はロータ、輪列等の受、６４は電池、６５は水
晶振動子であり、６６は本回路が内蔵されている
ICを実装している回路ブロツクである。第１０図は、本発明を実施する電子時計の電子
回路のブロツク図である。基準信号発生部３００
は発振部９０と分周部９１とで成り、発振部９０
は32768Hzの水晶振動子が用いられている。この
信号は分周部９１で、フリツプフロツプ等により
分周され、１秒信号まで分周されるとともに、フ
リツプフロツプ出力の各段出力は波形合成部９５
でステツプモータの駆動パルス、検出に必要なタ
イミングパルス等をアンドゲート、フリツプフロ
ツプ等で合成する。駆動部９３は第２図に示した
回路を含み、検出部２００は第２図の端子８ａ，
８ｂに出力される検出信号を判断する電圧比較器
及び電圧判定用論理素子を有する。更に、ステツ
プモータ駆動出力はステツプモータ９４に接続さ
れるとともに、検出信号は制御部９２にフイード
バツクされる。波形合成部９５は分周部からの信
号で、制御部９２に必要な信号を合成する。駆動
部９３、検出部２００は、後に示す実施例１及び
２に共通であるため、先に説明する。第１１図Ａは駆動部９３の一部分の実施例であ
る。第１１図Ａの出力端子１０１，１０２，１０
３，１０４，１０５，１０６はそれぞれ第２図の
入力端子の同番号端子に接続されており、端子１
０７ａは第１１図Ｂの端子１０７ａに接続されて
いる。第１１図Ａの入力端子１４７ａ及び１４７
ｂは“Ｈ”（Highレベルの略）のとき第２図の閉
回路１０となる様回路を制御し、端子１２２はス
テツプモータに流れる電流の方向を制御するフリ
ツプフロツプ（以後FFと略す）７４の状態を変
える端子であり、第１２図Ａ及び第１５図Ａの
PD₃信号が入力され、正エツジ入力により状態を
変化させる。端子１４６は“Ｈ”レベル信号入力
により第２図に示す電流通路９となる。次に第１
１図Ａの回路の詳細な説明をする。フリツプフロ
ツプ（以後FFと略す）７４は、負エツジトリガ
タイプであり位相制御端子１２２からインバータ
（以後NOTと略す）７３を介してクロツク入力
CLに接続されている。FF７４の出力Ｑはアンド
ゲート（ANDと略す）７５、AND７６にFF７４
の出力はAND７７、AND７８に入力されてい
る。駆動端子１４６はAND７５、AND７７に入
力されている。入力１４７ａ，１４７ｂはOR７
０に入力されOR７０の出力はAND７６、AND７
８に接続されている。AND７５の出力はNOT７
９を介して端子１０１に接続され、ノアゲート
（以後NORと略す）８１に入力される。AND７６
の出力は端子１０５、NOR８１に接続される。
AND７７の出力はNOT８０を介し端子１０２、
NOR８２に接続されている。NOR８１の出力は
端子１０３に、NOR８２の出力は端子１０４
に、端子１４７ａは端子１０７ａに接続される。
又、以後ナンドゲートはNANDと略す。第１１図
Ｂは検出部２００の一部の実施例であり、電圧を
検出する部分の構成例である。第２図の端子８ａ，８ｂは第１１図Ｂの端子８
ａ，８ｂに接続される。抵抗８５，８６はＮゲー
ト７８がONしている時、電源電圧Ｖ_DDを分圧
し、電圧比較器２０１を構成するコンパレータ８
３，８４の負入力端子に入力される。端子８ａは
コンパレータ８３の正入力、及びNOT１２０と
ともに電圧判定用論理素子であるNOT121に入力
される。端子８ｂはコンパレータ８４の正入力及
び、NOT１２０に入力される。コンパレータ８
３，８４の出力はOR８８に入力され、OR８８の
出力はAND８９に入力される。端子１０７ｃは
Ｎゲート７８に入力されるとともに、AND８９
に入力される。NOT１２０，１２１の出力は
NAND１２２に入力され、NAND１２２の出力は
AND１２３に入力される。端子１０７ａはAND
１２３に入力され、AND１２３の出力はOR１２
５に入力される。OR１２５の出力は端子１１０
に接続される。実施例 (1) 第１２図のＡは第１０図に示す波形合成部９５
の出力波形であり、第１２図のＢに示す制御部９
２の入力端子Ｐ_D1，Ｐ_D2，Ｐ_D3，Ｐ_S1，Ｐ_S2，Ｐ_S
_３にそれぞれ入力される。第１２図Ａの波形の合
成回路はAND，OR，NAND，NOTゲート等によ
り、分周部の信号から合成される。ここでＰ_D1は通常駆動パルスで正１秒の3.9ｍ
secのパルスである。Ｐ_D2は補正パルスで7.8ｍ
secである。Ｐ_D3は交流磁界を検出した場合、耐
磁性が良くなる15.6ｍsecのパルス幅である。Ｐ_S
_１は交流磁場検出及び、回路検出信号増幅のため
のパルスであり、正１秒の23.4ｍsec前から正１
秒までは出力し、“Ｈ”＝0.5ｍsec、“Ｌ”＝1.5ｍ
sec、つまりデユーテイ１：３のパルスである。
Ｐ_S2は正１秒後31.2ｍsec間“Ｈ”＝0.5ｍsec、
“Ｌ”＝0.5ｍsec、つまりデユーテイ１＝１のパル
スである。このデユーテイ比１＝１のパルスでロ
ータの回転検出信号増幅を行うのであるが、実際
ロータの回転検出を行うのはＰ_S3が“Ｈ”となつ
ている11.7ｍsecの間だけである。次に第１２図Ｂについて説明する。端子１１０には第１１図Ｂの検出出力１１０の
信号が入力される。その信号はAND１５６を介
してSR―FF１５０のＳ入力、及びAND１５２に
入力される。端子１４２はAND１５２の他の入
力に接続されAND１５２の出力はSR―FF１５１
のＳ入力に接続される。端子１４３は、SR―FF
１５１のＲ入力、OR１５４及びNOT１５９を介
してAND１５８に接続される。SR―FF１５１の
出力はAND１５３に接続され、AND１５３の
出力はOR１５４に入力されOR１５４の出力は
AND・OR１５５に入力される。SR―FF１５０
の出力Ｑ，はAND・OR１５５に接続され
AND.OR１５５の出力は、駆動パルス出力端子１
４６に接続される。又FF１５０の出力は、
AND１５７及びAND１５８にも入力される。端子１４４はFF１５０のＲ入力及び、AND１
５３に接続される。端子１４５ａはAND１５６及びAND１５７を
介し端子１４７ａに、端子１４５ｂはAND１５
８を介し１４７ｂに接続される。通常の動作では外部の交流磁場はないので端子
１１０への入力つまり交流磁場検出回路からの出
力はなくSR―FF１５０はセツトされない。従つ
てOR１５４を介してＰ_D13.9ｍsecが端子１４６
に出力される。その後ロータの回転信号が端子１
１０に入力されると、SR―FF１５１がセツトされ、FF
１５１の＝“Ｌ”となるため、Ｐ_D2＝7.8ｍsec
は端子１４６に出力されない。ところがロータが
非回転である場合には、端子１１０に信号が入つ
てこないため、SR―FF１５１はセツトされず
＝“Ｈ”となつている。このため、AND１５３，
OR１５４，AND・OR１５５を介して端子１４
６にＰ_D2＝7.8ｍsecが出力される。次に時計が交流磁場に遭遇すると、端子１１０
に検出信号が入力されるため、SR―FF１５０が
セツトされ、Ｑ＝“Ｈ”となり、AND・ORを介
して端子１４０の信号15.6ｍsecが端子１４６に
出力される。端子１４６の信号は第１１図Ａの駆
動回路、入力端子１４６に入力し、端子１４７ａ
の信号は第１１図Ａの駆動回路の端子１４７ａに
入力されているためステツプモータは、Ｐ_D3＝
15.6ｍsecの強制駆動が行われる。又、端子１４７ｂの信号は第１１図Ａの端子１
４７ｂに入力される。実施例 (2) 実施例(1)で説明した補正駆動方式に於いて、通
常駆動パルス幅は固定であつた。実施例(2)では実
施例(1)の方式より更にステツプモータの低消費電
力化を図るために、通常駆動パルス幅を回転しう
る最低のパルス幅で駆動する。第１３図は本実施例での電子時計に用いられて
いるステツプモータの駆動パルス幅とトルクの関
係をとつたグラフである。固定パルス駆動の場合は、ステツプモータの最
大トルクTqmaxを保証するために駆動パルス幅
はａの点に設定されている。実施例(1)の様に補正駆動を行う方法は、Tqcの
点がカレンダ送りに要するトルクとすると通常駆
動パルスの長さはa₂＝3.4ｍsecとかa₃＝3.9ｍsec
という長さに設定される。その理由は通常駆動パ
ルスでロータが回転しきれない時には、更に補正
パルスが追加され、その出現回数が多い場合に
は、両者の消費電流が加算されるため、かえつて
電流が増加するという場合も起こり得るためであ
る。ところが、実際にはa₀＝2.4ｍsecというパル
ス幅でも無負荷時にはロータは回転するので、こ
のパルス幅で駆動ができれば更に低消費電流化が
可能である。この実施例では前記目的で発明され
たもので、その動作を、第１４図により説明す
る。通常はa₀＝2.4ｍsecというパルス幅でステツ
プモータを駆動し、カレンダー負荷等によりa₀の
パルス幅でロータが回転しきれなくなつた場合
は、ロータが非回転であると検出回路が判断し、
すぐ補正駆動パルスで駆動する。この補正駆動の
パルス幅は一般に第１５図のａ＝7.8ｍsecという
パルス用が用いられる。そして次の１秒後の駆動
パルス幅はa₀＝2.4ｍsecよりわずかに長いa₁＝2.9
ｍsecというパルス幅が通常駆動パルスとして自
動的に設定され、ステツプモータに駆動パルスが
印加される。ところが第１３図の例によると、a₁
＝2.9ｍsecでもカレンダトルクTqcに達しないた
め、又ロータは非回転となり、すぐ補正パルスａ
＝7.8ｍsec駆動する。そうすると更に１秒後の通
常駆動パルスは自動的にa₂＝3.4ｍsecになる。こ
の場合の出力トルクはカレンダトルクTqcより大
きいので以後毎秒a₂＝3.4ｍsecというパルス幅で
ステツプモータを駆動する。ところがこのままではカレンダ負荷がなくなつ
た場合でもa₂＝3.4ｍsecというパルス幅が続き消
費電力低減のためには不利である。このためＮ秒
経過後に駆動パルスを短くする回路を付加するこ
とにより、Ｎ回a₂＝3.4ｍsecが連続して出力され
たらa₁＝2.9ｍsecというパルス幅に戻ることにな
る。さらにa₁がＮ回連続して出力されるとa₀とな
る。この様に駆動することにより、従来のステツプ
モータをより低電力で駆動することが可能にな
る。第１５図は第１３図に示した特性をもつステツ
プモータに基づき設計された制御部９２の例であ
る。第１０図に示す波形合成回路９５から第１５
図Ａに示すタイムチヤートの波形が出力され波形
合成回路９５は分周部９１より出力される信号に
ゲート回路を適宜組合わせ構成されている。第１５図Ａに示すタイムチヤートの説明をす
る。Ｐ_a0＝2.4ｍsec，Ｐ_a1＝2.9ｍsec，Ｐ_a2＝3.4ｍ
sec，Ｐ_a3＝3.9ｍsecは通常駆動パルスであり、
このうち一つがステツプモータの負荷に応じて自
動的に選択され、これが通常駆動パルスＰ_D1とな
る。Ｐ_D2は通常駆動パルスＰ_D1で非回転であつた
場合再駆動するための7.8ｍsecの補正パルスであ
り、最大トルクを保証する。Ｐ_D3は時計が磁場内
に遭遇したと判断した場合に最も外部磁場に対し
て強くなるパルス幅に設定され、ここでは15.6ｍ
secとなつている。Ｐ_S1は交流磁界検出用の入力
パルスであり、“Ｌ”＝0.5ｍsec，“Ｈ”＝1.5ｍ
sec、つまりデユーテイ１：３となつており、Ｐ_S
_２はロータ回転検出用のパルスであり0.5ｍsecで
デユーテイ１：１となつている。Ｐ_S3はロータの
回転・非回転を検出する時間を指定するためのパ
ルスである。通常駆動パルスＰ_D1印加後9.8ｍsec
から検出を開始し、パルス幅は11.7ｍsecとなつ
ている。以上の波形合成部９５からの出力が第１５図Ｂ
の各端子に接続される。Ｐ_a0は端子１７４、Ｐ_a1は端子１７５、Ｐ_a2は
端子１７６、Ｐ_a3は端子１７７、Ｐ_D2は端子１７
３、Ｐ_D3は端子１７０、Ｐ_S1は端子１６８ａ、Ｐ
_S2は端子１６８ｂに、Ｐ_S3は端子１７０，Ｐ_S1は
端子１６８ａ，Ｐ_S2は端子１６８ｂに、Ｐ_S3は端
子１７２にそれぞれ接続される。端子１１０は検
出部からの検出出力が入力され、端子１４６は駆
動部９３の回路図、第１１図Ａの端子１４６に、
端子１４７ａは第１１図Ａの端子１４７ａに、端
子１４７ｂは第１１図Ａの端子１４７ａに接続さ
れる端子１７０、端子１１０、端子１７２、端子
１７３、AND１８３、NOT２０８、AND１８
５、SR―FF１８０、SR―FF１８１、AND・
OR１８２、AND２００、AND２０１、AND２
０９、AND２１１の構成ならびに動作は、第１
２図Ｂと全く同じであるので、ここでは説明を省
略する。 OR２０４，AND２０５，AND２０６，OR２
０７，FF２０２，FF２０３は２ビツトのアツ
プ・ダウンカウンタを構成しており、AND２０
０からの入力はアツプ入力であり、AND１８６
からの入力はダウンカウント入力である。そのカ
ウンタ出力はFF２０２、FF２０３のそれぞれの
出力Q₀，Q₁である。アツプダウンカウンタの出
力はデコーダ１８９に接続され、デコーダの出力
Ｐ_D1が第１表になる様に構成されている。

【表】デコーダ１８９で出力された通常駆動パルスＰ
_D1は、第１２図Ｂで説明した通常駆動パルスＰ_D1
と同等であり、OR２０１，RS―FF１８１に入
力される。又通常駆動パルスＰ_D1で駆動中検出信
号の入力を禁止するため、NOT２０８を介し
AND２０９に入力している。このためＰ_S1の出
力は通常駆動パルス印加時には端子１６９には現
れない。Ｐ_a0＝2.4ｍsecと通常駆動パルスＰ_D1はイクス
クルーシブノア１８８に入力されている。このた
めＰ_D1＝Ｐ_a0のときにはＮ進カウンタ１８７への
入力を禁止し、Ｐ_D1≠Ｐ_a0のときＮ進カウンタ１
８７は毎秒カウントする。Ｎ進カウンタ１８７
が、Ｎを数え終えたときＮ進カウンタ１８７の出
力は“Ｈ”となりＰ_D1と同期した信号がOR２０
４に入力される。このためアツプダウンカウンタ
はダウンカウントされる。ロータが非回転であつた場合AND２００にＰ_D
_２が出力され、アツプダウンカウンタはアツプカ
ウントする。このためＰ_D1の長さは、Ｐ_a0→Ｐ_a1，Ｐ_a1→Ｐ_a
_２，Ｐ_a2→Ｐ_a3という様に変化する。以上述べた実施例では、ロータ２の回転・非回
転の検出信号増幅にも、外部磁界によるコイルに
発生する電圧の増幅にも、駆動パルス印加後の閉
回路のスイツチングを行つている。このため通常
駆動パルスＰ_D1での耐磁性レベルの交流磁界では
すでに、交流磁界検出が行われていなければなら
ない。このため、外部交流磁界の検出感度はでき
るだけ上げる必要がある。本発明では交流磁界の検出に、第１１図Ｂのイ
ンバータ（NOTゲート）１２０，１２１を用い
ている。これは、磁界検出は、毎秒23.4ｍsec行
つているため、コンパレータの様な電力消費のあ
る素子を用いると、その電力がIC全体で消費す
る電力に対し無視できなくなるためで、電力消費
のほとんどないNOTゲートをそれに用いること
により、本発明で目的とするステツプモータの低
電力駆動に対する効果をより大きくするものであ
る。更に、NOTゲートは、それを構成するＮゲ
ートとＰゲートの面積比を変化させることによ
り、NOTゲートのスレツシヨルド電圧を変化さ
せることができる。本発明では0.5Vに設定されており、この条件
で、1.50e程度の交流磁界を検出できる。次にロータの回転・非回転の検出には抵抗８
５，８６により電源電圧を分圧した基準電圧に対
し検出電圧が高いか、低いかを判断するコンパレ
ータ８３，８４を用いている。これは、検出抵抗
６ａ，６ｂを拡散抵抗で構成すると、プロセスの
ばらつきにより、かなり広い公差を要求されるた
め、どうしても検出の基準となる電圧は精度を要
求される。このため、コンパレータ８３，８４の
かわりに前記の様なNOTゲートを用いた場合、
ICの製造に負担がかかり、歩留の低下となり、
コスト的に不利となる。ところが、本発明の方式
では、基準電圧は電源電圧を２個の抵抗の比で分
圧した電圧となり、その精度はICマスク寸法で
決定されるため、都合が良い。従つて検出抵抗６
ａ，６ｂの公差を十分広くとれ、ICの歩留を低
下させることなく、全回路のIC化が達成され
る。又、コンパレータは、NOTゲートに比べてそ
の動作のための消費電流が大きく、更に抵抗８
５，８６で基準電圧を発生させるためにも電流が
必要となり、本発明の目的である電子時計の低電
流化には好ましくない。そこで本発明では、ロー
タが回転している場合には、第１２図ＡのP₃の
“Ｈ”の区間のみＰ_S2の信号を端子１０７ｃに印
加し、コンパレータ８３，８４及び抵抗８５，８
６に電流を流し基準電圧より一回でも高い検出信
号がコンパレータの＋入力に印加されると直ちに
SR―FF１５１がセツトされ、端子１０７ｃへの
検出パルスの供給を停止し、このため、Ｎゲート
７８はOFFし、コンパレータ８３，８４及び抵
抗８５，８６への電流は停止される。これにより
ロータ回転の場合コンパレータ８３，８４及び抵
抗８５，８６の動作時間は通常はたかだか数ｍ
secとなり、その消費電流は、時計の全消費電流
に対し無視できる程度になる。同じステツプモータの駆動で、従来の固定パル
スによる駆動に対し、その消費電力は約半分であ
り、従来と同じ出力トルクを保証できる。更に従
来は、外部の交流磁界に対する止まりにくさを保
証するために、バーマロイの板などにより、ステ
ツプモータを磁気シールドしていたが、本発明で
は、消費電流を増加させることなく、従来より耐
磁性を向上させることができ、シールド構造の簡
素化、更にはシールド構造の除去までできる。こ
のため電子時計のローコスト化、小型化、薄型化
に対し非常に有利となり、この発明の効果は大き
い。

【図面の簡単な説明】

第１図Ａは、従来及び本発明に用いられている
電子時計用ステツプモータの斜視図。第１図Ｂ
は、従来のステツプモータ駆動パルス波形図。第
２図は、従来及び本発明に係わるステツプモータ
の駆動及び検出回路図の一部。第３図は、従来の
補正駆動方式のステツプモータ駆動パルス波形
図。第４図は、ステツプモータの電流波形とロー
タが回転及び非回転であつたときのロータ振動に
より誘起する電流波形。第５図Ａは、ロータ静止
時のステータとロータの関位図。第５図Ｂは、駆
動パルス印加時のロータの回転方向を示す図。第
５図Ｃは、ロータが回転できなかつたときのロー
タの運動を示す図。第５図Ｄは、ロータが回転し
た時、駆動パルス印加後ロータの運動を示す図。
第６図Ａは、ロータが回転及び非回転で、検出抵
抗に誘起する電圧。第６図Ｂは、ロータが回転及
び非回転で、高抵抗を含む閉回路と低抵抗を含む
閉回路をスイツチングした時の検出抵抗に誘起す
る電圧波形。第６図Ｃは、Ｂ図２２及び２３の波
形拡大図。第７図は、パルス幅と交流耐磁性の特
性図。第８図は、本発明に係る補正駆動と磁界検
出方式の駆動パルス波形図。第９図は、電子時計
の平面図。第１０図は、本発明に係る電子時計の
ブロツク図。第１１図Ａは駆動部の一部分の実施
例を示す回路図。第１１図Ｂは駆動部の一部分の
実施例を示す回路図。第１２図Ａは、波形合成部
の出力の実施例を示すタイムチヤート。第１２図
Ｂは、Ａの信号を入力とする制御部の一実施例を
示す回路図。第１３図は、駆動パルス幅と分針ト
ルクの関係を示す特性図。第１４図は、本発明に
係る負荷の変動に応じて駆動パルス幅が変化する
補正駆動方式と、交流磁界検出の関係を示す駆動
パルス波形図。第１５図Ａは、波形合成部出力の
他の実施例を示すタイムチヤート。第１５図Ｂ
は、Ａの信号を入力とする制御部の他の実施例を
示す回路図。１……ステータ、２……ロータ、３……コイ
ル、６ａ，６ｂ……検出抵抗、４ａ，５ａ，７
ａ，７ｂ……ＮチヤンネルFETゲート、４ｂ，
５ｂ……ＰチヤンネルFETゲート、９……駆動
パルスの電流通路、１０……高抵抗を含む閉回
路、１１……低抵抗を含む閉ループ、８３，８４
……電圧比較器（コンパレータ）、８５，８６…
…基準電圧設定抵抗、１２０，１２１……NOT
ゲート（インバータ）。

Claims

【特許請求の範囲】１ステータとロータと駆動コイルにより構成さ
れるステツプモータと、基準信号発生部と、前記
基準信号発生部の出力により駆動パルスを含む複
数の信号を合成出力する波形合成部と、前記ステ
ツプモータに対して所定の実効電力を有する駆動
パルスを供給する駆動部と、前記ステツプモータ
に駆動パルスが印加される以外の期間に前記駆動
コイルに誘起される入力電圧値と所定の基準電圧
値とを比較して前記ロータの回転・非回転を検出
する電圧比較器と前記入力電圧値が所定以上の場
合に出力を変化させて外部磁場の有無を検出する
電圧判定用論理素子とから成る検出部と、前記波
形合成部からの信号を入力するとともに前記検出
部の出力により前記波形合成部の信号を選択して
前記駆動部に出力する制御部とを備えたことを特
徴とする電子時計の検出装置。２前記電圧比較器はコンパレータであり、基準
電圧は電源電圧を抵抗分圧したものである特許請
求の範囲第１項記載の電子時計の検出装置。３前記電圧判定用論理素子はインバータである
特許請求の範囲第１項記載の電子時計の検出装
置。