JPS62122492A - ビデオ信号処理回路 - Google Patents
ビデオ信号処理回路Info
- Publication number
- JPS62122492A JPS62122492A JP26350985A JP26350985A JPS62122492A JP S62122492 A JPS62122492 A JP S62122492A JP 26350985 A JP26350985 A JP 26350985A JP 26350985 A JP26350985 A JP 26350985A JP S62122492 A JPS62122492 A JP S62122492A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- terminal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はビデオカメラ等に使用するビデオ信号処理回
路に佛り、特にライン順次信号の同時化回路において信
号対雑音（Ｓ／Ｎ）比の向上に関するものである。
路に佛り、特にライン順次信号の同時化回路において信
号対雑音（Ｓ／Ｎ）比の向上に関するものである。
第２図１従来より広く用いられているライン順次信号の
同時化回路を示す回路図、第３図はその動作を説明する
ための信号波形図である。
同時化回路を示す回路図、第３図はその動作を説明する
ための信号波形図である。
第２図において、（１）はライン１１次信号の入力端子
、（２）は１水平走査期間（以下「１Ｈ」と略称する。
、（２）は１水平走査期間（以下「１Ｈ」と略称する。
）遅延回路、（３）及び（４）は切換スイッチ、（５）
及び（６）はそれぞれ第１及び第２の出力端子である。
及び（６）はそれぞれ第１及び第２の出力端子である。
入力端子（１）には第３図（ａ）に示すようにＬＨごと
に色差信号Ｒ−Ｙ及びＢ−Ｙが交互に入力する。切換ス
イッチ（３）は切換端子（３ａ）と（３ｂ）との間に切
換えられ、切換スイッチ（４）は切換端子（４ａ）と（
４ｂ）とに切換えられ、第３図（１））はその切換信号
の波形を示し、この信号が高レベルＣ′Ｈ″）にるると
きには端子（３ａ）、（４ａ）側、低レベルＣ″Ｌ″）
にあるときは端子（３ｂ）、（４ｂ）側に切換えられる
。従って、色差信号Ｒ−Ｙ及びＢ−Ｙと、切換信号との
タイミングの関係が第３図（ａ） 、 （ｂ）に示した
通りの場合、第１の出力端子（５）には第３図（０）
Ｋ示すような色差信号Ｒ−Ｙが、第２の出力端子（６）
には第３図（ｄ） Ｋ示すような色差信号Ｂ−Ｙが出力
されて同時化される０第４図はＮＨＫ技術月報（昭和４
３年番月）等に示された信号のＳ／Ｎ比を向上させる従
来回路の１例を示す回路図で、（７）は同時化された信
号の入力端子、（８）は加算回路、（９）は１Ｈ遅延回
路、Ｑｌは出力端子である。
に色差信号Ｒ−Ｙ及びＢ−Ｙが交互に入力する。切換ス
イッチ（３）は切換端子（３ａ）と（３ｂ）との間に切
換えられ、切換スイッチ（４）は切換端子（４ａ）と（
４ｂ）とに切換えられ、第３図（１））はその切換信号
の波形を示し、この信号が高レベルＣ′Ｈ″）にるると
きには端子（３ａ）、（４ａ）側、低レベルＣ″Ｌ″）
にあるときは端子（３ｂ）、（４ｂ）側に切換えられる
。従って、色差信号Ｒ−Ｙ及びＢ−Ｙと、切換信号との
タイミングの関係が第３図（ａ） 、 （ｂ）に示した
通りの場合、第１の出力端子（５）には第３図（０）
Ｋ示すような色差信号Ｒ−Ｙが、第２の出力端子（６）
には第３図（ｄ） Ｋ示すような色差信号Ｂ−Ｙが出力
されて同時化される０第４図はＮＨＫ技術月報（昭和４
３年番月）等に示された信号のＳ／Ｎ比を向上させる従
来回路の１例を示す回路図で、（７）は同時化された信
号の入力端子、（８）は加算回路、（９）は１Ｈ遅延回
路、Ｑｌは出力端子である。
入力端子（７）に入力される信号は同時化された信号で
、従って、ライン間で相関があり、１Ｈ遅延回路（９）
で１Ｈ遅延された信号を加算回路（８）によって加算す
ることによってＳ／Ｎ比の改善がなされて出力端子α１
へ出力される。
、従って、ライン間で相関があり、１Ｈ遅延回路（９）
で１Ｈ遅延された信号を加算回路（８）によって加算す
ることによってＳ／Ｎ比の改善がなされて出力端子α１
へ出力される。
これら従来の回路方式では、上述の２つの目的、ライン
順次信号の同時化とＳ／Ｎ比の向上とを図るためには同
時化された信号に第４図の回路を２つ使用するか、直交
変調さられ九色信号を用いて第４図の回路を実現しなけ
ればならない。この場合、同時化回路を含めれば１Ｈ遅
延回路が３回路、後者の場合は高周波用の１Ｈ遅延回路
が必要となり回路規模が大きくなる欠点がある０ 本発明は上記欠点を解消するためになされたものであり
、小形の回路でライン順次信号の同時化とＳ／Ｎ比の向
上を同時に図ることができるビデオ信号処理回路を得る
ことを目的とする０〔問題点を解決するだめの手段〕 この発明に係るビデオ信号処理回路では、従来のライン
順次信号の同時化回路の入力回路に加算回路を設け、か
つ、同時化回路の１Ｈ遅延回路の出力を更Ｋ１Ｈ遅延さ
せるＬＨ遅延回路を設け、その出力を上記加算回路で入
力信号と加算するようにしたものである。
順次信号の同時化とＳ／Ｎ比の向上とを図るためには同
時化された信号に第４図の回路を２つ使用するか、直交
変調さられ九色信号を用いて第４図の回路を実現しなけ
ればならない。この場合、同時化回路を含めれば１Ｈ遅
延回路が３回路、後者の場合は高周波用の１Ｈ遅延回路
が必要となり回路規模が大きくなる欠点がある０ 本発明は上記欠点を解消するためになされたものであり
、小形の回路でライン順次信号の同時化とＳ／Ｎ比の向
上を同時に図ることができるビデオ信号処理回路を得る
ことを目的とする０〔問題点を解決するだめの手段〕 この発明に係るビデオ信号処理回路では、従来のライン
順次信号の同時化回路の入力回路に加算回路を設け、か
つ、同時化回路の１Ｈ遅延回路の出力を更Ｋ１Ｈ遅延さ
せるＬＨ遅延回路を設け、その出力を上記加算回路で入
力信号と加算するようにしたものである。
このようにすることによって加算回路ではライン順次信
号が２Ｈ遅れて加算されるのでＳ／Ｎ比の向上が可能で
、本来の信号同時化とともにＳ／Ｎ比の向上が一挙に可
能である０ 〔実施例〕 第１図はこの発明の一実施例の回路図で、前述の第２図
、第４図の従来例と同一符号は同等部分を示す。
号が２Ｈ遅れて加算されるのでＳ／Ｎ比の向上が可能で
、本来の信号同時化とともにＳ／Ｎ比の向上が一挙に可
能である０ 〔実施例〕 第１図はこの発明の一実施例の回路図で、前述の第２図
、第４図の従来例と同一符号は同等部分を示す。
入力端子（１）には第３図（ａ）に示すようなライン順
次信号が入力される。すなわち、色差信号Ｒ−Ｙ及びＢ
−Ｙが１Ｈごとに交互に入力される。その入力信号は加
算回路（８）の一方の端子に入力される。
次信号が入力される。すなわち、色差信号Ｒ−Ｙ及びＢ
−Ｙが１Ｈごとに交互に入力される。その入力信号は加
算回路（８）の一方の端子に入力される。
加算回路（８）の出力は第１の１Ｈ遅延回路（２）及び
第２の１Ｈ遅延回路（９）を経て２Ｈずれた信号となっ
て加算回路（８）の他方の端子に入力される０従って加
算回路（８）の出力では色差信号Ｒ−ＹとＢ−Ｙと社混
り合うことはなく、色差信号Ｑ、 −ＹとＢ−Ｙとが交
互に巡回形フィルタを構成してＳ／）Ｔ比の向」−が達
成できる。
第２の１Ｈ遅延回路（９）を経て２Ｈずれた信号となっ
て加算回路（８）の他方の端子に入力される０従って加
算回路（８）の出力では色差信号Ｒ−ＹとＢ−Ｙと社混
り合うことはなく、色差信号Ｑ、 −ＹとＢ−Ｙとが交
互に巡回形フィルタを構成してＳ／）Ｔ比の向」−が達
成できる。
上述のように、加算回路＜８）の出力では色差信号Ｒ−
ＹとＢ−Ｙとは混り合っておらずライン）Ｆ１次形式で
あるので、第２図の従来例と同４？ｋ Ｉｃ して切換
えスイッチ（３）及び（４）を第３５２４ （ｂ）に示
したタイミングで切俣えることによって、第１の出力端
子（５）からは第３図（０）に示すように同時化さＪし
た色差信号Ｒ−Ｙが得られ、第２の出力端子（６）から
は第３図（ｄ）Ｋ示すように同時化された色差信号Ｂ−
Ｙが得られる０ 以上、色差信号Ｒ−Ｙ及びＢ−ＹｉＣついて説明したが
、色信号Ｒ及びＢなどの場合にもこの発明は適用できる
。
ＹとＢ−Ｙとは混り合っておらずライン）Ｆ１次形式で
あるので、第２図の従来例と同４？ｋ Ｉｃ して切換
えスイッチ（３）及び（４）を第３５２４ （ｂ）に示
したタイミングで切俣えることによって、第１の出力端
子（５）からは第３図（０）に示すように同時化さＪし
た色差信号Ｒ−Ｙが得られ、第２の出力端子（６）から
は第３図（ｄ）Ｋ示すように同時化された色差信号Ｂ−
Ｙが得られる０ 以上、色差信号Ｒ−Ｙ及びＢ−ＹｉＣついて説明したが
、色信号Ｒ及びＢなどの場合にもこの発明は適用できる
。
以上のように、この発明では簡単な回路構成で、ライン
順次信号の同時化と、Ｓ／Ｎ比の向上とが同時に達成で
きる。
順次信号の同時化と、Ｓ／Ｎ比の向上とが同時に達成で
きる。
第１図はこの発明の一実施例を示す回路図、第２図は従
来のライン順次信号の同時化回路の回路図、第３１２Ｑ
はその動作説明波形図、第４図は従来の８７Ｎ比向上回
路の回路図である０ 図において、（１）は入力端子、（２）は第１の１Ｈ遅
延回路、（３） 、 （４）は切換スイッチ、（５）は
第１の出力端子、（６）は第２の出力端子、（８）は加
算回路、（９）は第２の１Ｈ遅延回路である。 °なお、図中同一符号は同一または相当部分を示す０ 第１図 第２図 第４図 第：３図 Ｆ−Ｙ Ｂイ ｐ−ｙ ８−ｙ （（ｆ）
来のライン順次信号の同時化回路の回路図、第３１２Ｑ
はその動作説明波形図、第４図は従来の８７Ｎ比向上回
路の回路図である０ 図において、（１）は入力端子、（２）は第１の１Ｈ遅
延回路、（３） 、 （４）は切換スイッチ、（５）は
第１の出力端子、（６）は第２の出力端子、（８）は加
算回路、（９）は第２の１Ｈ遅延回路である。 °なお、図中同一符号は同一または相当部分を示す０ 第１図 第２図 第４図 第：３図 Ｆ−Ｙ Ｂイ ｐ−ｙ ８−ｙ （（ｆ）
Claims (1)
- （１）２つの信号のライン順次信号が一方の入力端子に
入力される加算（または減算）回路、この加算（または
減算）回路の出力が入力され１水平時間（以下「１Ｈ」
と略称する。）遅延させる第１の１Ｈ遅延回路、この第
１の１Ｈ遅延回路の出力が入力され更に１Ｈ遅延させて
上記加算（または減算）回路の他方の入力端子に供給す
る第２の１Ｈ遅延回路、及び上記第１の１Ｈ遅延回路の
入力信号及び出力信号を１Ｈ毎にそれぞれ第１の出力端
子及び第２の出力端子またはそれぞれ第２の出力端子及
び第１の出力端子へ切換え出力する切換スイッチを備え
たビデオ信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26350985A JPS62122492A (ja) | 1985-11-22 | 1985-11-22 | ビデオ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26350985A JPS62122492A (ja) | 1985-11-22 | 1985-11-22 | ビデオ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122492A true JPS62122492A (ja) | 1987-06-03 |
Family
ID=17390513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26350985A Pending JPS62122492A (ja) | 1985-11-22 | 1985-11-22 | ビデオ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122492A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888642A (en) * | 1987-11-07 | 1989-12-19 | Mitsubishi Denki Kabushiki Kaisha | Video signal processor |
| US4939572A (en) * | 1988-03-17 | 1990-07-03 | Victor Company Of Japan, Ltd. | Video signal processing apparatus |
-
1985
- 1985-11-22 JP JP26350985A patent/JPS62122492A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888642A (en) * | 1987-11-07 | 1989-12-19 | Mitsubishi Denki Kabushiki Kaisha | Video signal processor |
| US4939572A (en) * | 1988-03-17 | 1990-07-03 | Victor Company Of Japan, Ltd. | Video signal processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE32188E (en) | Color television receiver comprising at least one integrated circuit for the luminance signal and the chrominance signals | |
| GB2170975A (en) | Luminance/chrominance separating apparatus | |
| US5301015A (en) | NTSC and PAL compatible digital encoder | |
| GB1453588A (en) | Colour television system | |
| JP2001036922A (ja) | 色相調整回路 | |
| EP0290183B1 (en) | Pal video signal processing device | |
| JPH0321104Y2 (ja) | ||
| JPH01123590A (ja) | ビデオ信号処理回路 | |
| JPS58584U (ja) | カラ−テレビ受信機の色信号処理回路 | |
| JPS63278482A (ja) | Ｐａｌビデオ信号処理装置 | |
| JPS6316954B2 (ja) | ||
| JPS5970390A (ja) | Ｐａｌ方式搬送色信号生成装置 | |
| JPH0516785B2 (ja) | ||
| JPH037476A (ja) | 垂直同期回路 | |
| JPS63278483A (ja) | Ｐａｌビデオ信号処理装置 | |
| JPS58159085A (ja) | デジタル映像信号処理装置 | |
| JPS61247193A (ja) | くし形フイルタ | |
| JPS63144680A (ja) | 再生装置 | |
| JPH04227189A (ja) | 色信号復調用データセレクタ | |
| JPS63167593A (ja) | 色差線順次信号形成回路 | |
| JPH04137891A (ja) | 色信号生成回路 | |
| JPS61220585A (ja) | 信号遅延回路 | |
| JPH0210972A (ja) | ピクチャー・イン・ピクチャー・メモリ | |
| JPH01246988A (ja) | 色差帯域制限フィルタ | |
| JPS63107291A (ja) | ビデオ信号処理回路 |