JPS62128233A - Control information transfer system in synchronizing communication network - Google Patents
Control information transfer system in synchronizing communication networkInfo
- Publication number
- JPS62128233A JPS62128233A JP26767885A JP26767885A JPS62128233A JP S62128233 A JPS62128233 A JP S62128233A JP 26767885 A JP26767885 A JP 26767885A JP 26767885 A JP26767885 A JP 26767885A JP S62128233 A JPS62128233 A JP S62128233A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- frame
- node
- control
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
スーパーフレーム内のショートフレーム中に制御情報部
を設けた同期通信網において、制御情報を複数個のスー
パーフレームの対応番号のショートフレームに分散させ
、該分散した制御情報を合成するようにして、制御情報
の転送制御を行い、回線容量の増加を抑え、かつ回線制
御に柔軟性をもたせたものである。[Detailed Description of the Invention] [Summary] In a synchronous communication network in which a control information section is provided in a short frame within a superframe, control information is distributed into short frames with corresponding numbers of a plurality of superframes, and the distributed Transfer control of control information is performed by combining control information, suppressing increase in line capacity, and providing flexibility in line control.
本発明は、同期通信網における制御情報転送方式の改良
に関する。The present invention relates to improvements in control information transfer methods in synchronous communication networks.
無線ネットワークの同期通信網において、例えばマルチ
フレーム多重されたショートフレームは、そのタイムス
ロットや収容に関し、動的に制御可能であり、各ターミ
ナルノードに対して柔軟性をもって割り当て得ることが
望ましい。In a synchronous communication network of a wireless network, for example, it is desirable that the time slots and accommodation of short frames multiplexed in multiple frames can be dynamically controlled and flexibly allocated to each terminal node.
従来、ショートフレームを各ノード宛に動的に割り当て
る手段として、各ショートフレームに制御用の高速チャ
ンネルを設け、デマンドアザイメント同様の制御を行う
方式が用いられている。Conventionally, as a means for dynamically allocating short frames to each node, a method has been used in which each short frame is provided with a high-speed channel for control and control similar to demand assignment is performed.
また、制御情報転送方式としてブリアサイメント方式が
あるが、これはショートフレームを動的に各ノードに割
り当てるような制御は出来ない。Furthermore, there is a brief assignment method as a control information transfer method, but this method cannot perform control such as dynamically allocating short frames to each node.
各ノードとの関係において、動的制御を行うデマンドア
サイメント方式は制御情報にリアルタイムの高速チャン
ネルを使用し、スーパーフレームのショートフレームに
設けた制御部によって制御情報が転送される。しかし、
この方式は限られた回線容量の可なり大きな部分を制御
情報の為にと使用するので好ましくない。In relation to each node, the demand assignment method that performs dynamic control uses a real-time high-speed channel for control information, and the control information is transferred by a control unit provided in a short frame of a superframe. but,
This method is undesirable because it uses a considerable portion of the limited line capacity for control information.
一般に、無線ネットワークにおけるデータターミナルシ
ステムでは各ターミナルノードの属性としての、例えば
、タイムスロット割当や収容端末の変更は、時間的に長
いスパンにて行うので、この様な通信網に適合する制御
情報の転送方式を提供し、回線のオーバーヘッドを少な
くすることが問題である。In general, in a data terminal system in a wireless network, the attributes of each terminal node, such as time slot assignment and accommodating terminals, are changed over a long time span, so control information suitable for such a communication network is The problem is to provide a transfer method and reduce line overhead.
上記の問題点は、
通信網の各ノードに対応させ、スーパーフレーム内のシ
ョートフレーム中に低速度制御情報部を設けてなる、
本発明の同期通信網における制御情報転送方式により解
決される。The above problems are solved by the control information transfer method in a synchronous communication network according to the present invention, in which a low-speed control information section is provided in a short frame within a superframe, corresponding to each node of the communication network.
〔作用〕
本発明によれば、スーパーフレーム内のショートフレー
ム中に低速度制御情報部を設け、各マルチフレーム内の
ショートフレームを通信網のノードに対応させる様にす
ることにより、各ノードは、複数個のスーパーフレーム
内のショートフレームから抽出した制御信号を合成する
ことにより＋ｆｉｌＪ御データ全データることにより、
所望の制御情報を得ることができる。[Operation] According to the present invention, by providing a low speed control information part in a short frame in a super frame and making the short frame in each multiframe correspond to a node in a communication network, each node can By combining the control signals extracted from short frames in multiple super frames, +filJ control data is generated.
Desired control information can be obtained.
本発明の詳細を図示実施例に従い説明する。 The details of the present invention will be explained according to the illustrated embodiments.
第１図は本発明の一実施例におけるスーパーフレームの
構成図、また第２図は本発明が適用される通信網の簡単
な構成図である。FIG. 1 is a block diagram of a superframe in an embodiment of the present invention, and FIG. 2 is a simple block diagram of a communication network to which the present invention is applied.
第１図において、１−１〜１−Ｎはショートフレームで
あり、ｎ（ｌｌｉｌのショートフレームにて１１固のス
ーパーフレーム２がｆ＆成される。In FIG. 1, 1-1 to 1-N are short frames, and 11 superframes 2 are formed by n(llil short frames).
各ショートフレームはフレームパターンビット７、斜線
を付した制御情報部６、高速チャンネル部８から構成さ
れる。Each short frame consists of a frame pattern bit 7, a control information section 6 marked with diagonal lines, and a high speed channel section 8.
例えば、１個のショートフレームが１０２４ビツト（１
２５μｓ）、ノード数ｎが１０であるとすれば、各ノー
トはスーパーフレーム（１２５μｓ）毎に自己宛のビッ
ト情報を得ることが出来る。For example, one short frame is 1024 bits (1
25 μs) and the number of nodes n is 10, each node can obtain bit information addressed to itself every superframe (125 μs).
本発明により、制御情報部６は低速度チャンネルとして
構成され、上剥によれば、１２５μｓ毎に繰り返す自己
宛の複数個のショートフレームＣから制御データを取り
出して編成する。According to the present invention, the control information unit 6 is configured as a low-speed channel, and according to Uebari, extracts and organizes control data from a plurality of short frames C addressed to itself that repeat every 125 μs.
第２図において、３−１〜３−Ｎはターミナルノードで
あり、それぞれ、データターミナル４−１〜４−Ｎが接
続されている。また、５はスーパーバイザノードである
。In FIG. 2, 3-1 to 3-N are terminal nodes to which data terminals 4-1 to 4-N are connected, respectively. Further, 5 is a supervisor node.
スーパーフレーム内のショートフレーム、例えば１−２
、の制御情報部６はターミナルノード３−２に対する制
御データの一部をもつ。Short frames within a superframe, e.g. 1-2
, has a part of control data for the terminal node 3-2.
次ぎに、一つのターミナルノードが一つのスーパーバイ
ザノードと制御情報を交換する一実施例を図示説明する
。Next, an embodiment in which one terminal node exchanges control information with one supervisor node will be illustrated and described.
第３図はターミナルノードにおける制御情報信号の抽出
回路を示すブロック回路図、第４図はスーパーフレーム
内の制御情報信号を示す。FIG. 3 is a block circuit diagram showing a control information signal extraction circuit in a terminal node, and FIG. 4 shows a control information signal within a superframe.
図において、９は同期回路、１０はシフトレジスタ、Δ
１〜Ａｎは、スーパーバイザノードからターミナルノー
ドへの下り制御情報信号、８１〜Ｂｎはターミナルノー
ドからスーパーバイザノードへの上り制御情報信号を示
す。この制御情報信号は第４図に見られるように、各ス
ーパーフレーム、２−１〜２−Ｎの例えば、各第１ショ
ートフレーム１−１中に配置され、ｎ（Ｉｌｉｌのスー
パーフレームから１１囚の完全な制御１ｎ報信号となる
。In the figure, 9 is a synchronous circuit, 10 is a shift register, Δ
1 to An indicate downlink control information signals from the supervisor node to the terminal node, and 81 to Bn indicate uplink control information signals from the terminal node to the supervisor node. As seen in FIG. It becomes a completely controlled 1n notification signal.
更に、また八１〜Ａｎが一回繰り返すごとに１ビツトの
クリアパルス■の“０“が挿入される。Furthermore, a 1-bit clear pulse ``0'' is inserted every time 81 to An are repeated once.
抽出回路の動作はつぎの通りである。The operation of the extraction circuit is as follows.
入力信号■は同期回路９へ与えられ、クリアパルス■と
シフｌ−パルス■がつくられる。同期回路はターミナル
ノードの自己宛の同期回路であり、シフトパルス■によ
り、各スーパーフレーム毎に制御信号がシフトされてシ
フトレジスタに格納されてゆき、ｎ（固のスーパーフレ
ームにてΔ１〜Ａ ｎ 全制御信号がまとめて出力され
る。この制御情報信号は極めて低速度であるが、例えば
端末の属性の変更の信号として使用出来る。The input signal (2) is applied to the synchronization circuit 9, and a clear pulse (2) and a shift l-pulse (3) are generated. The synchronization circuit is a synchronization circuit addressed to the terminal node itself, and the control signal is shifted and stored in the shift register for each super frame by the shift pulse ■. All control signals are output at once. Although this control information signal has an extremely low speed, it can be used, for example, as a signal for changing the attributes of a terminal.
次ぎに制御情報信号の挿入回路につき説明する。Next, the control information signal insertion circuit will be explained.
第５図は本発明の制御情報信号の挿入回路の一実施例を
示すブロック回路図である。図において、１１はシフト
レジスタ、１２は多重回路である。FIG. 5 is a block circuit diagram showing an embodiment of the control information signal insertion circuit of the present invention. In the figure, 11 is a shift register, and 12 is a multiplex circuit.
ターミナルノードからスーパーバイザノードへの制御情
報信号はシフトレジスタ１１へ８１〜Ｂｎから入力する
。シフトレジスタ１１は８１〜Ｂｎの制御信号を１ビッ
トずつシフトパルス■にて多重回路１２へ送り、１ビツ
トずつ出力信号中に挿入し、多重化する。この様にして
、ターミナルノードは、端末属性変更要求や監視制御信
号など、その制御信号を作っておけば、低速度の回線に
乗せて送信することが出来る。Control information signals from the terminal node to the supervisor node are input to the shift register 11 from 81 to Bn. The shift register 11 sends the control signals 81 to Bn one bit at a time to the multiplexing circuit 12 using shift pulses (2), inserts them one bit at a time into the output signal, and multiplexes them. In this way, if the terminal node generates control signals such as terminal attribute change requests and supervisory control signals, they can be transmitted over low-speed lines.
なお、本発明によれば、側御情報部６はショートフレー
ムのノードへの割当に限られず、監視、フル制御情ぐ１
等の伝送を行うことも出来る。According to the present invention, the side control information section 6 is not limited to the assignment of short frames to nodes, but also includes monitoring and full control information 1.
It is also possible to perform transmissions such as the following.
また、スーパーバイザノード５へのインザート回線につ
いても、緊急を要しない情報については同様の手段を適
用出来る。Furthermore, similar means can be applied to the insert line to the supervisor node 5 for non-urgent information.
以上のべた様に、本発明による同期通信網における制御
情報転送方式は、ノード制御に割り当てるチャンネル容
量が少なく、しかも柔軟性をもって動的にノード制御を
可能とするものであり、その作用効果は極めて大きい。As described above, the control information transfer method in a synchronous communication network according to the present invention allocates a small channel capacity for node control and enables dynamic node control with flexibility, and its effects are extremely high. big.
第１図は本発明の一実施例におけるスーパーフレームの
構成図、
第２図は本発明が適用される通信ｔ、同の概略的構成図
である。
第３図はターミナルノードにおける制御情報信号の抽出
回路のブロック回路図、
第４図はスーパーフレーム内の制御情報信号配列図、
第５図は本発明の制御情報信号の挿入回路の実施例を示
すブロック回路図である
図において、
１−１〜１−Ｎはショートフレーム、
２−１〜２−Ｎはスーパーフレーム、
３−１〜３−Ｎはターミナルノード、
４−１〜４−Ｎはデータターミナル、
５ばスーパーバイザノード、
６は市制御情報部、
７はフレームパターンビット、
８は高速チャンネル部、
９は同期回路、
１０．１１はシフトレジスタ、
１２は多重回路である。FIG. 1 is a block diagram of a superframe in an embodiment of the present invention, and FIG. 2 is a schematic block diagram of communication t to which the present invention is applied. FIG. 3 is a block circuit diagram of a control information signal extraction circuit in a terminal node, FIG. 4 is a control information signal arrangement diagram within a superframe, and FIG. 5 is an embodiment of a control information signal insertion circuit of the present invention. In the block circuit diagram, 1-1 to 1-N are short frames, 2-1 to 2-N are super frames, 3-1 to 3-N are terminal nodes, and 4-1 to 4-N are data. Terminal 5 is a supervisor node, 6 is a city control information section, 7 is a frame pattern bit, 8 is a high speed channel section, 9 is a synchronization circuit, 10.11 is a shift register, and 12 is a multiplex circuit.
Claims (1)
スーパーフレーム（２）内のショートフレーム（１−１
）〜（１−Ｎ）中に複数個のスーパーフレームで一個の
制御データとなる制御情報部（６）を設けてなることを
特徴とする同期通信網における制御情報転送方式。Correspond to each node (3-1) to (3-N) of the communication network,
Short frame (1-1) in super frame (2)
) to (1-N) are provided with a control information section (6) in which a plurality of superframes constitute one piece of control data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26767885A JPS62128233A (en) | 1985-11-28 | 1985-11-28 | Control information transfer system in synchronizing communication network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26767885A JPS62128233A (en) | 1985-11-28 | 1985-11-28 | Control information transfer system in synchronizing communication network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128233A true JPS62128233A (en) | 1987-06-10 |
Family
ID=17448005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26767885A Pending JPS62128233A (en) | 1985-11-28 | 1985-11-28 | Control information transfer system in synchronizing communication network |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128233A (en) |
-
1985
- 1985-11-28 JP JP26767885A patent/JPS62128233A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429308B2 (en) | Method of disassembling and assembling a frame structure including a pointer | |
| CN112042138B (en) | Method, device and system for processing low-speed service data in optical transport network | |
| CN100589365C (en) | A method for time slot division and overhead processing of an optical payload unit in an optical transmission network | |
| EP0222544B1 (en) | Method of multiplexing digital signals | |
| AU656794B2 (en) | Virtual tributary path idle insertion using timeslot interchange | |
| US5452307A (en) | Data multiplexing system having at least one low-speed interface circuit connected to a bus | |
| EP2079177B1 (en) | Method and device to adjust the signal of the optical transport network | |
| CN111740801A (en) | A method and device for processing business data | |
| CA2204680A1 (en) | System and method for dynamic time division access | |
| CN111740782B (en) | Method and device for processing business data | |
| JPH0870291A (en) | Time division multi-directional multiplex communication system | |
| JP3429307B2 (en) | Elastic buffer method and apparatus in synchronous digital telecommunications system | |
| JP3429309B2 (en) | Method and apparatus for monitoring the filling rate of an elastic buffer memory in a synchronous digital telecommunications system | |
| JPH09502310A (en) | Method of performing switching in the time or space domain | |
| WO2004088890A1 (en) | Method and appartus for frame alignment | |
| GB2280337A (en) | Multiplexing plesiochronous tributaries | |
| EP0651924A1 (en) | Method for the cellization and the decellization of tributary units in a stm-1 frame of a telecommunication system of the synchronous digital hierarchy type (sdh). | |
| JP2967705B2 (en) | Frame synchronization method | |
| KR200183241Y1 (en) | A device of timeslot switch for pcm data in exchange | |
| KR100342248B1 (en) | A wavelength division multiplexing system accepting tributary signals with different transmission rates by using time division multiplexing | |
| JP2545538B2 (en) | Time division multiplexing transmission method | |
| JPH0720098B2 (en) | Multiplexing method for low-speed terminals in high-speed multiplex transmission equipment | |
| Fang et al. | A Novel Scheme for Realization of Flexible ODU Hitless Resizing | |
| JPH03158030A (en) | Signaling transmission system | |
| JPH02271742A (en) | Data communication system |