JPS6212995A - リフレツシユ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＣＰＵ等の外部ユニットとは非同期に動作するダイナミ
ックＲＡＭでは、リフレッシュタイミング作成回路等の
障害により、リフレッシュ状態を自己リセットで解除で
きない場合がある。このため状態監視を行って、リセッ
ト異常が検出された場合にだけ、システムリセット等の
外部信号によるリセットを受は付けられるようにする。

〔産業上の利用分野〕

本発明は計算機等に用いられるメモリの制御方式に関す
るものであり、特にダイナミックＲＡＭ（ＤＲＡＭ）の
リフレッシュ制御回路の障害発生時におけるリフレッシ
ュ制御方式に関する。

〔従来の技術〕

半導体素子を用いたダイナミックＲＡＭは、その性質上
、記憶情報を保持し続けるために、常に適当な間隔でリ
フレッシュされる必要がある。

第３図は従来のダイナミックＲＡＭのリフレッシュ制御
回路の構成について、その１例を示したものである。

図において、３１はＣＰＵ、３２はリフレッシュ制御回
路、３３はアクセス要求回路、３４は競合制御回路、３
５は発振器、３６はリフレッシュ要求回路、３７はリフ
レッシュタイミング作成回路、３８はリフレッシュアド
レス発生回路、３９はマルチプレクサ、４０はＤＲＡＭ
アレイである。

ＣＰＵ３１から発信されたアクセス要求信号は。

リフレッシュ制御回路３２のアクセス要求回路３３によ
り検出され、競合制御回路３４へ通知される。

発振器３５は、リフレッシュ間隔を規定する一定周期の
パルスを発生し、リフレッシュ要求回路３６を駆動する
。

リフレッシュ要求回路３６はフリップフロップで構成さ
れており発振器３５からのパルスによりＯＮにセットさ
れ、そしてリフレッシュタイミング作成回路３７からの
制御信号によりＯＦＦにリセットされる。リフレッシュ
要求回路３６がＯＮにセットされているとき、競合制御
回路３４にリフレッシュ要求信号が印加される。

競合制御回路３４は、アクセス要求回路３３とリフレッ
シュ要求回路３６からの各要求の有無を検出し、リフレ
ッシュ動作が可能な条件の場合にリフレッシュタイミン
グ作成回路３７を起動する。

通常、アクセス要求とリフレッシュ要求とが競合する場
合には、リフレッシュ要求が優先され、アクセス要求を
待たせるような制御が行われる。

リフレッシュタイミング作成回路３７は、起動されたと
きにリフレッシュ動作に必要なタイミングパルスを生成
する。リフレッシュタイミング作成回路３７は、マルチ
プレクサ３９を制御して。

ＣＰＵ３１からのアクセスアドレス入力を、リフレッシ
ュアドレス発生回路３８からのリフレッシュアドレス入
力に切り換え、ＤＲＡＭアレイ４０に供給し、リフレッ
シュ動作を実行させる。

リフレッシュタイミング作成回路３７は、所定のリフレ
ッシュ動作期間が終了すると、リフレッシュ要求回路３
６をリセットする。

リフレッシュ要求回路３６がリセットされると。

発振器３５からの次のパルスにより駆動されるまでＯＦ
Ｆの状態に留まり、その間は、ＣＰＵ３１からのアクセ
ス要求が受は付けられる。

〔発明が解決しようとする問題点〕

第３図に示されている従来例のリフレッシュ制御回路で
は、リフレッシュタイミング作成回路などに異常が生じ
て、リフレッシュ要求をリセットできないことがあった
。この場合、リフレッシュ要求が常時比されたままとな
り、ＣＰＵからのアクセス要求は受は付けられない状態
が続くことになる。

このためリアルタイム処理などでは、データを格納でき
ないまま失われてしまうおそれがあった。

しかし、このような従来のリフレッシュ制御回路の異常
状態では、制御が回路内部でロックされたいわゆるハン
グアップ状態となっており、ＣＰＵなどの外部からの信
号、たとえばシステムクリア信号などは受は付けられず
、異常状態を解消するには、電源を一旦切断するしか方
法がないという問題があった。

〔問題点を解決するための手段〕

本発明は、リフレッシュ制御回路内に異常状態を監視す
る状態監視回路を設けて、異常状態が発生した場合に自
己リセットを行わせるようにしたものである。

第１図は１本発明の原理的構成を示す回路図であり、リ
フレッシュ制御回路の内部構成を示したものである。

図において、１０はリフレッシュ制御回路、１１はアク
セス要求回路、１２は競合制御回路、１３は発振器、１
４はリフレッシュ要求回路、１５はリフレッシュタイミ
ング作成回路、１６は状態監視回路、１７はＣＰＵから
のアクセス要求信号。

１８はシステムクリア信号等の外部信号を表す。

第１図のリフレッシュ制御回路１０は、第３図に示され
ている従来例のリフレッシュ制御回路３２を改良したも
のとして例示しである。

アクセス要求回路１１はＣＰＵからのメモリに対するア
クセス要求信号１７を受信し、これを競合制御回路１２
に通知する。

発振器１３は、リフレッシュ制御回路１０に内蔵されて
おり、システムクロックから独立してリフレッシュ動作
の基本周期を定めるパルスを出力する。

リフレッシュ要求回路１４は２発振器１３から出力され
たパルスにより駆動されたときりフレッシュ要求状態と
なってリフレッシュ要求信号を発生し、競合制御回路１
２に通知する。

競合制御回路１２は、アクセス要求回路１１からのアク
セス要求信号とリフレッシュ要求回路１４からのリフレ
ッシュ要求信号とを検出し、所定の競合調整を行って、
リフレッシュ動作が可能なとき、リフレッシュタイミン
グ作成回路１５を起動する。

リフレッシュタイミング作成回路１５は、起動されたと
き、リフレッシュ動作を制御するタイミングパルスを発
生する。そしてリフレッシュ動作の終了時に、リフレッ
シュ要求回路１４のリフレッシュ要求状態を終了させる
リセット信号を出力する。

状態監視回路１６は、リフレッシュ要求回路１４が予め
定められた一定時間以上１〕フレッシュ要求状態を持続
する異常状態を検出する監視回路であり、上記一定時間
の経過を検出したとき、システムクリア信号等の外部信
号１８に基づくりフレッシュ要求回路１４のリセットを
可能にする。

〔作用〕

第１図に示す本発明本方式のリフレッシュ制御回路によ
れば、リフレッシュ要求状態においてリフレッシュ要求
回路１４．競合制御回路１２．リフレッシュタイミング
作成回路１５からなる制御ループが、リフレッシュタイ
ミング作成回路１５の障害によりロックされたまま、リ
フレッシュ要求状態をリセットできない状態が続いた場
合、状態監視回路１６は一定時間後にこれを検出し、そ
の後、システムクリア信号等の外部信号１８が入力され
たとき、リフレッシュ要求回路１４をリセットする。こ
れによりリフレッシュ制御回路のロック状態は解除され
、ＣＰＵはメモリアクセスが可能にされる。

〔実施例〕

第２図は本発明の１実施例回路の構成図であり。

第１図に示されている回路の要部を例示的に具体化して
示したものである。

図において、２０はリフレッシュ制御回路、２１はアク
セス要求回路、２２は競合制御回路、２３は発振器、２
４はリフレッシュ要求回路、２５はリフレッシュタイミ
ング作成回路、２６は状態監視回路、２７はアクセス要
求信号、２８はシステムクリア信号、２４１はリフレッ
シュ要求用のフリップフロップ、２４２はＯＲ回路、２
５１はタイミングカウンタ、２５２はリフレッシュ状態
表示用のフリップフロップ、２６１はタイマ、２６２は
ＡＮＤ回路を表す。

なお、２０ないし２８で参照される要素は、第１図にお
いて１１ないし１８で参照される要素に対応するため、
これらについての基本的な機能の説明は重複するので省
略する。

リフレッシュ要求回路２４において、フリップフロップ
２４は２発振器２３から出力されるパルスによりＯＮに
セットされ、リフレッシュ要求信号をＯＮにする。そし
てＯＲ回路２４２を介して入力されるリフレッシュタイ
ミング作成回路２５あるいは状態監視回路２６からのリ
セット信号によりＯＦＦにリセットされる（あるいはク
リアされる）。

リフレッシュタイミング作成回路２５において。

競合制御回路２２により起動されたとき、タイミングカ
ウンタ２５１は、クロックの計数動作を開始し、必要な
リフレッシュタイミングパルスを作成する。またリフレ
ッシュ動作開始と同時にフリップフロップ２５２はＯＮ
にセントされ、リフレッシュ動作中ＯＮ状態を保持する
。リフレッシュ動作が終了したときフリップフロップ２
５２はＯＦＦリセットされ、リフレッシュ要求回路２４
に対してリセット信号が送出される。

状態監視回路２６において、タイマ２６１はリフレッシ
ュ要求信号の発生により起動され、一定時間を超えてリ
フレッシュ要求信号が持続しているとき、ＡＮＤ回路２
６２の入力をＯＮにする。

この状態でシステムクリア信号がＯＮになると。

ＡＮＤ回路２６２の出力はＯＮになり、リフレッシュ要
求回路２４のＯＲ回路２４２を介して、フリップフロッ
プ２４がリセットされる。

たとえば、リフレッシュタイミング作成回路２５におけ
る何らかの障害により、フリップフロップ２５２がリセ
ットされず、リフレッシュ要求回路２４に対してリセッ
ト信号が出力されない場合には、いつまでもリフレッシ
ュ要求状態が続く。

その結果ＣＰＵからのアクセス要求信号２７が長時間受
は付けられず、ＣＰＵによってプログラムは異常終了さ
れる。

この場合、操作者はシステムクリアキー（図示せず）を
操作するが、それによりシステムクリア信号２８が他の
回路に対するのと同様に状態監視回路２６へも入力され
る。このとき、既にタイマ２６１によってＡＮＤ回路２
６２は動作可能状態となっているため、リフレッシュ要
求回路２４のフリップフロップ２４１を１強制的にリセ
ットできる。

なお、状態監視回路２６のタイマ２６１は、リフレッシ
ュタイミング作成回路２５内のタイミングカウンタ２５
１の機構を利用して代替させることも可能である。

〔発明の効果〕

本発明によれば、独立したリフレッシュのタイミング制
御が行われるダイナミックＲＡＭのリセット障害が、シ
ステムリセットで簡単に回復可能となるため、システム
の処理再開に要する時間と負担とを軽減することができ
る。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の１実施例回路の構成を示す図、第３図は従来例回路の
構成を示す図である。 第１図中。 ｌＯ：リフレッシュ制御回路 １１：アクセス要求回路 １２：競合制御回路 １３：発振器 １４：リフレッシュ要求回路 １５：リフレッシュタイミング作成回路１６：状態監視
回路 特許出願人　　　パナファコム株式会社代理人弁理士　
　長谷用　文廣（外１名）＄　２　図

Claims (1)

1. 【特許請求の範囲】 　独立したタイミングでリフレッシュ要求を発生するリ
   フレッシュ要求回路（１４）と、発生されたリフレッシ
   ュ要求と外部からのアクセス要求との競合を制御する競
   合制御回路（１２）と、競合制御によりリフレッシュ要
   求が許容されたとき起動されるリフレッシュタイミング
   作成回路（１５）とをそなえたダイナミックＲＡＭのリ
   フレッシュ制御回路（１０）において、 上記リフレッシュ要求回路（１４）で発生されたリフレ
   ッシュ要求のリセット状態を監視する状態監視回路（１
   ６）を設け、リフレッシュ要求が予め定められた期間を
   超えてリセットされない状態が続いた場合、外部信号に
   よるリセットを可能にすることを特徴とするリフレッシ
   ュ制御方式。