JPS621306A - Ｓｔｃ増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時間と共に増幅器の利得（又は増幅度）が変
わるＳＴＣ増幅器に関するものである。

〔発明の概要〕

本発明は、ＳＴＣ増＠器において、構成素子に流す電流
を制御して増幅度を変える増幅回路に対する電流制御回
路又は素子に印加する制御電圧を記憶装置に収納したデ
ータによって決めることにより、構成素子の特性による
所望ＳＴＣ曲線からのずれを補正しうるのみならず、任
意のＳＴＣ曲線を作り出せるようにしたものである。

〔従来の技術〕

従来、ＳＴＣ増幅器として第４図に示すようなものがあ
る。同図において、ｅ」は入力信号、Ａは増幅回路を構
成する素子（例えばトランジスタ等）に流す電流を制御
することにより増幅度を変えうる増幅回路、Ｑｌは増幅
回路Ａに流す電流を制御するためのＦＥＴ−Ｒｔ　、Ｒ
２は抵抗、Ｃはコンデンサ％Ｑ２はトランジスタ、Ｂは
コンデンサＣに充電電流Ｉを流し込む定電流回路、Ｒ３
は定電流回路Ｂの電流を制御する抵抗、ＳＷはコンデン
サＣに充電された電荷を放電させるためのスイッチであ
る。

このようなＳＴＣ増幅器では、スイッチＳＷが閉じた状
態において、抵抗Ｒ１の値並びに抵抗Ｒ２の分圧比及び
負の電源電圧−■の値により決まる電圧値で、ＦＥＴＱ
ｘのゲート・ソース間（図の■−■間）が逆バイ°アス
されるようになっている。

スイッチＳＷが開くと同時にコンデンサＣへの充電が開
始され、コンデンサＣ両端の電圧は徐々に増加して行く
。これに伴ってＦ　Ｅ　Ｔ　Ｑ　１のゲート・ソース間
の逆バイアス電圧値が時間と共に徐々に減少して行き、
Ｆ　Ｅ　Ｔ　Ｑ　１に流れる電流はコンデンサＣの両端
電圧の増加と共に増加して行（。

すなわち、増幅回路Ａの増幅度は、スイッチＳＷを開い
た後時間と共に変化して行くことになる。

〔発明が解決しようとする問題点〕

吻 しかしながら、このような従来のＳＴＣ増幅器では、コ
ンデンサＣの充電電圧によってＦＥＴ（：ｈの逆バイア
ス電圧値を変え、増幅回路Ａに流す電流を制御する構成
となっており、Ｆ　Ｅ　Ｔ　Ｃ；ｈの逆バイアス電圧の
深さを抵抗Ｒ２の分圧比で決め、コンデンサＣの充電速
度は定電流源Ｂの電流の大きさで決めるため、時間と増
幅度の関係を示すＳＴＣ曲線に一定の相似形状のものし
か得られず、また、それが増幅度を制御するための増幅
回路構成素子であるトランジスタ等の特性により希望す
るＳＴＣ曲線からずれる場合、これに対する補正をする
ことができない。

更に、このようなＳＴＣ増幅器を超音波レベル針や超音
波接岸速度針に応用する場合、これらの機器が使用され
る環境又は周囲状況に応じて一定のＳＴＣ曲線だけでな
く、柔軟にＳＴＣ曲線を変えたいときがあるが、既存の
回路ではかかる要求に対応できない。

（問題点を解決するための手段〕 本発明は、上記問題点を解決するため、増幅回路の構成
素子に流れる電流を制御して増幅度を変化させる増幅回
路に対する電流制御回路又は素子の制御バイアス電圧と
してＳＴＣ曲線データを収納した記憶装置からのディジ
タル出力をディジタル・アナログ（Ｄ／Ａ）変換したも
のを印加するようにした。

〔作用〕

制御バイアス電圧を記憶装置の出力より作成しているか
ら、記憶装置に予め所望のＳＴＣ曲線データを収納して
おけば、所望のＳＴＣ曲線に対応する制御バイアス電圧
が容易に得られる。

〔実施例〕

以下、本発明の実施例を図面により説明する。

第１図は、本発明の好適な実施例を示すブロック図であ
る。同図において、Ａは構成素子に流れる電流を制御す
ることにより利得が変わる増幅回路、Ａ１は外部より変
化する電圧を受けて増幅回路Ａに流れる電流を制御でき
る回路又は素子、Ａ２はディジタル入力値をアナログ電
圧ＥＢＴＣに変換するＤ／Ａ変換器、Ａ３はＤ／Ａ変換
器Ａ２に加えるディジタル値のデータを書き込んだリー
ドオンリメモリ（ＲＯＭ＞　、Ａ４はこのＲＯＭのアド
レス入力端子にアドレス信号を与えるためのカウンタ回
路、Ｅ３はカウンタ回路Ａ４の初期状態を整えるための
リセットパルス％Ｅ２は本ＳＴＣ増幅回路のＳＴＣ特性
の有効な期間を決めるゲート信号パルス、Ｅｌはカウン
タ回路Ａ４に・カウント動作をさせるためのクロックパ
ルス、Ａ５はゲート信号パルスＥ２とクロックパルスＥ
１のアンド（Ａ　Ｎ　Ｄ）をとり必・要な期間又は必要
な数のパルスＥ４をカウンタ回路Ａ４に印加させるため
のアンド回路を示す。

第２図は、上記実施例の動作タイミングを示す波形図で
ある。同図において、Ｅｌ、Ｅ２　、Ｅ３はそれぞれ第
１図に示すクロックパルス、ゲート信号パルス、リセッ
トパルスであり、Ｅ４はＥｌとＥ２を２人力とするアン
ド回路Ａ５の出力信号で、これはカウンタ回路Ａ４の入
力クロックパルス信号となる６　ＢＢＴＣは、ＲＯＭ　
　Ａ３からのディジタル出力データがＤ／Ａ変換器Ａ２
によりアナログ電圧に変換された結果得られたアナログ
電圧波形の例を示すものである。ＲＯＭ　　Ａ３には、
このような電圧波形に対応するディジタル値のデータが
書き込まれている。

第１図において、リセットパルスＥ３によりカウンタ回
路Ａ４の初期状態が整えられると同時に、第２図に示す
ように、ＲＯＭ　　Ａ３の最初のデータによるアナログ
電圧の初期値が与えられる。このとき、アンド回路Ａ６
の一方の入力に加えられるゲート信号Ｅ２は低レベルで
あり、カウンタ回路Ａ４にクロックパルスは加えられな
い。所望のタイミングでアンド回路Ａ５に加えるゲート
信号Ｅ２を高レベルにすることにより、カウンタ回路Ａ
４の入力にクロックパルスが印加されそのカウント動作
が始まる。カウンタ回路Ａ４のカウント値はクロックパ
ルスと同期して次々にＲＯＭＡ３に与えられ、ＲＯＭ　
　Ａ３のアドレス信号が次々と変化し、ＲＯＭ　　Ａ３
からのディジタル出力値も次々と変わって行く。

その結果、電流制御回路又は素子Ａ１に印加されるＤ／
Ａ変換器Ａ２の出力電圧ＥＳ丁Ｃも時間と共に変化して
行き、増幅回路Ａを構成する増幅度制御素子（例えばト
ランジスタ）に流れる電流も時間と共に変化し、したが
って、増幅回路への増幅度は時間と共に変わって行くこ
とになる。

第３図は、ＲＯＭ内に複数個のＳＴＣ曲線データを収納
する場合の説明図である。図示のように複数個のカーブ
（曲線）を収納した場合は、ＲＯＭのアドレスを上記の
カウンタ回路Ａ４だけでなく例えばコンピュータ（ＣＰ
Ｕ）を使用することにより選択することができる。同図
において、左端にＣＰＵによる選択信号、その右側にカ
ウンタ回路によるアドレス信号を示す。このように、Ｃ
ＰＵ出力により複数個のＳＴＣ曲線を選択して使用する
ことができる。

〔発明の効果〕

以上説明したとおり、本発明によれば、電流制御回路又
は素子に印加する制御電圧を記憶装置（ＲＯＭ）のデー
タによって決めうるため、次のような多くのｗ４署な効
果が得られる。

（イ）任意のＳＴＣ曲線を作り出すことができる。

（ロ）増幅器の増幅度を変えている素子の特性に合わせ
たＲＯＭデータを作成することにより、特性のずれによ
るＳＴＣ曲線のずれの補正が可能で希望する理想のＳＴ
Ｃ曲線を作り出すことができる。

（ハ）用途が異なる場合、周囲状況に応じた任意のＳＴ
Ｃ曲線を作りうるので、周囲状況に応じて最適のＳＴＣ
制御ができる。

（ニ）ＲＯＭ内に複数個のＳＴＣ曲線データを収納し、
そのアドレスを選択することにより、複数個のＳＴＣ曲
線を選択使用しうる。

（ホ）コンピュータ制御ＳＴＣ増幅器とし２て最適であ
る。

【図面の簡単な説明】

第１図は本発明の好適な実施例を示すブロック図、第２
図は同実施例の動作タイミングを示す波形図、第３図は
ＲＯＭに収納するデータ例を示す説明図、第４図は従来
例を示す回路図である。 Ａ・・・構成素子に流す電流を制御することにより利得
が変わる増幅回路、Ａ１　・・・上記構成素子に流す電
流を外部から印加する電圧により制御しうる回路又は素
子、Ａ３　・・・記憶装置（ＲＯ（Ａ４　、Ａ５）　　
・・・データ読み出し手段、Ａ２・・・ディジタル・デ
ータをアナログ電圧に変換する手段。 Ｖ）、 宜橙例４動作鷹酌図 第２図 第３図 ′ｊｐ１４図

Claims (1)

【特許請求の範囲】
1. 構成素子に流す電流を制御することにより利得が変わる
   増幅回路と、上記構成素子に流す電流を外部から印加す
   る電圧により制御しうる回路又は素子と、所望のＳＴＣ
   曲線データを収納した記憶装置と、この記憶装置に収納
   されたディジタル・データを順次読み出す手段と、この
   読み出されたデータをアナログ電圧に変換して上記電流
   制御回路又は素子の制御入力電圧とする手段とを具えた
   ＳＴＣ増幅器。