JPS62134565A - 電流測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電流を該電流の値に比例した周波数のパルス
列に変換するＩ／Ｆコンバータを用いてパルスに変換し
、このパルスを計数して電流を広範囲かつ高精度に測定
するＩ／Ｆコンバータ弐の電流測定装置、特に広レンジ
測定装置における低電流領域測定時あるいは微小電流測
定時においても応答速度が遅くなることのない装置構成
に関する。

〔従来技術とその問題点〕

電流を高精度に測定しようとする場合Ａ／Ｄフンバータ
を用いてディジタル測定をする手法があるが、この場合
市販のＡ／Ｄコンバータのビット数が現在最大で１６ビ
ツトであるから、このようなディジタル測定の精度はた
かだか１０　種変である。ところが、たとえば放射線計
測で＆′ｉ６〜７装置が使用されている。

第３図はこのような従来の電流測定装置の構成図で１図
において、ｌは測定対象電流Ｉｍが入力されこの入力電
流の値に比例した周波数のパルス信号２を出力するＩ／
Ｆコンバータ、３は所定の時間間隔τ２ごとに所定の時
間幅τｌのクロツタパルス３ａを出力するクロックパル
ス発生器である。５はパルス信号２とクロックパルス３
ａとが入力されるアンドゲート４から出力されるパルス
の個数な計数し、クロックパルス３ａが出力されるごと
にクロックパルス発生器３から出力されるｉｌ！ｌ　＠
信号３ｂが入力されると計数内容をディジタル表示器６
に転送しては該計数内容がクリヤされるＢＣＤカウンタ
である。７はＩ／Ｆコンバータ１を除く図示の各部から
なる第１表示手段である。

畏示手段７においては各部が上述のように構成されてい
るので１表示器６は前記時間τｌの間にゲート４から出
力されるパルスの間数を表示し、このパルス個数は前述
した所から明らかなように電流Ｉｍに比例しているので
表示器６によって電流Ｉｍの測定が行えることになる。

第３図では上述のように測定を行うので、このような測
定装置では、Ｉ／Ｆコンバータにおける変換桁数や表示
器６における表示桁数などを多くすることによって電流
Ｉｍを広範囲かつ高祠度に測定することができ、現在通
常６〜７桁程度の範囲の７＆流測定が行れている。

第４図は第３図におけるＩ／Ｆコンバータ１の構成図で
１図ておいて、８は電流Ｉｍが入力されこの電流の時間
積分値に比例したアナログ電圧Ｖを出力する積分回路で
ある。Ｃ１はこの積分回路における積分コンデンサで、
′電圧Ｖはコンパレータ９に入力され、コンパレータ９
の出力はフリップフロップ回路１００セット端子１０ａ
に入力されている。１１はフリップフロップ回路１０の
出力信号ｔＯＣを電力増幅し、該信号と同一波形の信号
を第３図に示したパルス信号２として出力する出力回路
である。Ｉ２は出力信号ｔＯＣによって制御され、信号
ｔＯＣがＨレベルであると電流Ｉｍが入力される端子１
３がら一定値工、の電流を吸い出してアースＩ４に流し
、信号１０ｃがＬレベルであると端子１３とアース１４
との間に流れる電流を零にする定電流源である。１５は
出力信号ｔＯＣによって制御され、信号ｔＯＣがＨレベ
ルであるとフンパレータ１６の反転入力端子に接続され
たコンデンサＣ２を一定値■２の′ｍ流で充屯し、信号
ｔＯＣがＬレベルであるとコンデンサＣ７を短絡して放
電させる定電流源である。コンパレータ１６の非反転入
力端子には基準電圧−ｖｒが接続され、さらにコンパレ
ーダ１６の出方信号はフリップフロップ回路のリセット
端子１０ｂに入力されている。

次に第４図のコンバータの動作を第５図のタイムチャー
トを併用して説明する。Ｉ／Ｆコンバータｌは上述のよ
うに構成されているから、パルス信号２０波形はフリッ
プフロップ回路の出力信号１０ｃの波形に等しい。全時
刻ｔ１で端子１３に階段状に電流Ｉｍが入力されたとす
る。時刻ｔ１の直前には、図示していない機構によって
積分回路の出力電ＥＥＶは正の電圧Ｖ１になりており、
コンパレータ９、フリップフロップ回路１０の各出力信
号は共にＨレベルで、電流Ｉ、、Ｉ、　　は共に零、コ
ンデンサＣ！は短絡状態でＣ７の端子間電圧は零ボルト
、コンパレータ１６の出力）ｔ　Ｌレベルになっている
。時刻ｔ１でｔ　＋ｔ　Ｉ　ｍが入力されると電圧Ｖは
一定変化速度ｄ　Ｖ　／　ｄ　ｔ　＝　Ｉ　ｒｎ　／　
Ｃ＋で低下し１時刻ｔ２で電圧Ｖが零ボルトになるとコ
ンパレータ９が動作して７１Ｊノブ７０ツ１回路の出力
信号１０ＣがＨレベルになる。信号ｔＯＣがＨレベルに
なると電流Ｉ、、Ｉ、が流れるので、［ａＥ　Ｖｋｔ、
−ｆｆｌｆ化速［ｄＶ／ｄ　ｔ　＝（Ｉｍ−Ｉ、）／Ｃ
８で上昇しくこの場合Ｉ　ｍ　（Ｉ　、であるように設
定されている）、Ｃ１の電圧も一定変化速度ｄ　Ｖ／ｄ
　ｔ＝　Ｉｔ　／Ｃｔ　で低下する。コンパレータ９の
出力レベルは電圧Ｖが上昇するので直ちに復帰する。時
刻ｔ３でＣ！の電圧が−Ｖｒに達するとコンパレータ１
６が動作して信号ｔＯＣがＬレベルになる。

信号ｔＯＣがＬレベルになると電流Ｉ、、、Ｉ、　　が
共に零になりＣ！は短絡されるので、電圧Ｖは再びｄＶ
／ｄｔ＝　Ｉｍ／Ｃ，の速度で低下し、Ｃ２の電王は零
ボルトに向って上昇する。時刻ｔ４になって電圧Ｖがま
た零ボルトになると再び前述の一連の動作が繰り返され
る。Ｉ／Ｆコンバータ１は上述のように動作するので、
時刻ｔ２で時間幅τ３（＝ｔ、−ｉ、　）のパルス状信
号ｔｏｅが出力されたことになり、このパルス状信号ｔ
ＯＣ，換言すればパルス信号２０周波数ＦはＩ、＝Ｉ、
であるように設定すると（１１式で表される。

Ｆ＝Ｉｍ／（Ｖｒ−Ｃ，）　　　　　−−−−・・（１
）したがって（１１式から明らかなように、コンバータ
ｌは電流Ｉｍに比例した周波数のパルス信号２を出力す
るコンバータであるということになる。

第４図における１７は、積分回路８を除く図示の各部か
らなり、アナログ電圧信号Ｖが入力され。

上述のようにして電流Ｉｍに比例した周波数Ｆのパルス
信号２を出力すると共に、パルス信号２を出力するごと
に電圧Ｖがリセットされるように積分回路８を駆動する
制御回路である。すなわち、Ｉ／Ｆコンバータｌは積分
回路８と制御回路１７とで構成されている。第５図のＴ
、は信号ｔｏｅまたは信号２の周期で’Ｉ’１＝Ｉ／Ｆ
であることは明らかである。

第３図においては上述のようにして電流測定を行うが、
この装置には測定範囲を広（した場合、すなわち広レン
ジ測定装置とした場合、および微小電流を測定する場合
、それぞれ以下に説明するような問題がある。すなわち
。

ω広レンジ測定装置の場合；たとえば、Ｉ／Ｆコンバー
タの最高周波数出力を１ｏＯｃＫＨｚ）として利得切換
なしで７桁の測定ができる電流測定装置を得たとすると
、Ｉ／Ｆコンバータの出力の最低周波数は０．０１（Ｈ
ｚ）となって、この場合パルス信号２０周期は１００秒
になる。すなわちこのような電流測定装置には低電流域
の測定時応答性が非常に悪いという問題がある。

（２微小電流測定の場合：たとえば、放射線計測におけ
る電離箱の電離電流のような微小電流１〜１０４ＣｐＡ
）を工／Ｆコンバータでｔ　−ｔｏ’（Ｈｚ）　Ｋ変換
する場合、積分回路のコンデンサＣ２の容量を１　（１
）Ｆ）程度とすると、定電流源１２．１５　０電流開閉
時発生するノイズや浮遊容量等の影響によってＩ／Ｆ変
換精変が悪くなったり変換動作が不安定になったりする
のでＣ０の容量を大きくする必要がある。このためＣＩ
は通常かなり大きい値にしであるが、こうすると今度は
前述した電圧Ｖの変化速度ｄＶ／ｄｔ＝　Ｉｍ／Ｃ，が
小さくなり、この結果Ｉ／Ｆ変°換速度が遅くなる。す
なわちこの場合も前述の電流測定装置には応答性が悪い
という問題がある。

〔発明の目的〕

本発明は、上述したような従来のＩ／Ｆコンバータ式電
流測定装置における問題を解消して、広レンジ測定装置
における低電流領域の測定や微小を流測定のいずれの場
合においても応答速度が運くなることのないＩ／Ｆコン
バータ式電流測定装置を提供することを目的とする。

〔発明の要点〕

本発明は、上記目的達成のため、測定対象電流積分用の
積分回路と、この積分回路の出力するアナログ信号が入
力され測定対象［流の値に比例する周波数のパルス信号
を出力する制御回路と、アナログ信号を微分する微分手
段とを備え、この微分手段の出力信号によっても測定対
象電流を測定するようにしたものである。本発明によれ
ば、このように構成することによって、微小電流の測定
あるいは広レンジ測定装置における低電流領域の測定の
いずれの際にも微分手段の出力信号によって測定が行わ
れ、もって応答速度が遅くなることのないＩ／Ｆコンバ
ータ式電流測定装置が得られる。

〔発明の実施例〕

第１図は本発明の一実施例の構成図で、第２図は第１図
の実施例の動作を説明するタイムチャートである。以下
に第１図および第２図を用いて第１図の実施例の構成な
らびに動作を説明する。両図において、１８はパルス信
号２が入力されると計時を開始し、該信号２と同じ波形
の信号ｔＳａを所定の時間間隔Ｔ、ごとにＡ／Ｄ変換指
令信号としてＡ／Ｄ変換回路１９１Ｃ出力するタイマ回
路である。１９は信号１８ａが入力されると該信号の立
ち下がり時刻においてＩ／Ｆコンバータｌの積分回路８
から出力されるアナログ電圧信号Ｖの値に対する。Ａ／
Ｄ変換を開始し、このＡ／Ｄ変換が完了すると変換結果
に応じたデータ信号Ｌ９ａを出力すると共にパルス状の
変換完了信号Ｌ９ｂを出力するＡ／Ｄｆ換回路である。

Ａ／Ｄ変換回路【９は変換指令信号１８Ｈの立ち下がり
で出力信号１９ａがクリヤされるように構成されている
。

２０はタイマ回路１８とＡ／Ｄ変換回路１９とからなり
、上述のようにしてアナログ信号Ｖを所定周期Ｔ、でＡ
／Ｄ変換するＡ／Ｄ変換手段である。

２１はパルス信号２と変換完了信号Ｌ９ｂとが入力され
、以下に説明するタイミングでそれぞれパルス状である
ランチ信号２１ａｌ　２ｔｂｅ　２ＬＣを出力するタイ
ミング回路で、ラッチ信号２１ａは、タイミング回路２
１に変換完了信号１９ｂが入力されるごとに該信号１９
ｂの立ち下がりで立チ上がるパルス信号、ラッチ信号２
１ｂは、タイミング回路２１にパルス信号２が入力され
た後、最初にＡ／Ｄ変換回路１９から出力される変換完
了信号１９ｂに続いて出力される変換完了信号１９ｂが
タイミング回路２１に入力されるごとに信号１９ｂの立
ち上がりで立ち上がるパルス信号。

ラッチ信号２１Ｃは、タイミング回路２１にパルス信号
２が入力された後、最初にタイミング回路２１から出力
されるラッチ信号２１８に続くランチ信号２１ａが出力
されるごとに信号２１ａの立ち下がりで立ち上がるパル
ス信号である。２２はデータ信号１９ａとラッチ信号２
１ａとが入力され、信号２１ａの立ち下がりでその時刻
のデータ信号１９ａを記憶してランチデータ信号２２ａ
として出力するラッチ回路である。２３はラッチデータ
信号２２ａとラッチ信号２１ｂとが入力され、信号２１
ｂの立ち下がりでその時刻のラッチデータ信号２２ａを
記憶【−てラッチデータ信号２３３として出力するラッ
チ回路である。２４はラッチデータ信号２３ａとラッチ
データ信号２２ａと＋７）差を演算しこの演算結果を信
号２４ａとして出力する減算回路である。減算回路の出
力信号２４ａはラッチ信号２１Ｃと共にラッチ回路２５
に人力され、ラッチ回路２５はラッチ信号２１Ｃの立ち
下がりでその時刻における信号２４ａの値を記憶して記
憶結果に応じた信号２５ａをディジタル表示器２６に出
力するように構成されている。

第１図においては、前述［７たように１時刻ｔ２でパル
ス信号２が立ち上がったとすると、この時刻以降！圧Ｖ
ハｄＶ／ｃｌｔ＝（Ｉｍ−Ｉｔ）／Ｃ＋　で上昇し１時
刻ｔ３でパルス信号２が立ち下がるとこの時刻以降電圧
Ｖはｄ　Ｖ　／　ｄ　ｔ　＝　Ｉ　ｍ　／Ｃ１で下降し
、時刻ｔ２から時間Ｔ、だけ経過した時刻ｔ４になると
電圧Ｖは再び上昇し始める。時刻ｔ２でパルス信号２が
出力されるとほぼ同時にまず変換指令信号ｔｅａが出力
されて時刻ｔ３における電圧Ｖの値ｖＩがＡ／Ｄ変換回
路１９でＡ／Ｄ変換され、変換回路１９はＡ／Ｄ変換が
終ると変換完了信号１９ｂを出力すると共に変換結果で
あるデータＩＫ対応したデータ信号１９ａを出力する。

変換完了信号１９ｂが出力された後続いてラッチ信号２
１ａが出力されるので、ラッチ回路２２の出力信号２２
ａはデータ１に対応した信号になる。

時刻ｔ２から時間Ｔ、（ただしこの場合Ｔ２　＜Ｔ、と
している）だけ経過した時刻［１１になると。

またタイマ回路１８から変換指令信号１８ａが出力され
る。このため時刻ｔ　１２における電圧Ｖの値ｖ寛がＡ
／Ｄ変換され、変換回路１９はＡ／Ｄ変換が終わると変
換完了信号１９ｂを出力すると同時に変換結果であるデ
ータ２して対応り、た信号１９ａを出力する。この場合
、信号Ｌ９ｂがタイミング回路２１に入力されると直ち
にラッチ信号２１ｂが出力されるので、ラッチ回路２３
は信号２１ｂの立ち下がり時刻ｔ　１３におけるラッチ
データ信号２２ａを記憶してラッチデータ信号２３ａと
して出力するが、この立ち下がり時刻ｔ　１３におけろ
ラッチデータ信号２２ａはデー９１に対応しているので
１時刻ｔ１３で出力される信号２３ａはデー・り１に対
応した信号となる。またこの場合、タイミング回路２１
はラッチ信号２１ｂを出力した後ラッチ信号２１ａを出
力するので、信号２１ａが立ち下がる時刻ｔ　１４でデ
ータ信号２２ａはデータ２に対応した信号となり、この
結果時刻ｔ１４では減算回路の出力信号２４ａはデータ
１とデータ２との差に対応した信号となる。ラッチ信号
２１ａが時刻ｔ　１４・で立ち下がるとラッチ信号２１
Ｃが立ち上がり、この信号２１Ｃは時刻ｔ　１５で立ち
下がるので１時刻ｔ　１５になるとラッチ回路２５の出
力信号２５ａがデータｌとデータ２との差、すなわち電
圧差（Ｖｌ　−ｖ、）に対応した信号となる。

時刻ｔｌｌから時間Ｔｔだけ経過した時刻ｔ１６Ｖｃな
ると、またタイマ回路１８から変換指令信号１８ａが出
力されるので、まずデータ信号１９ａがデータ３に対応
した信号になり、続いてデータ信号２３ａがデータ２に
対応した信号になり、さらに続いて信号２２ａがデータ
３に対応した信号になるので、ラッチ信号２１Ｃが立ち
上がる時刻ｔ１７以降減算回路の出力信号２４ａはデー
タ２とデータ３との差て対応した信号となる。データ３
は時刻ｔ　１６で出力された指令信号１８ａの立ち下が
り時刻における電圧Ｖの値Ｖ、のディジタル変換値であ
るから、したがってラッチ信号２１Ｃが立ち下がる時刻
ｔ１８になるとラッチデータ信号２５ａはデータ２とデ
ータ３との差、換言すれば電圧差（Ｖｆ　　Ｖｓ）に対
応した信号となる。

時刻ｔ　ｌｆｉから時間Ｔｔを経過しない時刻ｔ４にな
ると前述したようにパルス信号２が出力される。

したがってこの時タイマ回路１８から変換指令信号ｔｅ
ａが出力されてデータ信号１９ａはデータ４に対応した
信号となり、続いてラッチ信号２１ａが出力されるので
データ信号２２ａはデータ４に対応した信号となるが、
この場合ラッチ信号２１ｂ、２１ｃは共に出力されない
のでデータ信号２５ａは変化しない。時刻ｔ４から時間
Ｔ、だげ経過した時刻ｔ１９で変換指令信号１８ａが出
力された後は、ラッチ信号２１ｂｌ　２１ａｌ　２１Ｃ
がこの順に順次出力されるので、信号２１Ｃの立ち下が
り時刻ｔ２０になるとラッチデータ信号２５ａはデータ
４とデータ５との差に応じた信号になる。

前述したように第１図の装置では時刻ｔ１５になると信
号２５ａは（ＶｔＶｔ）に応じた信号となり。

第２図から明らかなよ５　Ｋ　（ｖ＋　　Ｖｔ　）＝（
ｄ　Ｖ／ｄ　ｔ）１１Ｔ、であるから（２）式が成立す
る。

Ｖｌ−Ｖ２　＝（ｄＶ／ｄｔ　）−Ｔｔ　＝（Ｉｍ／Ｃ
ｔ）”Ｔｔ　−・・・−・（２１（２）式から明らかな
ようにラッチデータ信号２５ａはこの場合測定対象入力
電流ＩｍＫ対応しており、この所論は時刻ｔ１８．ｔ２
０のいずれにおいても成立する。したがって第１図の構
成を用いることにより表示器６．２６のいずれによって
も電流Ｊｍを測定することができることになる。表示器
２６による測定は、上述した所から明らかなように、Ｉ
／Ｆコンバータにおける積分回路によって一度積分した
ものを再び微分して測定値を得ることになる。すなわち
第１図忙おいて、Ｉ／Ｆコンバータｌと表示手段７と表
示器２６とを除く図示の各部はアナログ信号Ｖを時間微
分する微分手段２７を構成していることになり、またこ
の微分手段２７は、Ａ／Ｄ変換手段２０と、この変換手
段による変換結果を変換された順序に従って記憶する第
１および第２記憶手段としてのラッチ回路２３および２
２と、前記両記憶手段における各記憶内容の差に応じた
信号を出力する減算手段としての減算回路２４およびラ
ンチ回路２５と、タイミング回路２１とで構成されてい
ることになる。

第１図においては測定対象入力電流Ｉｍを上述のように
して測定するので、パルス信号２０周期Ｔ１が長くなっ
て表示器６による測定の応答性が悪くなっても１表示器
２６による測定はＴ、よりも短い周期Ｔ、で行れるので
、このような電流測定製蓋によれば広レンジ測定装置に
おける低電流領域の測定を応答性の低下をもたらすこと
なく行うことができ、また微小電流の測定も同様に応答
性の低下をもたらすことなく行うことができることにな
る。

上記実施例においては微分手段２７はアナログ信号Ｖを
ディジタル微分するものとしたが、本発明においてはこ
のような微分手段はアナログ微分回路を用いて構成して
もよいものであることは明らかである。

さらに、上述の説明では、表示器６．２６の併用につい
て説明したが、測定対象に応じては、表示器２６だけを
設け、主として、低電流領域もしくは微小電流の測定を
行うようにすることができることは明確である。

〔発明の効果〕

上述したように、本発明においては、測定対象電流積分
用の積分回路と、この積分回路の出力するアナログ信号
が入力され測定対象電流の値に比例した周波数のパルス
信号を出力する制御回路とからなるＩ／Ｆコンバータを
用いた電流測定装置において、アナログ信号を微分する
微分手段を設け、この微分手段の出力信号によって測定
対象電流を測定するようにしＡである。従って１本発明
によれば、このように構成することによって。

微小電流の測定あるいは広レンジ測定装置における低電
流領域の測定のいずれの際にも微分手段の出力信号を採
用することによって、応答性の低下を生じることのない
電流測定装置が得られる効果が奏される。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図の
動作説明用タイムチャート、第３図は従来のＩ／Ｆコン
バータ式電流測定装置の構成図。 第４図は第３図におけるＩ／Ｆコンバータの構成図、第
５図は第４図の動作説明用タイムチャートである。 ｌ・・・・・・Ｉ／Ｆコンバータ、２・・・・・・パル
ス信号、　　８・・・・・・積分回路、　　１７・・・
・・・制御回路、　　Ｉｍ・・・・・・入力電流、■・
・・・・・アナログ電圧信号。 第　　４　　囚

Claims (1)

1. 【特許請求の範囲】 １）測定対象入力電流の時間積分値に比例したアナログ
   信号を出力する積分回路と前記アナログ信号が入力され
   前記入力電流に比例した周波数のパルス信号を出力する
   と共に前記パルス信号を出力するごとに前記アナログ信
   号がリセットされるように前記積分回路を駆動する制御
   回路と、前記アナログ信号を時間微分する微分手段とを
   備え、微分手段の出力信号によつても前記入力電流を測
   定することを特徴とする電流測定装置。 ２）特許請求の範囲第１項に記載の電流測定装置におい
   て、微分手段は、アナログ信号を所定周期でＡ／Ｄ変換
   するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段による変換
   結果を前記周期の順序に従つて記憶する第１および第２
   記憶手段と、前記両記憶手段における各記憶内容の差に
   応じた信号を出力する減算手段とを備え、前記減算手段
   の出力信号を前記微分手段の出力信号とすることを特徴
   とする電流測定装置。