JPS62140151A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS62140151A JPS62140151A JP28239085A JP28239085A JPS62140151A JP S62140151 A JPS62140151 A JP S62140151A JP 28239085 A JP28239085 A JP 28239085A JP 28239085 A JP28239085 A JP 28239085A JP S62140151 A JPS62140151 A JP S62140151A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- input
- memory circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、記憶回路のアドレス空間を有効活用するメ
モリアクセス方法を採用した記＋！装置に関ずろ７ ［従来の技術］ マイクロコンピュータ等に用いられろ中央処理装置（Ｃ
ＰＵ）は、周辺に配置した記憶回路との間でデータをや
りとりしながら、与えられたプログラムを処理していく
。第２図に示す記憶回路１２．３は、それぞれデータバ
ス４とアドレスバスラ及びチップセレクト信号線６によ
り、中央処理装置７に接続されている。この場合、アド
レス空間は、各記憶回路１．２．３に要求される記憶容
量に応じて分割され、例えば１キロバイトの記憶容量が
要求される記憶回路１の場合、全アドレス入力端子Ａ。
モリアクセス方法を採用した記＋！装置に関ずろ７ ［従来の技術］ マイクロコンピュータ等に用いられろ中央処理装置（Ｃ
ＰＵ）は、周辺に配置した記憶回路との間でデータをや
りとりしながら、与えられたプログラムを処理していく
。第２図に示す記憶回路１２．３は、それぞれデータバ
ス４とアドレスバスラ及びチップセレクト信号線６によ
り、中央処理装置７に接続されている。この場合、アド
レス空間は、各記憶回路１．２．３に要求される記憶容
量に応じて分割され、例えば１キロバイトの記憶容量が
要求される記憶回路１の場合、全アドレス入力端子Ａ。
〜ＡＩＯのうち、Ａｏ〜Ａｇｊでかアドレスバスラに接
続され、池のアドレス信号入力端子ＡＩＯは空いたまま
である。
続され、池のアドレス信号入力端子ＡＩＯは空いたまま
である。
［発明が解決しようとする問題点コ
上記従来の記憶回路１は、中央処理装置７と接続する際
に、他の記憶回路２，３等との関係で、アドレス入力端
子Ａ、からＡ１θのうち、Ａ Ｉ］〜Ａ・、のみがアド
レスバスラに接続されているので、全記憶容量２キロバ
イｌ−のうち１キロバイト分だけか記憶に洪される。こ
のため、アドレス空間の割り当て上やむを得ないことと
はいえ、記憶回路１に関しては１キロバイト分の記憶容
量が遊んでいることになり、不経済である等の問題点が
あった。
に、他の記憶回路２，３等との関係で、アドレス入力端
子Ａ、からＡ１θのうち、Ａ Ｉ］〜Ａ・、のみがアド
レスバスラに接続されているので、全記憶容量２キロバ
イｌ−のうち１キロバイト分だけか記憶に洪される。こ
のため、アドレス空間の割り当て上やむを得ないことと
はいえ、記憶回路１に関しては１キロバイト分の記憶容
量が遊んでいることになり、不経済である等の問題点が
あった。
［問題点を解決するための手段］
この発明は、上記問題点を解決したらのであり、中央処
理装置からデータバスを介して送られてくるデータの記
憶番地を指定するためのアドレス信号が、全アドレス入
力端子を使い切ることなく入力される記憶回路と、この
記憶回路のアドレス入力端子のうち、アドレス信号入力
がなされない端子と前記データバス間に設けられ、前記
中央処理装置からデータバス中に送りだしたアドレス情
報を記憶回路に入力するアドレス拡張手段とから構成し
たことを要旨とするものである。
理装置からデータバスを介して送られてくるデータの記
憶番地を指定するためのアドレス信号が、全アドレス入
力端子を使い切ることなく入力される記憶回路と、この
記憶回路のアドレス入力端子のうち、アドレス信号入力
がなされない端子と前記データバス間に設けられ、前記
中央処理装置からデータバス中に送りだしたアドレス情
報を記憶回路に入力するアドレス拡張手段とから構成し
たことを要旨とするものである。
［作用］
この発明は、記憶回路のアドレス入力端子のうち、アド
レス信号入力がなされないことが判っている端子と、デ
ータバスの間に、アドレス拡張手段を設け、中央処理装
置からデータバス中に送り出したアドレス情報を記憶回
路に入力することにより、アドレス空間を拡張する。
レス信号入力がなされないことが判っている端子と、デ
ータバスの間に、アドレス拡張手段を設け、中央処理装
置からデータバス中に送り出したアドレス情報を記憶回
路に入力することにより、アドレス空間を拡張する。
［実施例］
以下、この発明の実施例について、第１図を参照して説
明する。第１図は、この発明の記憶装置の一実施例を示
す回路図である。
明する。第１図は、この発明の記憶装置の一実施例を示
す回路図である。
第１図中、記憶装置１１は、１キロバイトの記憶容量に
対応するアドレス入力端子Ａｏ〜Ａ９がアドレスバス５
に接続された記憶回路１と、この記憶回路１のアドレス
空間を２キロバイトに拡張するアドレス拡張手段として
のＤフリツブフロッ１回路１２からなる。記憶回路１ば
、２キロバイトの記憶容量をもつが、アドレス空間の割
り当て上、そのままでは１キロバイト分しか有効でない
ことは、前述の通りである。
対応するアドレス入力端子Ａｏ〜Ａ９がアドレスバス５
に接続された記憶回路１と、この記憶回路１のアドレス
空間を２キロバイトに拡張するアドレス拡張手段として
のＤフリツブフロッ１回路１２からなる。記憶回路１ば
、２キロバイトの記憶容量をもつが、アドレス空間の割
り当て上、そのままでは１キロバイト分しか有効でない
ことは、前述の通りである。
この実施例では、中央処理装置７が特定のクロック信号
に合わせて、データバス４中にアドレス情報を送り出す
よう構成されており、このアドレス情報がＤフリップフ
ロップ回路１２のＤ入力端子に供給されたときに、Ｑ出
力端子からハイレベルの制御信号がアドレス入力端子Ａ
１ｏに供給されるようにしである。Ｄフリップフロップ
回路１２のクロック入力端子ＣＫには、中央処理装置７
から前記クロック信号が供給され、クリア入力端子ＣＬ
Ｒには、電源投入と同時にクリア信号が供給される。
に合わせて、データバス４中にアドレス情報を送り出す
よう構成されており、このアドレス情報がＤフリップフ
ロップ回路１２のＤ入力端子に供給されたときに、Ｑ出
力端子からハイレベルの制御信号がアドレス入力端子Ａ
１ｏに供給されるようにしである。Ｄフリップフロップ
回路１２のクロック入力端子ＣＫには、中央処理装置７
から前記クロック信号が供給され、クリア入力端子ＣＬ
Ｒには、電源投入と同時にクリア信号が供給される。
ところで、家投入直後の初期状態にあっては、Ｄフリッ
プフロップ回路１２のＱ出力は、ロウレベルであり、こ
のためアドレス空間は１キロバイト分の記憶容量にしか
対応せず、２キロバイト分の記憶容量中、前半部分のみ
がアクセス可能である。
プフロップ回路１２のＱ出力は、ロウレベルであり、こ
のためアドレス空間は１キロバイト分の記憶容量にしか
対応せず、２キロバイト分の記憶容量中、前半部分のみ
がアクセス可能である。
これに対し、２キロバイト分の記憶容量中、１＆半部分
をアクセスする場合は、中央処理装置７がらデータバス
４中にアドレス情報が出力され、クロック信号入力とと
もにＤフリップフロップ回路１２がセットされる。これ
により、アドレス入力端子ＡＩＯはハイレベルとされ、
アドレス信号入力によることなく、アドレス空間は２キ
ロバイト分の記憶容量に対応する。
をアクセスする場合は、中央処理装置７がらデータバス
４中にアドレス情報が出力され、クロック信号入力とと
もにＤフリップフロップ回路１２がセットされる。これ
により、アドレス入力端子ＡＩＯはハイレベルとされ、
アドレス信号入力によることなく、アドレス空間は２キ
ロバイト分の記憶容量に対応する。
このように、上記記憶装置１１は、記憶回路１のアドレ
ス入力端子Ａｏ〜ＡＩＯのうち、アドレス信号入力がな
されないことが判っている端子Ａ１０と、データバス４
の間に、Ｄフリップフロップ回路１２を設け、中央処理
装置７がらデータバス４中に送り出したアドレス情報を
記憶回路１に入力することにより、アドレス空間を拡張
するようにしたから、中央処理装置７と接続する際に曲
回路との関係で、アドレス入力端子に非使用端子が生じ
てしまったような記憶回路１であっても、Ｄフリップフ
ロップ回路１２により実質的に使用できるアドレスの数
を増やし、記憶回路１が本来ちっている記憶容量を有効
活用することができる。
ス入力端子Ａｏ〜ＡＩＯのうち、アドレス信号入力がな
されないことが判っている端子Ａ１０と、データバス４
の間に、Ｄフリップフロップ回路１２を設け、中央処理
装置７がらデータバス４中に送り出したアドレス情報を
記憶回路１に入力することにより、アドレス空間を拡張
するようにしたから、中央処理装置７と接続する際に曲
回路との関係で、アドレス入力端子に非使用端子が生じ
てしまったような記憶回路１であっても、Ｄフリップフ
ロップ回路１２により実質的に使用できるアドレスの数
を増やし、記憶回路１が本来ちっている記憶容量を有効
活用することができる。
［発明の効果］
以上説明したように、この発明によれば、記憶回路のア
ドレス入力端子のうち、アドレス信号入力かなされない
ことが判っている端子と、データバスの間に、アドレス
拡張手段を設け、中央７八理装置からデータバス中に送
り出しなアドレス情報を記憶回路に入力することにより
、アドレス空間を拡張するようにしながら、中央処理装
置と接続する際に曲回路との関係で、アドレス入力端子
に非使用端子が生じてしまったような記憶回路であって
も、アドレス拡張手段により実質的に使用できるアドレ
スの数を増やし、記憶回路が本来らっている記憶容量を
有効活用することができる等の隣れた効果を奏する。
ドレス入力端子のうち、アドレス信号入力かなされない
ことが判っている端子と、データバスの間に、アドレス
拡張手段を設け、中央７八理装置からデータバス中に送
り出しなアドレス情報を記憶回路に入力することにより
、アドレス空間を拡張するようにしながら、中央処理装
置と接続する際に曲回路との関係で、アドレス入力端子
に非使用端子が生じてしまったような記憶回路であって
も、アドレス拡張手段により実質的に使用できるアドレ
スの数を増やし、記憶回路が本来らっている記憶容量を
有効活用することができる等の隣れた効果を奏する。
第１図は、この発明の記憶装置の一実施例を示す回路図
、第２図は、従来の記憶回路の一例を示す回路図である
。 １・・記憶回路、４・・データバス、５ アドレスバス
、７・・・中央処理装置、１１・・・記憶装置、１２・
・・Ｄフリップフロップ回路。
、第２図は、従来の記憶回路の一例を示す回路図である
。 １・・記憶回路、４・・データバス、５ アドレスバス
、７・・・中央処理装置、１１・・・記憶装置、１２・
・・Ｄフリップフロップ回路。
Claims (1)
- 中央処理装置からデータバスを介して送られてくるデー
タの記憶番地を指定するためのアドレス信号が、全アド
レス入力端子を使い切ることなく入力される記憶回路と
、この記憶回路のアドレス入力端子のうち、アドレス信
号入力がなされない端子と前記データバス間に設けられ
、前記中央処理装置からデータバス中に送りだしたアド
レス情報を記憶回路に入力するアドレス拡張手段とから
なる記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28239085A JPS62140151A (ja) | 1985-12-16 | 1985-12-16 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28239085A JPS62140151A (ja) | 1985-12-16 | 1985-12-16 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62140151A true JPS62140151A (ja) | 1987-06-23 |
Family
ID=17651779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28239085A Pending JPS62140151A (ja) | 1985-12-16 | 1985-12-16 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140151A (ja) |
-
1985
- 1985-12-16 JP JP28239085A patent/JPS62140151A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59185083A (ja) | メモリ・パツクのアドレス指定装置 | |
| JP2579170B2 (ja) | メモリカード | |
| JPS62140151A (ja) | 記憶装置 | |
| JPS61153748A (ja) | デ−タ処理装置 | |
| KR960012497A (ko) | 반도체 집적회로 | |
| US4388707A (en) | Memory selecting system | |
| JPS57117056A (en) | Microcomputer device | |
| JPS59231625A (ja) | アドレス設定方式 | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPS5633749A (en) | Address control device | |
| JPS6111863A (ja) | マイクロコンピユ−タシステム | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JPS6243408Y2 (ja) | ||
| JP2666419B2 (ja) | 情報処理装置 | |
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JP2905793B2 (ja) | ２出力インバーター | |
| JPH0358250A (ja) | 記憶装置 | |
| JPS6348688A (ja) | メモリ装置 | |
| JP2000089949A (ja) | プログラム書き込み方法 | |
| JPS622337A (ja) | メモリ拡張方式 | |
| JPH04293149A (ja) | 半導体装置 | |
| JPS62180585A (ja) | チツプセレクト回路 | |
| JPH01288986A (ja) | メモリーカード |