JPS62140176A - 画像編集処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）技術分野 本発明は、高密度画像を高速に編集処理する事かできる
画像編集装置に関するものである。

（１１）従来技術 従来この種の装置は非常に高価で大型化し、且つ処理時
間が長いという欠点があり印刷システムとして用いられ
るだけであった。これは、例えばサイテックス社のレン
ボンス３００シリーズやクロスフィールド社の５ＴＵＤ
ＩＯ−８００シリーズのページメークアップシステムの
様に数億円もする装置であった。

（ＩＩ＋　）目　的 本発明は上述従来システムの欠点を除去し、コンパクト
で低価格なしかも高速処理可能な装置を提供するもので
ある。本発明の特徴としては画像を高解像に読みとった
時に生じる膨大な画像データを編集処理のやりやすい形
態でデータ圧縮を施し、画像データを数分の１にし、実
際の編集作業時にかかる画像データを修正、編集し、そ
の結果を高解像、高階調に出力するものである。

く概　論〉 一般に画像編集装置の機能としては、 以上の２つの編集機能を必要とする。前者は一般にハー
ドウェアによるパイプライン会プロセサーと言われるも
ので本装置に於ては画像編集機能のある特定の高速性を
必要とする項目について実行する。後者のＣＰＵによる
処理は人間とインターラクテイブに行う項目について（
ある程度時間はかかってもよい）実行する。

即ち、前者のパイプラインＯプロセサーは、例えば画像
のレイアウトを決めるアフィン変換（拡大・縮小・移動
・回転）と空間フィルター処理（画像の強調・平滑化等
）及び１００ｋｕｐ　　ｔａｂｌｅ（Ｉ、ＵＴ）による
色変換処理等の画像の逐次処理を主として行う。

後者のＣＰＵによる処理は一般に複雑な処理、ハードウ
ェア化出来にくい処理を行う。ここでは画像を任意の形
状に切り出したり、切り出した画像を別の所ヘコビーす
る処理、画像の一部を修正する等の処理をさす。これら
の処理は一般に操作者の創造によるクリエイティブな処
理で、ある程度時間がかかっても許容出来る。

しかしこの機能は高機能である必要がある。

以上２つの編集処理機能を最大のパフォーマンスで実施
するためには編集装置のシステム壷アーキテクチャ−か
ら考える必要がある。

即ち両者の処理が十分高機能に高速に実行出来るように
するためには構成するシステムの体系、取り扱う画像デ
ータの持ち方（フォーマット）、信号の流れ、機能の解
析等が検討される必要がある。

種々の検討の結果（カラー）画像編集装置としてのシス
テム・アーキテクチャ−として次の事が結論として得ら
れた。

（１）画像編集を行うためには画像データは圧縮データ
として持つ。

（２）圧縮の方式としてはｍＸｍのブロックを一符号と
して持つベクトル量子化がよい。

（１）に於て、高解像−高階調の画像編集処理を行うた
めには、画像データ容量としては極めて莫大となる。例
えばＡ４．ｌｐａｇｅを１６　ｐ　ｅ　１　／　ｍ　ｍ
でカラー読取りした場合、Ｒ，Ｇ、Ｂ３色で約４８Ｍバ
イトのデータ容量となる。先に述べた画像編集をインタ
ーラクテイブに、高機能に行うためには、かかるカラー
画像データを圧縮し、編集やりやすい形にする事が重要
技術となる。このためには（２）のベクトル量子化手法
が最適であると結論づけられた。

本発明は以上の結論を基にシステム壷アーキテクチャ−
を決定し、高画質で高機能・高速の画像編集処理装置を
実現出来たものである。

以下本発明をカラー処理に適用した場合の実施例に基づ
き詳細に説明する。

（ＩＶ）実施例 第１図はこの発明の一実施例を示す画像編集装置の構成
図である。リーダ１によって読みとられた画像データ（
例えばＲ，Ｇ、Ｂ各８ｂｉｔデジタルデータ）は変換器
１１により信号変換されＮＴＳＣ信号で用いられる輝度
（Ｙ）信号と色差信号（Ｉ、Ｑ）に変換される。かかる
変換は例えばＲ，Ｇ、Ｈのデータをなるマトリックス計
算により得られる。ここで変換マトリックスの係数はリ
ーダの色分解特性、γ特性等に合わせて適宜修正される
。かかるＹ、Ｉ、Ｑ信号は後述の圧縮器２により圧縮さ
れ画像データファイル用のディスクメモリ３へ記憶され
る。ディスク内の画像データはＩｍａｇｅメモリ５と呼
ばれるＩＣメモリ上へ読み出され加工・編集される。こ
こで高速処理を行うべく基本処理は／＼−ドウエア化さ
れたノくイブラインプロセサー４によって、ディスクか
らＩｍａｇｅメモリへの転送の過程で、所謂ラスターオ
ペレーションによりイメージメモリ５上へ編集展開され
る。

一方、イメージメモリ５上の画像データはＣＰＵ８によ
り各種処理が施され加工・修正が行われる。編集の過程
はＣＲＴコントローラ９によりカラーＣＲＴＩＯ上へ表
示され、編集の状況がモニターできる。編集された結果
はイメージメモリ５から復号器６を通して元の画像デー
タに戻され、変換器１２によりこの画像データがプリン
タに対応した色信号（Ｙｅｌｌｏｗ、Ｍａｇｅｎｔａ、
Ｃｙａｎ、Ｂｌａｃｋ）に変換されＣｏ１ｏｒ　Ｐｒ１
ｎｔｅｒ　７へ出力される。

次に画像データの圧縮法について述べる。

Ｙ、Ｉ、Ｑのような輝度と色差の３色信号に分けること
により、輝度データであるＹ信号の空間周波数をよく保
存しておけば、色差信号である１、Ｑ信号の空間周波数
は、ある程度制限しく高周波成分のカット）視覚上の画
質劣化が少ないということが知られている。

そこで例えばＩ、Ｑ信号はｍＸｍのブロック（ｍは整数
）の平均値等で色情報を代表させ、カラー画像のデータ
量を削減するデータ圧縮法が考えられる。Ｉ、Ｑ信号の
ブロックサイズは要求される画質７許容されるメモリ容
量により２Ｘ２．４Ｘ４．６Ｘ６などのブロックサイズ
が選ばれる。例えばブロックサイズを４Ｘ４とすると、
＠述したようにＡ４．ｌｐａｇｅのメモリ容量４８ＭＢ
ｙｔｅは、Ｙ信号１６ＭＢｙｔ　ｅ＋Ｉ　、Ｑ信号２Ｍ
Ｂｙｔｅ＝計１８ＭＢｙｔｅとなり約２．７の圧縮率と
なる。

一方Ｙ信号に関してはＩ、Ｑ信号の圧縮とは異なり解像
度データを十分残すような圧縮法が必要となる。

第１の方法としてブロック符号化手法がある。

この手法はｍＸｍブロック内の画素データＸの平均値マ
、標準偏差σを算出する。次に各画素ごとの濃淡情報を
数ｂｉｔ程度で表わす。

例えば（Ｘ−Ｘ）／σの計算値を再量子化することによ
り実現できる。この圧縮データフォーマットは第２図（
ａ）のようになり、平均値、標鵡偏差の次に各画素の濃
淡情報を続け、この濃淡＋ＰＪ報の１ｌｌｌｌｉ序をブ
ロック内の両車位置に１対１に対応させる。したがって
、この濃淡情報の順序を入れ換えることによりブロック
内での画素の回転を実施することができる。

第２の方法は、ｍＸｍ画素のベクトル量子化手法である
。

この手法はｍＸｍブロック内の画素データを平均値１　
標準偏差σと画像の回転を表わすコードおよび画像のパ
ターンを表わすコードにより表現させて、データの圧縮
を計るものである。この圧縮データフォーマットは、第
２図（ｂ）のようになる。ここで回転を表わすコードと
は例えばｍＸｍのブロック内の画像パターンを９０°、
１８０’　、２７００回転させたものと、同じパターン
コードを用いるベクトル量子化法において、この角度を
表わすコードである。木実流側では０°、９０°、１８
０°。

２７００の４パターン２ｂｉｔで表わされる。

この手法においては、回転コードを操作することにより
、ブロック内の画素の回転が可能となる。

次にアフィン変換について説明する。

アフィン変換では画像の拡大・縮小・移動・回転を行な
う。

入力画像のもつ入力メモリ上でのアドレスを（χｓ　、
　ｙｓ）とし、主走査方向縮倍率をα、副走査方向の縮
倍率をβ、回転角をφ、回転の中心座標を（χＣ，！／
Ｃ）、主走査方向への移動量をＸｍ、副走査方向への移
動量をＹｍとした時、出力メモリでのアドレス（χ０．
ｙ０）とすると、次のような関係式が成立する。

＠　　　　　　　　Ｏ □　　　　　　　　　　　　ぽ　　　　　　　　　　試
　　←１ト隼ＫＩトヤ壱−）ｍへχＳ、ｙＳが与えられ
ると■、■に従ってχｏ、ｙｏを求めてゆく。これは例
えば第３図のような構成で実現できる。以下、第３図に
従って説明する。χＳを■式に従って求めてゆく場合は
、初期値オフセット（直流分）分を初期値としてレジス
タ３１にセットする。また、副走査同期増分値及び主走
査同期増分値を各々当ａ亥レジスタ３２．３７にセット
する。この一連の値のセットは、縮倍率・回転角に応じ
てＣＰＵにより実行される。第４図は、第３図の回路の
ページ同期信号と副走査同期信号と主走査回期信号の関
係を示すタイミングチャートである。ページ同期信号が
立ち下がることにより副走査同期信号の発生が開始され
ページ内に存在する走査線数分だけ発生する。副走査同
期信号の立ち下がりにより主走査同期信号が発生し、走
査線内に存在するデータ数分だけ発生する。これらの信
号は、図示しない同期信号発生回路によって発生される
。ページ同期信号がＬｏｗレベルの間３３の選択器は、
３１の初期値レジスタの保持する値を出力する。３４の
加算器は副走査同期信号の立ち下がりにより加算が実行
される。３４の出力は副走査ラッチ同期によって３５に
ラッチされる。また、３６は副走査同期信号がＬｏｗレ
ベルである間は、３５の出力を出力する。３８の加算器
は、３６の出力と、３７の主走査同期増分値を主走査同
期信号の立ち下がりにより加算が実行され、その出力は
、主走査同期信号の立ち上がりにより３９にラッチされ
る。ラッチ３５は、走査線の先頭のデータが対応する出
力側のアドレスを保持し、ラッチ３９は走査線内の各デ
ータの対応する出力側のアドレスを与える。ｙｏに関し
ても０式に従って全く同様に求めることが可能である。

かくして求めたアドレスは、ＣＯＳφ。

ｓｉｎφ等が一般には無理数であるため、無理数となる
。実機上では、十分なビット数をもつ小数となる。この
小数アドレスの近傍の整数アドレスを出力アドレスとし
て定める。

（χＤ、：ＹＤ）を中心として、主走査方向にα（ｌｓ
ｉｎφｌ＋ＩｃｏｓφＩ）の巾、副走査方向にβ（ｌｓ
ｉｎφｌ＋１ｃｏｓφ１）の巾をもつ領域内に存在する
整数アドレスに対し、各々、逆変換を行なう。この整数
アドレスを（Ｘｏ、Ｙｏ）とすると、（ＸＤ　、Ｙｏ）
に対応する入力データ側のアドレスを（Ｘｓ。

Ｙｓ）とした時 ＠　　　　　　　　［相］ という関係式が成立する。

上式を第５図に示す回路で逐次求めてゆく。

第６図は、第５図の信号のタイミングチャートである。

初期値オフセット（直流分）及び主走査同期増分値、副
走査同期増分値は、ＣＰＵによりあらかじめそれぞれ５
７，５１．５２のレジスタにセットされているものとす
る。また、ＸＤ、ＹＤに変化があった際には１図示しな
い回路（例えばｌクロック前の値を保持するレジスタと
現クロックの値とを比較する比較器とで構成される）に
より、各々５３及び５４のゲートをＯＮ　、ＯＦＦする
ゲート信号がＬｏｗとなる。この時ゲートは各々独立に
５１及び５２の値を出力し、それ以外ではＬｏｗレベル
、即ち５０を出力する。主走査同期信号の立ち下がりに
より５５の加算器が加算を実行し、その出力を主走査同
期信号の立ち上がりにより５６にラッチする。また副走
査同期信号がＬｏｗのレベルの間は、５９は、５７のレ
ジスタに保持された値を出力する。そうでない時は５８
の加算器の値を出力する。５０のラッチは、主走査同期
の立ち上がりで、５９の出力を保持する６５８の加算器
は、主走査同期の立ち下がりで５０の保持する値と５６
の保持する値との加算を実行するものである。

かくして得られたｘｓ、ｙｓは、χｏ、ｙ。

同様、一般には無理数であり、実機では小数で表現され
る。この値を四捨五入して得られる値をもって、出力す
べきデータの入力側アドレスとする。第７図、第８図が
ソース側とディスティネーション側とのアドレスの対応
を示している。正方格子がディスティネーション側のア
ドレス格子を示しており、正方形の中心が整数アドレス
である。平行四辺形の格子がソース側のアドレス格子を
示しており、平行四辺形の中心が整数アドレスである。

第７図の文９ｍで与えられる長方形がχｏ、ｙｏを中心
とする領域であり、Ａ、Ｂが出力されるべきディスティ
ネーションアドレスである。第８図に示すよウニａが、
Ａの出力として決定される。ここで、第５図で示す回路
は、ｕＸｍの面積中に入る最大の出力格子数分だけ存在
し、各々並列に動作する。また、入力側に第９図に示す
ように４木の走査線バッファをもち、１本のバッファに
データを入力中に、他の３本のバッファに入力済のデー
タをもって前記処理を行なう。データは前述の符号化さ
れたデータが走査データとして入力され、データの順に
入力のアテドレスが定まっている。かくして、入出力の
アドレスの対応づけを行ない、アフィン変換を実現する
。

本実施例に於けるアフィン変換アルゴリズムは前述の如
くソース側のラスターデータ（今の場合、ファイルから
の読出し、リーグからの読出し、イメージメモリからの
読出しがある）を入力し、ディストネーションメモリ（
今の場合、イメージメモリ）へランダム舎アクセスで記
憶されていく。従ってアフィン変換／＼−ドウエアがパ
イプライン化されている為順次入力データに対して、順
次出力を得て、ファイルからメージメモリへのデータ転
送の過程にて実行され、極めて高速な変換を行う事が出
来る。ここで画像データは前述の圧縮データを言い、ア
ドレスポイントは圧縮データでのアドレス空間での座標
を言う。

符合化されたデータのアフィン変換後のアドレスが決定
されると、次にブロック内の画像データの配置交換を実
行する。

以下実施例を２Ｘ２のブロックで説明する。

第１０図（ａ）は原画となる４ブロツク（Ａ　、　Ｂ　
、　Ｃ、Ｄ）内のデータを示している。

このブロックに対し、９０°、１８０’　。

２７００のブロックごとの回転を前述した回転処理によ
りアドレスを発生させ、ディスティネーションメモリに
記録させ、これを再生すると、同図（ｂ）、（ｃ）、（
ｄ）のようになる。同図から明らかなように原画を忠実
に再現していない、そこで回転角に応じてブロックの内
部の画素を回転させる方式をとる。同図（ｅ）、（ｆ）
、（ｇ）にはブロック内の画素を９０°、１８０°、２
７０°回転させた例であり、原画への忠実性を増すこと
ができる。この回転操作は第２図（ｂ）のコードを用い
て。

２ｂｉｔの回転コードの書き変えを行いパターンコード
はいじらずに実施できる。

任意角度の回転に関しては、９０″単位にブロック内回
転角を分けて対応する。第７図は回転角を３１５°〜４
５°、４５°〜１３５°。

１３５°〜２２５°、２２５°〜３１５°の４つの領域
に分け、ブロック内回転を００゜９０°、１８０°、２
７０’に割りあてた例を示している。

第１２図は、第２図（ａ）に示したブロック符合化のデ
ータフォーマットをブロック内回転角により入れ換えて
再フォ−マツトした実施例である。（ａ）Ｏ’　　（ｂ
）９０’　（ｃ）１８０°　（ｄ）２７０°を示す、、
マ、σに関しては回転による変更はされず、後に続く濃
淡データの順序が変更される。（ａ）０°のデータフォ
ーマットがＡＢＣＤの時に（ｂ）９０゜はＢＤＡＣｌ（
ｃ）１８０°はＤＣＢＡ。

（ｄ）２７０°はＣＡＤＢとなる。

第１３図は、ブロック内データフォーマット変換回路の
実施例である。入力信号は、Ｘ、σをバッファ８０に、
残りの４つ濃淡データをバッファ８１．８２．８３．８
４に別々に保持される。セレクタ８５．８６，８７．８
９には図示しない制御器より回転角に応じたセレクト信
号が送られる０例えばブロック内回転角Ｑ　０゜９０’
　、１８０°、２７０°をそれぞれ０゜１．２．３に対
応させると２ｂｉｔのセレクト信号になる。バッファ８
１，８２，８３．８４の出力をＡ、Ｂ、Ｃ，Ｄとし、セ
レクタ８５゜８６．８７．８８（７）入力端子ｘ、ｙ、
ｚ、ｗ＋、：それぞれ対応が異なるように接続する。セ
レクト信号が１つの場合入力端子のＹがそれぞれのセレ
クタの出力端子より出力されるとすると、バッファ８５
．８６，８７．８８よりそれぞれＢ、Ｄ、Ａ、Ｃが出力
されることになる。

この出力値をバッファ９０においてマ、σとともに再連
結すると、第１２図に示したようなデータフォーマット
が完成し、バッファ９０の出力信号として出力される。

以上が符合化データのブロック回転およびブロック内回
転の実施例である。即ち本発明に於ては回転を伴うＡＦ
ＦＩＮＥ変換を行う時、ｍＸｍの圧縮データを一データ
として回転オペレーションを行う事、及びｍＸｍの圧縮
データ内での回転オペレーションを行う事の組合せで実
行される。これは多少の画質劣化を伴うため、それを最
小限にくい止めるため ■　節度信号（Ｙ）に対しては小さいマトリックス（ｍ
□Ｘｍ０）でブロック符合化又はベクトル量子化を行う
。

■　色差信号（１，Ｑ）に対しては、比較的人間の目に
は高分解性を必要としないため大きいマトリックス（ｍ
ｌＸｍｌ　：　ｍｌ＞ｎｏ）でブロック符合化又はベク
トル量子化あるいは直接平均データでもつ。

以上２点に注意する必要がある。

次に、ＣＲＴコントローラ９について説明する。

第１４図はＣＲＴコントローラ９の機能を示した図で、
５は圧縮されたイメージメモリ、９はＣＲＴコントロー
ラ、１０はカラーＣＲＴ、８はＣＰＵ、３５６はＣＰＵ
からセットされるパラメータレジスタである。本発明で
はメモリアドレスをＸ、Ｙの２次元として扱っているが
、このアドレスを一次元のアドレスに変換して用いるこ
とも可能である。第１４図のＣＲＴコントローラの機能
は、メモリ５の任意の始アドレス（χ０１ｙＯ）を持つ
任意大きさくχｗ　、　！／　Ｗ）の矩形領域をたてＴ
Ｏドツト、よこｘｏドツトの解造度のＣＲＴに表示出力
することである。任意の値χｏ、ｙｏ、χＷ。

ｙＷには範囲のみならず、２や４の倍数でなければなら
ないという制約はつき得る。第１５図はこのＣＲＴコン
トローラの実施例で、１０工。

１０２．１０３，１０４はパラメータレジスタ、１０５
，１０６は加算器、１０７，１０８はセレクタ、１０９
，１１０はアドレスラッチまたはレジスタである。１１
２はＣＲＴ同期回路で１２１は水平同期信号、１２２は
垂直同期信号、１２３は画素クロックである。１１１は
データラッチ、１２８はメモリから読みだされたカラー
信号、１２４はＣＲＴへのカラー信号で、１２５は水平
アドレス（Ｘ）、１２６は垂直アドレス（Ｙ）である。

ＣＲＴ同期回路１１２により垂直同期信号１２２が発生
され、さらに水平同期信号１２１、画素クロック１２３
が発生される。１２１によってＹアルレスラッチ１１０
にとり込まれるアドレスは１２２がＯＮの間、１０８に
よっては始値ｙｏ１０２が選択されているので、ｙＯと
なる。また、１２３によってＸアドレスチッチ１０９に
とり込まれるアドレスは１２１がＯＮの間１０７によっ
ては始値χ０１０１が選択されているのでχ０となる。

その他の場合Ｘアドレスチッチ１０９は１クロツク（＝
１ドツト）にχｗ　／　Ｘ　ｐだけ増加し、メモリアド
レスは更新され、Ｘ方向のスキャンがか六幻、為−月こ
かふ一未平同断信暑１２１がＯＮになり、画素クロック
がＯＮになるとＸアドレスチッチ１０９はχＯにリセッ
トされる。またＹアドレスランチ１１０は１水平開期毎
にｙｗ／ＹＤだけ増加し、メモリアドレスは更新され、
Ｘ方向のスキャンがなされることになる。

第１２図はＣＲＴ上で矩形合成をすることが可能なＣＲ
Ｔコントローラの機能を示した図である。ＣＲＴＩＯに
表示されている矩形画像１３０．１３１はメモリ５上に
領域１３２，１３３として保存されている画像である。

今は画像１３１の上に画像１３０が重なっており、画像
１３０がのっている部分の画像１３１は表示されていな
い。これは第１５図に示した構成を拡張して得ることが
できる。第１７図にその構成例を示す。第１７図におい
て、１３４，１３５゜１３６．１３７は領域内アドレス
生成モジュールで内部の構成はすべて等しい。１３４は
最高の優先順位を持つ領域の水平アドレス生成モジュー
ル、１３５は同じく垂直アドレス生成モジュール、１３
６は第２の優先順位を持つ領域の水平アドレス生成モジ
ュール、１３７は同シく垂直アドレス生成モジュールで
ある。１４８は水平ディスプレイアドレスカウンタ、１
４９は垂直ディスプレイアドレスカウンタであり各々水
平ディスプレイアドレス１５０．垂直ディスプレイアド
レス１５１を出力する。次にアドレス生成モジュールに
ついて説明する。

１３４内部で１３８は表示開始ディスプレイアドレスを
保持するレジスタ、１３９は表示終了ディスプレイアド
レスを保持するレジスタ、１５２．１４０は比較器で、
１４１の論理回路により信号１５０がレジスタ１３８と
レジスタ１３９の領域に含まれているか否かを判断する
。領域に含まれていれば、このアドレス生成モジュール
がメモリアドレスを出力する権利を持つ。ただし、それ
は、Ｘ、Ｙの両方共に成立した時であり、このモジュー
ル１３４゜１３５によるアドレス出力が可能となるのは
信号１５３，１５４が共に真となった時であり、論理回
路１５９により出力許可信号１５５が生成され、出力バ
ッファ１４７がイネーブルになりメモリ水平アドレスバ
ス１２５にアドレスレジスタ１４６の内容が出力される
。同様にモジュール１３５からメモリ垂直アドレスバス
１２６にアドレスが出力される。モジュール１３４、．
１３５のどちらかの領域内信号すなわち１５３または１
５４が偽となると、論理回路１５９の出力も偽となり、
モジュール１３４゜１３５の出力はディスエーブルとな
る。この時、第２の優先順位を持つモジュール１３６゜
１３７の領域内信号すなわち１５６，１５７が真であれ
ば、論理回路１６０の出力が真となり。

モジュール１３６．１３７のアドレス出力がメモリアド
レスバス１２５．１２６に出力される。論理回路１６０
の出力が偽となると第３の優先順位を持つモジュールが
テストされ、以下、次々に下位の優先順位を持つものへ
とアドレス出力槽が移行することになる。勿論、自分よ
り上位の優先順位を持つモジュールがアドレス出力槽を
獲得した時は、その上位のモジュールがアドレス出力を
することになる。一方、出力するアドレスについて説明
する。モジュール１３４内においてレジスタ１４３は読
み出し開始メモリアドレスを保持するレジスタ、１４２
はアドレス増分値を保持するレジスタであり。

１４５は１５３が偽である間、アドレスレジスタ１４６
にレジスタ１４３の出力が入力されるように構成された
セレクタ、１４４はレジスタ１４６に増分レジスタ１４
２の内容を加えていく加算器である。信号１５３が真に
なるとレジスタ１４６はレジスタ１４２の内容だけクロ
ック毎に増加する。以上のように、第１７図の構成で第
１６図に示したＣＲＴ画面上での矩形合成をすることが
できる。

第１８図は、ＣＲＴコントローラの機能を示した図で任
意の自由形状の画像をＣＲＴ上で合成出力することを可
能にしたものである。第１８図において、３０６はマス
ク形状記憶であり、第１８図の例の場合、画像領域１３
３に対応してマスク領域１６２が、画像領域１３２に対
応してマスク領域１６１が定義され、マスク領域１６１
にはハート形のマスクが書き込まれている。この時、第
１８図１０のＣＲＴに示すように画像領域１３２がハー
ト形に切りぬかれて画像領域１３３の上に重畳されて表
示される。

このような処理を行うＣＲＴコントローラ９は、画像メ
モリ５の読み出しに先立ってマスク形状記憶３０６を先
読みすることによって実現する。たとえば本実施例では
垂直アドレス方向に１だけ先のラインを読み出し、マス
クの制御を行う。第１８図のＣＲＴＩＯで垂直アドレス
ｙに表示すべきマスク画像データが領域１３３では先頭
よりｙｏ、領域１３２では先頭よりｙｌだけ進んだマス
クぐあるときマスク形状記ｔα３０６上でのマスク領域
１６２はラインｙ。

＋１を、領域１６１はラインｙ１＋１をそれぞれ読み出
して、次のＣＲＴＩＯの垂直アドレスｙ＋１にそなえる
ことを可能にしている。第１９図はＣＲＴコントローラ
の実施例である。第１９図は、第１７図の１対の水平・
垂直モジュールに対応している。第１９図において、１
６１．１６２，１６７．１６８はディスプレイアドレス
を保持するレジスタで先の実施例と同様、このレジスタ
の指定するディスプレイ上の矩形の領域が、このモジュ
ールによって制御される。１７３は２マスク分のマスク
を保持できる２ラインマスクデータバツフアであり、本
実施例の特徴となるものである。ｌ垂直７１９７分だけ
先読みされたマスクデータはカウンタ１７４によりアド
レスされ、論理回路１７６に入力される。論理回路１７
６は図示しないカウンタによって生成されたディスプレ
イ上のアドレスＸｏ、Ｙｏが当モジュールが扱うべき矩
形領域内に含まれており、かつマスクデータがＯＮであ
ることによって真の出力を行う。この信号は論理回路１
７７に入力され、当モジュールよりも優先度の高いモジ
ュールからの信号ＰＲＩ　ＯＲが真であるとき、メモリ
アドレスＸＤＡＴ、ＹＤＡＴを出力するようにデータア
ドレスバッファ１７９，１７８を駆動する。マスクデー
タＭＳＫＤＴは表示すべきデータの転送中もマスクデー
タバッファ１７３に読み込みを続けている。用いられる
マスクデータはマスク形状記憶３０６から読み込まれる
が表示データアドレスより先行して読み出す必要がある
ので、データアドレスレジスタ１６６．１７２より１タ
イミング先行したアドレスを保持するマスクアドレスレ
ジスタ１６５．１７１から出力される。このとき、モジ
ュールの個数が複数個であるときはマスク読み込みが異
なったモジュールから同時になされる場合があり得るが
ＥＮＭＳＫ信号により時分割してマスクアドレスへスの
使用許可を与えて衝突を防いでいる。

以上のように本実施例によれば、任意形状の画像を高速
、高精細にディスプレイ上で重畳表示することが可能で
ある０本実施例によるＣＲＴコントローラ画像データそ
のものは書き換えをせずに重畳ができるので、持ち時間
もなく処理が可能であることが特徴である。

次に画（り゛編集の機能及び操作について述べる。

第−表は本装置に於ける各種画像編集機能を示す。

第２０図は編集操作の概略のフローである。

今複数枚の画像を編集合成する事を想定する。

画像入力処理２００はまずこの複数枚の画像を読み取り
画像ファイル用のメモリーへしまう操作及び処理を意味
する。この時、ファイル容量を少くするため前述の圧縮
データを用いる。その後部品処理を行うか、レイアウト
処理を行うかを２０４に於て選択する。部品処理２０１
とは１枚の画像の内の修正・変換等の処理を行う第　　
−表 もので第−表のＡの項目が概当する。レイアウト処理２
０２は出来上った部品としての複数の画像データのレイ
アウトを決める処理で画像の回転、変倍、移動等の処理
を行うアフィン変換と、合成処理を行う。第−表のＢの
項目に相当する。

ここで部品処理は画像データを直接変換する事が必要で
あるが、レイアウト処理はレイアウトパラメータ情報（
例えば変倍率、回転角移動後の位置等）を記憶しておく
だけでよい。従ってレイアウト処理は画像データを間引
いてディスプレイへ表示してパラメータを抽出すればよ
い。

かかる処理が終了した段階で、次に実画像データ２０３
を行う。これは出来上った部品データをレイアウト争パ
ラメータの下でイメージｅメモリ上へ合成編集していく
。かかる処理が終了後イメージ・メモリのデータをプリ
ンターへ転送しプリンター出力２０６を行う。

第２１図は画像入力処理２００を詳しく説明したもので
、まず、リーグで原稿読み取り２０７を行い、データを
前述の圧縮器で圧縮した後（２０８）、　ファイルとし
て例えばハードやディスク等へ登録する。この操作を原
稿がある間繰り返し、読みとる原稿が無くなると終了す
る（２１０）。

第２２図は部品処理の内容を示したもので、まず何を行
うか処理項目の選択２１１を行う。

先ず色修正２１２は画像データをファイル（Ｆｉｌｅ）
からイメージ・メモリへ転送しくイメージメモリがディ
スプレイのビデオ−メモリを兼ねているので即時にディ
スプレイに出力される。）、ディスプレイを見つつ色修
正を行う。かかる操作はイメージ・メモリ内の画像デー
タは変更せずディスプレイ（ＣＲＴ）への出力へ（７）
Ｌｏｏｋ　　ｕｐ　　Ｔａ　ｂ　１　ｅ　　（ＬＵＴ）
の変更にて行われる（２１６）。これでよいと思う画像
になった時のＬＵＴを記憶する（２２０）。

輪郭修正２１３は、同様にＣＲＴへ出力するケーブル上
に空間フィルター演算器を置き実画像データはいじらな
い。そして空間フィルターの情報（例えば周知のラプラ
シアンのカーネル又は係数）等を記憶する（２２１）。

次に切抜きマスク２１４はイメージメモリと並列に置か
れた１ｂｉｔ　　ｐｌａｎｅのマスクメモリの書換えを
行う。これは画像の領域を決めるもので、実画像データ
はいじらない（２１Ｂ）。その他の処理は実データ修正
２１５と呼ばれる処理を行う。これはイメージ・メモリ
上に書かれた実画像データをＣＰＵから直接アクセスし
て書き換えるもので、実画像データに画像データを書き
込んだり消したり、コピーしたりする。

以上の処理が終了したら実データ及びマスク・データを
ファイルとしてハード拳ディスク登録２２２する。

第２３図はレイアウト処理について記したものである。

まずファイルから画像データをイメージ・メモリーへ書
込む（２２３）。この時、前述の如く間引きデータでよ
く複数枚の画像データがイメージメモリ内へとりこまれ
る。かかる複数枚の画像データをＣＲＴコントローラに
より合成変倍（２２５）してディスプレイ上に出力され
る。この時画像の回転はイメージメモリー上の別の領域
ヘアフィン変換器４によりラスターオペレーション（Ｒ
ＯＰ）で書き変えられる（２２４）。一方変倍はＣＲＴ
コントローラでは整数変倍しか出来ないため、同様アフ
ィン変換器４により任意変倍を行う。出力画像領域を制
限するマスクメモリのデータ作成２２６を次に行う。以
上の操作が各画像に対して行われ、レイアウトパラメー
タが抽出される（２２７）。

第２４図は以上の部品データ及びレイアウトパラメタに
基づいて＠終画像データを形成する。このプロセスは全
くの無人化が可能である。まず下に重ねられる画像部品
データから先に処理されていく。１枚目の画像のレイア
ウトパラメター及びマスクデーターがパイプライン用Ａ
ＦＦＩＮＥ変換用のレジスタ、ＬＵＴ及びマスクメモリ
（これはイメージメモリと並列に置かれた１ｂｉｔメモ
リ）等ヘセットされる。

次にファイルから、のデータがこれらパイプライン争プ
ロセサを経てイメージ会メモリへ転送される。その結果
ラスタｍ−オペレーション（ＲＯＦ）により処理される
。

かかる処理が部品データの数の分だけ（ｎｍａＸだけ）
くり返されイメージメモリ上ヘオーバライトされる（２
３０，２３１）。

次にプリンターへの出力について述べる。

編集結果の画像データはイメージメモリ上に作られ、プ
リンター側へ転送される。プリンターの出力方式、例え
ば面順次・線順次・点順次かによりイメージメモリから
の送出状態が異る。かかる変換は第１図の変換器１２で
行われる。それに先立ち、圧縮データを通常の画素デー
タへ復号器６で復号しておく。

プリンター７は通常１台が接続される。しかし複数台の
プリンターを接続することにより、より高速の出力が可
能となり、特に大量の出力を必要とする出版、印刷分野
では有要である。

本イメージ・メモリへの画像データの記憶形態は、濃度
データを圧縮し、再び濃度データへ戻す方式であるため
、複数台のプリンターへつないだ時生じる色相のズレ（
これは個々のプリンターの出来具合により異る）を各々
、ある濃度データから別のある濃度データへ移すＬｏｏ
ｋＵｐ　　Ｔａｂｌｅ（ＬＵＴ）により変換番補正が出
来る。

（これは通常イメージ・メモリが２値化された後の状態
で記憶する方式であれば困難である。）かかるＬＵＴに
よる個別プリンターへの調整機構は変換器１２に含まれ
る。

カラープリンタ７に於てはかかる補正された画像データ
をもとに通常の方法、例えばディザ法等により画像出力
される。

（Ｖ）効果 本発明は以上述べた如く圧縮データを用いた画像編集を
行う事と、高速編集に適したシステムアーキテクチャ−
をとる事により画像編集を高速、高機能に行うことが出
来たものである。

【図面の簡単な説明】

第１図は木実流側のカラー編集処理装置の全体ブロック
図、第２図は符号化データのデータ形式を示す図、第３
図はアフィン変換器のアドレス生成部のブロック図、第
４図はアドレス生成部のタイミングチャートを示す図、
第５図はアドレス生成部のブロック図、第６図はアドレ
ス生成部のタイミングチャート図、第７図、第８図は原
画像と処理画像のアドレス対応を示した図、第９図はア
フィン変換用ラインバッファのブロック図、第１０図は
ブロック回転とブロック内回転の概念図、第１１図はブ
ロック内回転を示した図、第１２図は回転によって符号
が受ける処理を示した図、第１３図は回転のブロック図
、第１４図。 第１６図、第１８図はＣＲＴコントローラの概念図、第
１５図、第１７図、第１９図、はＣＲＴコントローラの
ブロック図、第２０図、第２１図、第２２図、第２３図
、第２４図は編集処理手順を示したフローチャート図で
ある。

Claims (7)

【特許請求の範囲】
1. （１）原画像データを入力する装置と、処理後の画像を
   出力する出力装置とを備え、複数の画像から一つの画像
   を編集加工する画像編集処理装置において、取り扱うカ
   ラー画像データが画素データを複数個集めた符号化デー
   タであり、ランダム・アクセス可能なイメージメモリを
   有することを特徴とする画像編集処理装置。
2. （２）第１項に於て、上記イメージメモリが画像のディ
   スプレイ装置へ出力するためのビデオメモリを兼用する
   ことを特徴とする画像編集処理装置。
3. （３）第１項に於て、画像編集処理は前記符号化データ
   に対して行われることを特徴とする画像編集処理装置。
4. （４）第１項に於て、画像編集処理時、入力ラスターデ
   ータに対して前記イメージメモリ上へランダムアクセス
   で記憶する為のアフィン変換用演算路を有することを特
   徴とする画像編集処理装置。
5. （５）第４項に於て、該アフィン変換に於ける回転演算
   は画素データを複数個集めたブロックで符号化したデー
   タを単位に行う事と該ブロックの内部で行う事とを組合
   せて行うことを特徴とする画像編集処理装置。
6. （６）第１項に於て、該符号化データは輝度信号と２つ
   の色差信号の３つのカラー信号から成ることを特徴とす
   る画像編集処理装置。
7. （７）第１項に於て、前記符号化データはｍ×ｍの画素
   の平均値データ及び回転データを符号内に持つことを特
   徴とする画像編集処理装置。