JPS62143523A - デジタル／アナログ変換装置 - Google Patents
デジタル／アナログ変換装置Info
- Publication number
- JPS62143523A JPS62143523A JP28531285A JP28531285A JPS62143523A JP S62143523 A JPS62143523 A JP S62143523A JP 28531285 A JP28531285 A JP 28531285A JP 28531285 A JP28531285 A JP 28531285A JP S62143523 A JPS62143523 A JP S62143523A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- set value
- clock pulse
- signal
- program timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はマイクロプロセッサを用いたデジタル信号処
理システムにおいて、演算結果をアナログ信号として外
部に出力するデジタル／アナログ信号変換装置にかんす
る。
理システムにおいて、演算結果をアナログ信号として外
部に出力するデジタル／アナログ信号変換装置にかんす
る。
デジタル信号をアナログ信号に変換する方法として、最
もよく用いられてきているラダー抵抗によるＤ／Ａ変換
器を例に従来技術を説明する。 第５図において１は定電圧源、２は抵抗値Ｒまたは２Ｒ
の抵抗ラダーネットワーク、３はアナログスイッチ、４
は演算増幅器である。デジタル信号でアナログスイッチ
を切り替えると演算増幅器の帰還ループを流れる電流が
変化するため出力電圧もそれに応じて変化する。ラダー
抵抗を図のような比にしておけば各スイッチによって流
れる各分岐電流は２倍ずつの比で重みづけられるので２
進数をアナログ量に変換できる。この変換器の長所は設
定時間（デジタル信号を与えてからアナログ信号のレベ
ルが確定するまでの時間）を短くできる（たとえば数マ
イクロ５ｅｃ）ため、出力信号の帯域がかなり広くても
対応できることである。ところで、この変換器の特性に
もっとも強い影響を及ぼすのはラダー抵抗の精度、温度
特性（絶対精度のほか、相対的にバラつきが少ない事が
重要）。 アナログスイッチの性能（導通時の残留抵抗、温度特性
）であり、高精度の個別素子を選別して回路を構成せね
ばならないので、一般には専用ＩＣをもちいることが多
い。このような専用ＩＣは回路定数のバラつきを補正し
て所要の精度を実現するために製造工程でレーザートリ
ミング等の方法で回路定数の微調整を行う場合が多く、
相対的に高価なものにならざるを得ない。しかも数Ｈ２
以下の周波数成分しかない信号を扱う多くの応用分野（
例えば計測分野）では必ずしもこのような短い設定時間
は必要ではなく、簡易、安価に装置を構成出来るデジタ
ル／アナログ変換手段が求められていた。
もよく用いられてきているラダー抵抗によるＤ／Ａ変換
器を例に従来技術を説明する。 第５図において１は定電圧源、２は抵抗値Ｒまたは２Ｒ
の抵抗ラダーネットワーク、３はアナログスイッチ、４
は演算増幅器である。デジタル信号でアナログスイッチ
を切り替えると演算増幅器の帰還ループを流れる電流が
変化するため出力電圧もそれに応じて変化する。ラダー
抵抗を図のような比にしておけば各スイッチによって流
れる各分岐電流は２倍ずつの比で重みづけられるので２
進数をアナログ量に変換できる。この変換器の長所は設
定時間（デジタル信号を与えてからアナログ信号のレベ
ルが確定するまでの時間）を短くできる（たとえば数マ
イクロ５ｅｃ）ため、出力信号の帯域がかなり広くても
対応できることである。ところで、この変換器の特性に
もっとも強い影響を及ぼすのはラダー抵抗の精度、温度
特性（絶対精度のほか、相対的にバラつきが少ない事が
重要）。 アナログスイッチの性能（導通時の残留抵抗、温度特性
）であり、高精度の個別素子を選別して回路を構成せね
ばならないので、一般には専用ＩＣをもちいることが多
い。このような専用ＩＣは回路定数のバラつきを補正し
て所要の精度を実現するために製造工程でレーザートリ
ミング等の方法で回路定数の微調整を行う場合が多く、
相対的に高価なものにならざるを得ない。しかも数Ｈ２
以下の周波数成分しかない信号を扱う多くの応用分野（
例えば計測分野）では必ずしもこのような短い設定時間
は必要ではなく、簡易、安価に装置を構成出来るデジタ
ル／アナログ変換手段が求められていた。
この発明は上述のような従来技術の欠点を補い、取り扱
う信号が比較的低い周波数領域にあるときに有効な安価
で、回路構成要素が少なく容易に構成できるデジタル／
アナログ変換手段を擢供することにある。
う信号が比較的低い周波数領域にあるときに有効な安価
で、回路構成要素が少なく容易に構成できるデジタル／
アナログ変換手段を擢供することにある。
この発明は、クロックパルスと一定周期で割り込み信号
を発生する手段と、デジタル信号が変換されるべきアナ
ログ信号の出力レヘルの設定値に基づいてデジタル信号
をクロックパルス計数設定値に変換し、且つ割り込み信
号によってスタート指令とクロックパルス計数設定値を
出力するマイクロプロセッサ（ＣＰ Ｕ）と、このＣＰ
Ｕが出力するスタート指令をうけるとＣＰ Ｕが出力
するクロックパルス計数設定値を書き込んで起動し、ク
ロックパルスをクロックパルス計数設定値に達するまで
計数して一定周期でデユーティ比（一定周期のうちパル
スが旧ｇｈになっている時間比）が変化するパルス列と
して出力するプログラムタイマーと、このプログラムタ
イマーから出力された一定周期でデユーティ比が変化す
るパルス列を平滑してアナログ信号を出力する低域ろ波
回路とによって、外部付加回路要素の少ないデジタル／
アナログ変換装置を構成したものである。
を発生する手段と、デジタル信号が変換されるべきアナ
ログ信号の出力レヘルの設定値に基づいてデジタル信号
をクロックパルス計数設定値に変換し、且つ割り込み信
号によってスタート指令とクロックパルス計数設定値を
出力するマイクロプロセッサ（ＣＰ Ｕ）と、このＣＰ
Ｕが出力するスタート指令をうけるとＣＰ Ｕが出力
するクロックパルス計数設定値を書き込んで起動し、ク
ロックパルスをクロックパルス計数設定値に達するまで
計数して一定周期でデユーティ比（一定周期のうちパル
スが旧ｇｈになっている時間比）が変化するパルス列と
して出力するプログラムタイマーと、このプログラムタ
イマーから出力された一定周期でデユーティ比が変化す
るパルス列を平滑してアナログ信号を出力する低域ろ波
回路とによって、外部付加回路要素の少ないデジタル／
アナログ変換装置を構成したものである。
次に図を参照して本発明の詳細な説明する。
第１図は本発明の実施例を示すブロック図であり、通常
のデジタルシステムの構成要素に低域ろ波回路２８を付
加した構成となっている。同図において２１はシステム
クロック発生器、２２はシステムクロック発生回路２１
の発生するクロックを適当な回数分周して後述のプログ
ラムタイマーへクロックパルス３１とＣＰＵへ一定周期
で割り込み信号３０をそれぞれ出力するための分周回路
である。ＣＰＵ２３は装置全体の制御およびデジタル信
号を所定のアナログ信号に変換するために必要な後述の
演算を実行する。ＩＮＴは外部割り込み端子であり、前
述の分周回路２２よりの割り込み信号３０により、一定
の周期で割り込みサービスプログラムが起動される。２
４はプログラムタイマーであり前述の分周回路２２より
のクロックパルスを順次カウントアツプしてゆく。この
プログラムタイマー２４はＣＰＵ２３によりプログラム
可能であり、ＣＰＵ２３からのスタート指令によりクロ
ックパルス計数設定値を書き込んでスタートし、クロッ
クパルスを計数した結果がこのクロックパルス計数設定
値に達すると外部に信号を出力する。２８は前述のタイ
マー２４の出力信号であるパルスを平滑してアナログ信
号を作るための低減ろ波回路である。２５はシステムバ
スであり、アドレスバス、データバス、コントロール信
号を一括して記述したものである。このバスを介してプ
ログラムタイマー２４、ＲＡＭ２６、ＲＯＭ２７が接続
されているが、図に示した以外にもシステムの要求に応
じて種々のペリフェラルを接続できるのは熱論である。 第２図を参照してＤ／Ａ変換が実行される様子を説明す
る。同図において３０は前述の分周回路２２より発生す
る割り込み信号であり一定の周期Ｔを持つ。３２はプロ
グラムタイマー２４の出力であり、ＣＰＵ２３が割り込
みサービスにはいるとクロックパルス計数設定値を書き
込んでスタートするとともに出力はＨＩＧＨになり、プ
ログラムタイマーがクロックパルスをカウントしてゆき
クロックパルス計数設定値に一致すると出力がＬＯＷに
なる。 したがって第２図のＴｈはこのクロックパルス計数設定
値によって変わるものであり、プログラムにより任意に
設定できる。Ｔは割り込み周期で、システム設計によっ
て決まる定数であり、パルスの波高値■。もシステム定
数である。第２図に示した３２のようなパルス列は一般
に直流成分と交流成分の和として表現することができ、
ある瞬間でのデユーティ比をＴｈ／Ｔとすると Ｖ （ｔ） ＝ （直流成分）＋（交流成分）−０□ｈ
／Ｔ） （−Σ。ｎ−５ｉｎ（。ｔａ □ ＋Ｂｎ、ｃ
ｏｓ（。。。、Ａｎ、ＢｎＨ各周波周波数成分率 ω ；交流成分の各周波数 ｎ＝１．２，３．・・・・ と表現できる。このパレス列を低域ろ波回路を通し、交
流成分を除去することによって直流成分のみを通過させ
ると出力信号はそのときのパルス列のデユーティ比、す
なわちＴｈ／Ｔに比例する。 第３図はデユーティ比が変化する様子、およびそのとき
の出力信号の変化を模式的に示したもので、信号の変化
率は実際あるべきものよりも誇張して大きく示されてい
る。３２のようなデユーティ比の変わるパルス列を低域
ろ波回路を通すことにより３４のようなアナログ信号か
えられる。実際は完全に交流成分を除去することは出来
ないので、出力に交流成分がリップルとして重畳するが
、低域ろ波回路の遮断周波数およびパルス周期Ｔの設定
で実用上差支えない程度にリップルを押さえることは容
易である。 次にＣＰＵでどのようなプログラム処理を行えばよいか
を説明する。上記の説明で明らかなようにもしプログラ
ムタイマーの時間設定をＴにすれば出力はＶ。になる。 したがって所望のアナログ出力電圧を■とすれば Ｔｈ／Ｔ＝Ｖ／Ｖ。 なる関係が成り立つことから Ｔｈ＝Ｔ・（Ｖ／Ｖ。） を計算することによってデジタル信号に対応するＣＰＵ
の内部変数をクロックパルス計数設定値Ｔｈにスケール
変換し、これをプログラムタイマー２４に書き込めばよ
い。このさい上記のスケール変換をメインプログラムで
実行して結果をＲＡＭ２６に保存しておき、前述の一定
周期で行われる割り込みサービスを行う際に、プログラ
ムタイマー２４にクロックパルス計数設定値Ｔｈを書き
込むのが効率がよい。この場合の割り込みサービスでの
処理内容の例を第４図に示した。 また以上の説明ではプログラムタイマーとＣＰＵは別の
ＩＣとして説明してきたが、プログラムタイマー、メモ
リ等の機能を内蔵したワンチップＣＰＵを使用しても同
様の方法で演算可能であり、回路構成をさらに簡単にす
ることができる。
のデジタルシステムの構成要素に低域ろ波回路２８を付
加した構成となっている。同図において２１はシステム
クロック発生器、２２はシステムクロック発生回路２１
の発生するクロックを適当な回数分周して後述のプログ
ラムタイマーへクロックパルス３１とＣＰＵへ一定周期
で割り込み信号３０をそれぞれ出力するための分周回路
である。ＣＰＵ２３は装置全体の制御およびデジタル信
号を所定のアナログ信号に変換するために必要な後述の
演算を実行する。ＩＮＴは外部割り込み端子であり、前
述の分周回路２２よりの割り込み信号３０により、一定
の周期で割り込みサービスプログラムが起動される。２
４はプログラムタイマーであり前述の分周回路２２より
のクロックパルスを順次カウントアツプしてゆく。この
プログラムタイマー２４はＣＰＵ２３によりプログラム
可能であり、ＣＰＵ２３からのスタート指令によりクロ
ックパルス計数設定値を書き込んでスタートし、クロッ
クパルスを計数した結果がこのクロックパルス計数設定
値に達すると外部に信号を出力する。２８は前述のタイ
マー２４の出力信号であるパルスを平滑してアナログ信
号を作るための低減ろ波回路である。２５はシステムバ
スであり、アドレスバス、データバス、コントロール信
号を一括して記述したものである。このバスを介してプ
ログラムタイマー２４、ＲＡＭ２６、ＲＯＭ２７が接続
されているが、図に示した以外にもシステムの要求に応
じて種々のペリフェラルを接続できるのは熱論である。 第２図を参照してＤ／Ａ変換が実行される様子を説明す
る。同図において３０は前述の分周回路２２より発生す
る割り込み信号であり一定の周期Ｔを持つ。３２はプロ
グラムタイマー２４の出力であり、ＣＰＵ２３が割り込
みサービスにはいるとクロックパルス計数設定値を書き
込んでスタートするとともに出力はＨＩＧＨになり、プ
ログラムタイマーがクロックパルスをカウントしてゆき
クロックパルス計数設定値に一致すると出力がＬＯＷに
なる。 したがって第２図のＴｈはこのクロックパルス計数設定
値によって変わるものであり、プログラムにより任意に
設定できる。Ｔは割り込み周期で、システム設計によっ
て決まる定数であり、パルスの波高値■。もシステム定
数である。第２図に示した３２のようなパルス列は一般
に直流成分と交流成分の和として表現することができ、
ある瞬間でのデユーティ比をＴｈ／Ｔとすると Ｖ （ｔ） ＝ （直流成分）＋（交流成分）−０□ｈ
／Ｔ） （−Σ。ｎ−５ｉｎ（。ｔａ □ ＋Ｂｎ、ｃ
ｏｓ（。。。、Ａｎ、ＢｎＨ各周波周波数成分率 ω ；交流成分の各周波数 ｎ＝１．２，３．・・・・ と表現できる。このパレス列を低域ろ波回路を通し、交
流成分を除去することによって直流成分のみを通過させ
ると出力信号はそのときのパルス列のデユーティ比、す
なわちＴｈ／Ｔに比例する。 第３図はデユーティ比が変化する様子、およびそのとき
の出力信号の変化を模式的に示したもので、信号の変化
率は実際あるべきものよりも誇張して大きく示されてい
る。３２のようなデユーティ比の変わるパルス列を低域
ろ波回路を通すことにより３４のようなアナログ信号か
えられる。実際は完全に交流成分を除去することは出来
ないので、出力に交流成分がリップルとして重畳するが
、低域ろ波回路の遮断周波数およびパルス周期Ｔの設定
で実用上差支えない程度にリップルを押さえることは容
易である。 次にＣＰＵでどのようなプログラム処理を行えばよいか
を説明する。上記の説明で明らかなようにもしプログラ
ムタイマーの時間設定をＴにすれば出力はＶ。になる。 したがって所望のアナログ出力電圧を■とすれば Ｔｈ／Ｔ＝Ｖ／Ｖ。 なる関係が成り立つことから Ｔｈ＝Ｔ・（Ｖ／Ｖ。） を計算することによってデジタル信号に対応するＣＰＵ
の内部変数をクロックパルス計数設定値Ｔｈにスケール
変換し、これをプログラムタイマー２４に書き込めばよ
い。このさい上記のスケール変換をメインプログラムで
実行して結果をＲＡＭ２６に保存しておき、前述の一定
周期で行われる割り込みサービスを行う際に、プログラ
ムタイマー２４にクロックパルス計数設定値Ｔｈを書き
込むのが効率がよい。この場合の割り込みサービスでの
処理内容の例を第４図に示した。 また以上の説明ではプログラムタイマーとＣＰＵは別の
ＩＣとして説明してきたが、プログラムタイマー、メモ
リ等の機能を内蔵したワンチップＣＰＵを使用しても同
様の方法で演算可能であり、回路構成をさらに簡単にす
ることができる。
この発明によればＣＰＵへの一定周期の割り込み信号に
より同期をとった一定周期のパルス列のデユーティ比を
デジタル信号が変換されるべきアナログ信号の出力レベ
ルの設定値に基づいて、ＣＰＵにおいて主プログラムで
計算して求め、プログラムタイマーによって作られたデ
ユーティ比の変化するパルス列を低域ろ波回路で平滑し
てアナログ信号としてとりだすようになしたことにより
通常のデジタルシステムの構成要素以外に必要なアナロ
グ回路構成要素としては低域ろ波回路のみでよい極めて
単純なデジタル／アナログ信号変換装置を実現できる。 また、ソフトウェアの負担増も従来Ｄ／Ａ変換器の操作
に比較してプログラムタイマーをコントロールするため
の割り込み処理だけですむ利点がある。
より同期をとった一定周期のパルス列のデユーティ比を
デジタル信号が変換されるべきアナログ信号の出力レベ
ルの設定値に基づいて、ＣＰＵにおいて主プログラムで
計算して求め、プログラムタイマーによって作られたデ
ユーティ比の変化するパルス列を低域ろ波回路で平滑し
てアナログ信号としてとりだすようになしたことにより
通常のデジタルシステムの構成要素以外に必要なアナロ
グ回路構成要素としては低域ろ波回路のみでよい極めて
単純なデジタル／アナログ信号変換装置を実現できる。 また、ソフトウェアの負担増も従来Ｄ／Ａ変換器の操作
に比較してプログラムタイマーをコントロールするため
の割り込み処理だけですむ利点がある。
第１図は本発明のデジタル／アナログ変換装置を示すブ
ロック図、第２図は一定周期の割り込み要求とプログラ
ムタイマー出力の関係をしめず概略図、第３図はプログ
ラムタイマー出力を低域ろ波回路で平滑したようすを模
式的に示す概略図、第４図は定周期割り込み信号で起動
されるサービスルーチンでの処理を示す流れ図、第５図
は従来用いられているＤ／Ａ変換器の例を示す回路図で
ある。 ２２−−ｍ−分周回路、２３−・ＣＰ Ｕ、 ２４−−
−プログラムタイマー、２８−・・低域ろ波回路、３０
−・割り込み信号、３１−・−クロックパルス、３２−
デユーティ比の異なるパルス列、３４− アナロ
グ信号。 昶鵡理ｒ山口 １ ｉｌ 囚 第４ 第５ コ 図
ロック図、第２図は一定周期の割り込み要求とプログラ
ムタイマー出力の関係をしめず概略図、第３図はプログ
ラムタイマー出力を低域ろ波回路で平滑したようすを模
式的に示す概略図、第４図は定周期割り込み信号で起動
されるサービスルーチンでの処理を示す流れ図、第５図
は従来用いられているＤ／Ａ変換器の例を示す回路図で
ある。 ２２−−ｍ−分周回路、２３−・ＣＰ Ｕ、 ２４−−
−プログラムタイマー、２８−・・低域ろ波回路、３０
−・割り込み信号、３１−・−クロックパルス、３２−
デユーティ比の異なるパルス列、３４− アナロ
グ信号。 昶鵡理ｒ山口 １ ｉｌ 囚 第４ 第５ コ 図
Claims (1)
- クロックパルスと一定周期で割り込み信号とを発生する
手段と、デジタル信号が変換されるべきアナログ信号の
出力レベルの設定値に基づいて前記デジタル信号をクロ
ックパルス計数設定値に変換し、且つ前記割り込み信号
によりスタート指令と前記クロックパルス計数設定値と
を出力するＣＰＵと、該ＣＰＵからの前記スタート指令
により前記クロックパルス計数設定値を書き込んで起動
し、前記クロックパルスを前記クロックパルス計数設定
値に達するまで計数して一定周期でデューティ比が変化
するパルス列を出力するプログラムタイマーと、該プロ
グラムタイマーから出力された前記一定周期でデューテ
ィ比が変化するパルス列を平滑してアナログ信号を出力
する低域ろ波回路とを備えたことを特徴とするデジタル
／アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28531285A JPS62143523A (ja) | 1985-12-18 | 1985-12-18 | デジタル／アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28531285A JPS62143523A (ja) | 1985-12-18 | 1985-12-18 | デジタル／アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143523A true JPS62143523A (ja) | 1987-06-26 |
Family
ID=17689897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28531285A Pending JPS62143523A (ja) | 1985-12-18 | 1985-12-18 | デジタル／アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143523A (ja) |
-
1985
- 1985-12-18 JP JP28531285A patent/JPS62143523A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| EP0473877B1 (en) | Sampling type measuring device | |
| WO2003032494A2 (en) | Frequency locked loop with digital oversampling feedback control and filter | |
| US4556842A (en) | Tracking filter for sensing DC content in an AC waveform | |
| US6285310B1 (en) | Integrating analog/digital converter | |
| US5353025A (en) | Methods and apparatus for digitally encoding repetitive analog waveforms | |
| JP3171026B2 (ja) | 周波数スペクトル分析装置 | |
| JPH10239395A (ja) | 半導体試験装置 | |
| JPS646412B2 (ja) | ||
| SU1647446A1 (ru) | Устройство изменени фазового сдвига | |
| JP3052571B2 (ja) | 電磁流量計におけるタイミングパルス発生回路 | |
| JP3314843B2 (ja) | 交流測定装置 | |
| JP3079808B2 (ja) | 位相比較装置 | |
| EP0101060A2 (en) | Scaled analog to digital converter | |
| KR100190699B1 (ko) | 게이트 신호 자동조정 기능을 구비하는 주파수 카운터 | |
| JPS635619A (ja) | プロセス制御装置用のａ／ｄ変換器 | |
| JPH053946Y2 (ja) | ||
| JP2822891B2 (ja) | 自動調整フィルタ回路 | |
| SU1182414A1 (ru) | Устройство дл выделени посто нной составл ющей переменного напр жени | |
| SU1003331A1 (ru) | Аналого-цифровой преобразователь | |
| JP2002344317A (ja) | 信号変換回路 | |
| JPS5839973A (ja) | 放射線計測器 | |
| JPH0519330B2 (ja) | ||
| JPH07307669A (ja) | Ａ／ｄ変換装置 | |
| JPS6322265B2 (ja) |