JPS62144331A - Etching method - Google Patents

Etching method

Info

Publication number
JPS62144331A
JPS62144331A JP28525685A JP28525685A JPS62144331A JP S62144331 A JPS62144331 A JP S62144331A JP 28525685 A JP28525685 A JP 28525685A JP 28525685 A JP28525685 A JP 28525685A JP S62144331 A JPS62144331 A JP S62144331A
Authority
JP
Japan
Prior art keywords
mask layer
etched
etching
shape
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28525685A
Other languages
Japanese (ja)
Inventor
Junichi Sato
淳一 佐藤
Hiroki Hoseki
保積 宏紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28525685A priority Critical patent/JPS62144331A/en
Publication of JPS62144331A publication Critical patent/JPS62144331A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To etch a mask layer with excellent controllability, maintaining the size of an opening section in the mask layer as it is while improving the capacity of fine processing by forming the mask layer deformed by heat and thermally treating the mask layer at a temperature where only the surface is deformed. CONSTITUTION:A device in which a mask layer 2 with an opening section 3 is shaped onto a body to be etched 1 is thermally treated at a temperature where only the surface of the mask layer 2 is deformed, only the surface is brought to a temperature higher than a glass transition point, and the shape of the opening section 3 in the mask layer 2 is formed to a shape having a section 3a gradually narrowed from the exposed surface 1a of the body to be etched 1 through heat treatment. The form of the opening section 3 is controlled to a shape that the mask layer 2 is projected gradually from the size l3 of the exposed section 1a of the body to be etched 1. When the size l3 of the exposed section 1a takes a small value, a shape proper to etching is acquired.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路等の製造工程に用いられるエ
ツチング方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an etching method used in the manufacturing process of semiconductor integrated circuits and the like.

〔発明の概要〕[Summary of the invention]

本発明は、半導体基板、電極パターン、配線パターン等
を微細に加工するためのエツチング方法において、熱に
より変形するマスク層を当該マスク層の開口部が狭くな
る部分を有するような形状に熱処理によって表面のみ変
形させて形成し更に異方性エツチングすることにより、
テーパを有する微細加工を実現するものである。
The present invention is an etching method for finely processing a semiconductor substrate, an electrode pattern, a wiring pattern, etc., in which the surface of a mask layer that is deformed by heat is heat-treated to have a shape that has a narrow opening in the mask layer. By deforming only and forming it and then anisotropically etching it,
This realizes microfabrication with a taper.

〔従来の技術〕[Conventional technology]

半導体集積回路の製造技術においては、デバイスの微細
化傾向に対応するため、微細なエツチング方法の研究開
発が進められている。
In the manufacturing technology of semiconductor integrated circuits, research and development of fine etching methods is progressing in order to respond to the trend toward miniaturization of devices.

例えば、半導体基板に形成した不純物領域と配線層との
接続や、多層構造の配線層相互の接続では、エツチング
により層間絶縁膜等に開口部を形成して上記接続が行わ
れており、デバイスの微細化、多層構造化の(頃向から
、エツチング加工技術についての高精度化の要求は、大
きくなってきている。
For example, in connection between an impurity region formed on a semiconductor substrate and a wiring layer, or in connection between wiring layers in a multilayer structure, openings are formed in an interlayer insulating film etc. by etching. The demand for higher precision in etching processing technology has been increasing since the trend toward miniaturization and multilayer structures.

ところで、半導体集積回路のパターンルールは、1.5
μm、1.2μm、1.0μmさらにはサブミクロンへ
と進められており、エツチング物程は、主に所謂RIE
法(反応性イオンエツチング法)によって行われている
。そして、このRIEによるエツチングは、異方性エツ
チングであるため、開口部には略垂直の段差が形成され
ることになり、開口部の段差に配線層を形成した場合の
被覆性の問題や段切れ等の問題が生じることになる。
By the way, the pattern rule for semiconductor integrated circuits is 1.5.
Etching is progressing to micrometers, 1.2μm, 1.0μm, and even submicrometers, and the etching process is mainly done by so-called RIE.
(reactive ion etching method). Since this RIE etching is anisotropic etching, a substantially vertical step is formed in the opening, which may cause problems in coverage when a wiring layer is formed on the step in the opening. Problems such as cutting will occur.

そこで、このような開口部の段差を緩和して、ステップ
カバレッジの改善を図る技術が注目されており、このよ
うな段差の緩和を行う方法として、フォトレジスト等の
マスク層のおよそ200℃以上の高温のヘークによって
、段差をなだらかなものとし、選択比の小さいエツチン
グによりエッチハックする方法や、不純物を導入した酸
化膜に熱処理を加えて、所望の段差緩和を図る方法や、
サイドウオールを用いたり、或いはPSG、As5G等
のりフロー膜を使用する方法等が知られてい〔発明が解
決しようとする問題点〕 例えば、フォトレジスト等のマスク層の高温ヘークによ
って、段差をなだらかなものとし、選択比の小さいエツ
チングによりエッチバックする方法では、第3図に示す
ように、マスク層31を高温にヘークすることによって
、被エツチング物32上に段差のなだらかな形状が得ら
れることになる。
Therefore, a technology that aims to improve step coverage by alleviating such a step difference in the opening is attracting attention.As a method for alleviating such a step difference, a mask layer such as a photoresist is coated at a temperature of approximately 200°C or higher. There is a method of smoothing out the step difference using a high-temperature hake and etch-hacking it by etching with a low selectivity ratio, a method of applying heat treatment to the oxide film into which impurities are introduced, and attempting to reduce the desired step difference.
Methods such as using side walls or using adhesive flow films such as PSG and As5G are known. [Problem to be solved by the invention] In the method of etchback using etching with a small selectivity, as shown in FIG. 3, by heating the mask layer 31 to a high temperature, a shape with gentle steps can be obtained on the object to be etched 32. Become.

しかしながら、なだらかな段差31aを有するマスクr
iW31をエッチバックしていった場合には、第3図中
、2点鎖線で示すような形状33が得られることになり
、結局、その開口部の大きさI22が、上記段差31a
の形状に依存して、当初のマスク層31の開口部の大き
さilに比較して大きくなる傾向がある。このように開
口部の大きさ12が大きく形成された場合には、それだ
け寸法が大きくなり、微細化に通さず、また、寸法精度
の維持も容易でない。
However, the mask r having a gentle step 31a
When iW31 is etched back, a shape 33 as shown by the two-dot chain line in FIG.
The opening size il of the mask layer 31 tends to be larger than the original size il depending on the shape of the mask layer 31 . When the size 12 of the opening portion is formed to be large in this way, the size increases accordingly, making it difficult to achieve miniaturization and making it difficult to maintain dimensional accuracy.

このような問題は、他の従来から行われている段差緩和
の方法についても同様であり、また、リフロー膜を用い
る方法では、材料が限定される等の問題も生じている。
These problems are similar to other conventional methods of reducing step differences, and methods using reflow films also have problems such as limitations on materials.

このように、従来のエツチング方法は、デバイスの微細
化傾向に対して、主に寸法の制御性の限界から対応しき
れない状態となってきている。
As described above, conventional etching methods are unable to cope with the trend toward miniaturization of devices, mainly due to limitations in dimensional controllability.

そこで、本発明は上述の問題点に鑑み、デバイスの微細
化に対応し、その寸法精度の優れたテーパを有する微細
加工を実現するエツチング方法の提供を目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to provide an etching method that is compatible with the miniaturization of devices and realizes microfabrication with a taper with excellent dimensional accuracy.

c問題点を解決するための手段〕 本発明は、被エツチング物上に略垂直な開口部を有し、
且つ熱により変形するマスク層を形成する工程と、上記
マスク層の表面のみが変形する温度で熱処理を行って、
該熱処理により上記マスク層開口部の形状を被エツチン
グ物露出面から次第に狭くなる部分を有するようにする
工程と、上記マスク層を用いて異方性エツチングを行い
被エツチング物にテーバをつけて溝を形成する工程とか
らなるエツチング方法により前述の問題点を解決する。
Means for Solving Problem c] The present invention has a substantially perpendicular opening on the object to be etched,
and a step of forming a mask layer that deforms due to heat, and performing heat treatment at a temperature that only the surface of the mask layer deforms,
The step of changing the shape of the opening of the mask layer by the heat treatment to have a portion that gradually becomes narrower from the exposed surface of the object to be etched, and performing anisotropic etching using the mask layer to form a groove by tapering the object to be etched. The above-mentioned problems are solved by an etching method comprising a step of forming a .

〔作用〕[Effect]

本件発明者らは、前述の問題点を解決せんと鋭意研究の
末、マスク層の表面のみを熱変形させることにより、エ
ツチングに好適な形状が得られることを認識するに至り
、本発明を案出したものである。
After intensive research to solve the above-mentioned problems, the inventors of the present invention realized that a shape suitable for etching can be obtained by thermally deforming only the surface of the mask layer, and devised the present invention. This is what was put out.

即ち、熱により変形するマスク層を形成し、表面のみが
変形する温度で熱処理を行って、該表面のみをマスク層
のガラス転移点以上の温度にし、マスク層の関口部の形
状を、被エツチング物露出面から次第に狭くなる部分を
有するようにする。
That is, a mask layer that is deformed by heat is formed, and heat treatment is performed at a temperature at which only the surface is deformed, so that only the surface is heated to a temperature higher than the glass transition point of the mask layer, and the shape of the entrance part of the mask layer is changed to the shape of the mask layer to be etched. It should have a portion that gradually becomes narrower from the surface where the object is exposed.

このとき表面のみ熱変形するため、マスク層を形成する
材料の過剰な流れは防止され、従って、マスク層開口部
の寸法はそのまま維持されて、制御性良くエツチングす
ることが可能となり、微細加工能力が向上することにな
る。
At this time, since only the surface is thermally deformed, excessive flow of the material forming the mask layer is prevented, and the dimensions of the openings in the mask layer are maintained as they are, making it possible to perform etching with good controllability and to improve microfabrication capabilities. will improve.

また、被エツチング物露出面から次第に狭くなる部分を
有するようにマスク層開口部の形状を制御できるため、
該狭くなる部分が、開口部に入射する異方性エツチング
のイオンを選択的に阻止し、このため所望のテーバを有
する溝を容易に形成することができる。
In addition, the shape of the mask layer opening can be controlled so that it has a portion that gradually becomes narrower from the exposed surface of the object to be etched.
The narrowed portion selectively blocks ions of anisotropic etching incident on the opening, and therefore a groove having a desired taper can be easily formed.

尚、被エツチング物露出面から次第に狭くなる部分を有
する開口部の形状が得られる理由は、未だ明確ではない
。しかし、このような形状が得られる理由としては、マ
スク層の流動性が隣接するパターン同士で相互作用する
ことや下地である被エツチング物との濡れ性も関与する
ものと推測される。
It is not yet clear why the opening has a shape that gradually becomes narrower from the exposed surface of the object to be etched. However, the reason why such a shape is obtained is presumed to be due to the fluidity of the mask layer, the interaction between adjacent patterns, and the wettability with the underlying object to be etched.

〔実施例〕〔Example〕

本発明の好適な実施例を図面を参照しながら説明する。 Preferred embodiments of the present invention will be described with reference to the drawings.

本実施例は、半導体集積回路等の半導体装置を製造する
場合等に用いるエツチング方法であり、特に、開口部等
の形成などの微細な加工を実現するものである。以下、
本実施例を工程に従って説明する。
This embodiment is an etching method used in manufacturing semiconductor devices such as semiconductor integrated circuits, and is particularly used to realize fine processing such as forming openings and the like. below,
This embodiment will be explained step by step.

(a)第1図aに示すように、被エツチング物1の上に
、通常のフォトリソグラフィ技術を用いてマスク層2を
形成し、底部の被エツチング物1の露出部1aの大きさ
13で側壁が被エツチング物1の主面に対して略垂直な
開口部3を形成する。
(a) As shown in FIG. 1a, a mask layer 2 is formed on the object to be etched 1 using a normal photolithography technique, and the size 13 of the exposed portion 1a of the object to be etched 1 at the bottom is formed. An opening 3 whose side wall is substantially perpendicular to the main surface of the object 1 to be etched is formed.

ここで被エツチング物1は、例えばシリコン基板等の半
導体基板やGaAs等の化合物半導体基板、或いは、こ
れらの基板上に形成された酸化シリコン層や窒化シリコ
ン層の絶縁膜、眉間絶縁膜及び金属若しくは半導体配線
層等である。
Here, the object to be etched 1 is, for example, a semiconductor substrate such as a silicon substrate, a compound semiconductor substrate such as GaAs, or an insulating film such as a silicon oxide layer or a silicon nitride layer formed on these substrates, an insulating film between the eyebrows, or a metal or This is a semiconductor wiring layer, etc.

上記マスクI’ii2は、フォトレジスト等であって、
例えば0FPR800(、東京応化工業株式会社製、商
品名)等のレジスト材料である。また、これに限定され
ず、比較的低い温度、例えば130〜150℃程度で、
熱処理によって表面のみガラス転移して、熱変形するよ
うなマスクjti2であれば良い。
The mask I'ii2 is a photoresist or the like,
For example, it is a resist material such as 0FPR800 (manufactured by Tokyo Ohka Kogyo Co., Ltd., trade name). In addition, without being limited to this, at a relatively low temperature, for example, about 130 to 150°C,
Any mask jti2 may be used as long as only the surface undergoes glass transition and is thermally deformed by heat treatment.

(b)第1図すに示すように、被エツチング物1上に開
口部3を有するマスク層2を形成したものに、上記マス
クFt2の表面のみが変形する温度で熱処理を行って、
当該表面のみをガラス転移点以上の温度にし、該熱処理
により上記マスク層2開口部3の形状を被エツチング物
1の露出面1aから次第に狭くなる部分3aを有するよ
うな形状にする。
(b) As shown in FIG. 1, a mask layer 2 having openings 3 is formed on an object to be etched 1, and heat treatment is performed at a temperature at which only the surface of the mask Ft2 is deformed.
Only the surface is brought to a temperature above the glass transition point, and by this heat treatment, the shape of the opening 3 of the mask layer 2 is shaped to have a portion 3a that gradually becomes narrower from the exposed surface 1a of the object 1 to be etched.

上記熱処理は、例えばホットプレート等を用いることが
でき、上記フォトレジストを用いた場合には、約140
 cの温度で加熱することができる。
The above heat treatment can be performed using, for example, a hot plate, and when the above photoresist is used, approximately 140
It can be heated at a temperature of c.

この熱処理によって、被エツチング物1の露出面1aか
ら次第に狭くなる部分3aを有するような形状にするこ
とができ、上記被エツチング物1の露出部1aの大きさ
13から、ゆるやかに張り出したような形状に開口部3
の形状が制御される。
By this heat treatment, the object to be etched 1 can be formed into a shape having a portion 3a that gradually becomes narrower from the exposed surface 1a, so that the object to be etched 1 has a shape that gently protrudes from the size 13 of the exposed portion 1a of the object to be etched 1. Opening 3 in shape
The shape of is controlled.

そして、例えば最も狭くなる部分の開口幅14と上記被
エツチング物1の露出部1aの大きさρ3とは、上記開
口幅β4の方が小さい値となり、また、開口幅β4と上
記大きさβ3の差が後述するテーバの大きさを左右する
。尚、露出部1aの大きさβ3が小さい値の場合に、本
発明のエツチングに好適な形状が得られるという実験結
果が得られている。
For example, between the opening width 14 at the narrowest portion and the size ρ3 of the exposed portion 1a of the object to be etched 1, the opening width β4 has a smaller value, and the opening width β4 and the size β3 have a smaller value. The difference influences the size of the taber, which will be described later. An experimental result has been obtained that a shape suitable for the etching of the present invention can be obtained when the size β3 of the exposed portion 1a is a small value.

(c)第1図Cに示すように、RIE法(反応性イオン
エツチング法)を用いて、エツチングを行う。このとき
マスク層2を形成する材料と被エツチング物1を形成す
る材料とのエツチング遥度の比を小さくする条件でエツ
チングを行う。例えば、通常のRIE装置を用い、CH
F3に酸素を添加し、0.05m、Torr、1.0〜
1.5kW程度の条件で異方性エツチングを行えば良い
。上記エツチングによって、最初は溝部4のみが上記最
も狭くなる部分の開口幅β4で形成されることになる。
(c) As shown in FIG. 1C, etching is performed using the RIE method (reactive ion etching method). At this time, etching is performed under conditions that reduce the etching depth ratio of the material forming the mask layer 2 and the material forming the object to be etched 1. For example, using a normal RIE device, CH
Add oxygen to F3, 0.05m, Torr, 1.0~
Anisotropic etching may be performed under conditions of approximately 1.5 kW. As a result of the etching, only the groove portion 4 is initially formed with the opening width β4 at the narrowest portion.

そして、エツチングが進み、最も狭くなる部分3aをエ
ツチングによって除去した後、テーバの形成が始まる。
Then, the etching progresses, and after the narrowest portion 3a is removed by etching, the formation of the taper begins.

尚、第1図Cはテーバ形成前時点での溝部4の断面形状
を示している。
Incidentally, FIG. 1C shows the cross-sectional shape of the groove portion 4 before the taper is formed.

上記エツチングの際には、エツチングによる除去の総量
の10%を残すところで、当該エツチングを止めるよう
にしても良い。こればエソチングによる除去の総量の1
0%を残す時点で、既に溝部にテーパは形成されており
、後は選択比の大きい条件でエツチングすることにより
、余分に被エツチング物1をエッチオフすることもなく
、寸法精度7再現性の優れたエツチングを実現し得るか
らである。このような方法によって工・ノチングするの
は、特にシリコン基板上の酸化シリコン膜や窒化シリコ
ン膜を開口する場合に有効である。尚、この場合には、
予め条件出しを行って、レーザー干渉モニター等でモニ
ターしながらエツチングを進めれば良い。
During the etching, the etching may be stopped when 10% of the total amount removed by etching remains. This is 1 of the total amount removed by ethoching.
By the time 0% is left, a taper has already been formed in the groove, and by etching under conditions with a high selectivity, the object to be etched 1 is not etched off excessively, and the dimensional accuracy 7 reproducibility is improved. This is because excellent etching can be achieved. Machining and notching using such a method is particularly effective when opening a silicon oxide film or a silicon nitride film on a silicon substrate. In this case,
It is best to set the conditions in advance and proceed with etching while monitoring with a laser interference monitor or the like.

(d)最も狭くなる部分3aをエツチングによって除去
した後、テーパ5の形成が始まるが、同時に上記マスク
層2の開口部3の後退も始まる。このためエツチングに
よって、第1図dに示すように、マスク層2の開口部3
の上端は、オーバーカットされた伏態となり、テーパ5
を有する溝部4が容易に形成されることになる。上記テ
ーパ5の形状は、上記最も狭くなる部分の開口幅14や
、上記マスクJ”f2の後退量にも依存するが、これら
は条件設定により、容易に制御することができ、従って
、微細な形状の調整が可能となる。
(d) After the narrowest portion 3a is removed by etching, the formation of the taper 5 begins, but at the same time, the opening 3 of the mask layer 2 also begins to retreat. For this purpose, the openings 3 of the mask layer 2 are etched, as shown in FIG. 1d.
The upper end is overcut and has a taper of 5
This means that the groove portion 4 having the shape can be easily formed. The shape of the taper 5 depends on the opening width 14 at the narrowest part and the amount of retraction of the mask J''f2, but these can be easily controlled by setting conditions, and therefore, it is possible to The shape can be adjusted.

以上の工程で得られるテーパ5を有する溝部4は、当該
溝部4の幅14が、上記最も狭くなる部分の開口幅14
と略等しい値となる。従って、本実施例のエツチング方
法を用いることにより、開口部の寸法精度は良好なもの
となり、制御性の良いエツチングが可能であると言うこ
とができる。
The groove portion 4 having the taper 5 obtained through the above steps has a width 14 of the groove portion 4 which is the opening width 14 at the narrowest portion.
The value is approximately equal to . Therefore, it can be said that by using the etching method of this embodiment, the dimensional accuracy of the opening is good and etching can be performed with good controllability.

また、エツチングに際しては、マスク層2の形状を利用
しているため、特に溝部4の開口部が拡がって形成され
るような弊害が除去され、再現性の優れた溝部の形成が
可能となる。
In addition, since the shape of the mask layer 2 is utilized during etching, problems such as the opening of the groove 4 being enlarged are eliminated, and grooves can be formed with excellent reproducibility.

ここで、第2図を参照しながら、実験結果につき説明を
加える。
Here, the experimental results will be explained with reference to FIG.

実験は、マスク層2として上述のフォトレジスト、0F
PR800(東京応化工業株式会社製、商品名)を使用
し、被エツチング物1として酸化シリコン膜を使用して
いる。上述のような条件で熱処理を施し、エツチングし
た結果、第2図に示すようなテーパ5を有する溝部4を
得ることができた。そして、隣接する溝部14との間隔
6iは、従来の方法である段差をなだらかなものとし選
択比の小さいエツチングによりエッチバックする方法等
のエツチング方法によって得られる間隔に比校して微細
なものとなっている。
The experiment was carried out using the above-mentioned photoresist, 0F as mask layer 2.
PR800 (manufactured by Tokyo Ohka Kogyo Co., Ltd., trade name) is used, and a silicon oxide film is used as the object 1 to be etched. As a result of heat treatment and etching under the conditions described above, a groove 4 having a taper 5 as shown in FIG. 2 could be obtained. The spacing 6i between adjacent grooves 14 is finer than the spacing obtained by a conventional etching method, such as a method in which the step is made gentle and etched back by etching with a small selectivity. It has become.

尚、本発明のエツチング方法における表面のみ熱変形さ
せるための温度は、使用するマスク層2の材料に依存す
るものであり、材料固有の値をとり得る。
The temperature for thermally deforming only the surface in the etching method of the present invention depends on the material of the mask layer 2 used, and can take a value specific to the material.

[発明の効果〕 本発明のエツチング方法は、熱により表面のみが変形す
る温度で熱処理を行うため、マスク層を形成する材料の
過剰な流れは防止され、従って、マスク層開口部の寸法
はそのまま維持されて、制御性良くエツチングでき、微
細加工が容易である。
[Effects of the Invention] Since the etching method of the present invention performs heat treatment at a temperature at which only the surface is deformed by heat, excessive flow of the material forming the mask layer is prevented, and therefore the dimensions of the openings in the mask layer remain unchanged. can be etched with good controllability, and microfabrication is easy.

従って、本発明を半導体装置の製造工程に通用すること
により、高集積度のデバイスを容易に製造することが可
能となる。
Therefore, by applying the present invention to the manufacturing process of semiconductor devices, it becomes possible to easily manufacture highly integrated devices.

また、本発明の所定のマスク層開口部の形状を制御でき
るため、所望のテーパを有する溝を容易に形成すること
ができ、しかもこのテーパの形状は、再現性の優れたも
のとなる。従って、本発明を通用することにより、寸法
精度良く配線層を形成することができ、段切れ等の防止
を図ることができる。
Further, since the shape of the predetermined mask layer opening of the present invention can be controlled, a groove having a desired taper can be easily formed, and the shape of the taper has excellent reproducibility. Therefore, by applying the present invention, it is possible to form a wiring layer with high dimensional accuracy, and it is possible to prevent breakage and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a〜第1図dは本発明のエツチング方法を工程順
に説明するための断面図である。 また、第2図は本発明のエツチング方法を用いた実験を
行った結果を説明するための実験例に基づく斜視図であ
り、第3図は従来例による問題点を説明するための断面
図である。 ■・・・被エツチング物 2・・・マスク層 3・・・開口部 4・・・溝部 5・・・テーバ
FIGS. 1a to 1d are cross-sectional views for explaining the etching method of the present invention step by step. Further, FIG. 2 is a perspective view based on an experimental example for explaining the results of an experiment using the etching method of the present invention, and FIG. 3 is a sectional view for explaining problems with the conventional example. be. ■...Object to be etched 2...Mask layer 3...Opening 4...Groove 5...Taber

Claims (1)

【特許請求の範囲】 被エッチング物上に略垂直な開口部を有し、且つ熱によ
り変形するマスク層を形成する工程と、上記マスク層の
表面のみが変形する温度で熱処理を行って、該熱処理に
より上記マスク層開口部の形状を被エッチング物露出面
から次第に狭くなる部分を有するようにする工程と、 上記マスク層を用いて異方性エッチングを行い被エッチ
ング物にテーパをつけて溝を形成する工程とからなるエ
ッチング方法。
[Claims] A process of forming a mask layer having a substantially perpendicular opening on an object to be etched and deformed by heat, and performing heat treatment at a temperature at which only the surface of the mask layer deforms. A step of changing the shape of the opening of the mask layer by heat treatment so that it has a part that gradually becomes narrower from the exposed surface of the object to be etched, and performing anisotropic etching using the mask layer to form a groove in the object to be etched by tapering the object. An etching method consisting of a step of forming.
JP28525685A 1985-12-18 1985-12-18 Etching method Pending JPS62144331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28525685A JPS62144331A (en) 1985-12-18 1985-12-18 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28525685A JPS62144331A (en) 1985-12-18 1985-12-18 Etching method

Publications (1)

Publication Number Publication Date
JPS62144331A true JPS62144331A (en) 1987-06-27

Family

ID=17689141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28525685A Pending JPS62144331A (en) 1985-12-18 1985-12-18 Etching method

Country Status (1)

Country Link
JP (1) JPS62144331A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024932A (en) * 2004-07-06 2006-01-26 Samsung Electronics Co Ltd Method for forming tunneling insulating film of nonvolatile memory element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024932A (en) * 2004-07-06 2006-01-26 Samsung Electronics Co Ltd Method for forming tunneling insulating film of nonvolatile memory element

Similar Documents

Publication Publication Date Title
US5436199A (en) Pillar alignment and formation process
JPS6376330A (en) Manufacture of semiconductor device
JPH0251232A (en) Manufacture of semiconductor device
JPS63258021A (en) Formation of connection hole
US5227014A (en) Tapering of holes through dielectric layers for forming contacts in integrated devices
US6383884B1 (en) Method of manufacturing semiconductor device
US5338703A (en) Method for producing a recessed gate field effect transistor
JPS6281717A (en) Transferring method for fine photoresist structure
JPS62144331A (en) Etching method
US4524508A (en) Method of manufacturing semiconductor device
JPH03280532A (en) Manufacture of semiconductor device
KR940010596B1 (en) Thermal Oxide Wet Etching Method
KR930008841B1 (en) Contact hole forming method
JPH0483336A (en) Manufacture of semiconductor device
JPS63258020A (en) Formation of element isolation pattern
JPS6191929A (en) Dry etching method
KR0141965B1 (en) Metal layer slant etching method
JPH0373137B2 (en)
JPS61121473A (en) Manufacture of semiconductor device
JPS59232443A (en) Manufacture of semiconductor device
JPH0594975A (en) Method for manufacturing semiconductor device
JPH01184852A (en) Vlsi process masked with spacer
JPH02244720A (en) Manufacture of semiconductor integrated circuit
JPS60160125A (en) Manufacture of semiconductor device
JPH038338A (en) Manufacture of multilayer wiring structure