JPS62145280A - ビツトマツプデイスプレイにおける表示修飾制御方式 - Google Patents

ビツトマツプデイスプレイにおける表示修飾制御方式

Info

Publication number
JPS62145280A
JPS62145280A JP60286264A JP28626485A JPS62145280A JP S62145280 A JPS62145280 A JP S62145280A JP 60286264 A JP60286264 A JP 60286264A JP 28626485 A JP28626485 A JP 28626485A JP S62145280 A JPS62145280 A JP S62145280A
Authority
JP
Japan
Prior art keywords
display
bitmap
information
memory
character information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60286264A
Other languages
English (en)
Inventor
信幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60286264A priority Critical patent/JPS62145280A/ja
Publication of JPS62145280A publication Critical patent/JPS62145280A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ビットマツプディスプレイにおける表示修飾
制御方式に関する。
〔発明の技術的背景とその問題点〕
最近の情報処理機器の表示装置はビットマツプディスプ
レイ方式をとるものが増加してきている。ビットマツプ
ディスプレイ方式は文字サイズ、ピッチ等が自由に設定
出来る反面、キャラクタ方式に比べ表示性能が劣る。理
由は表示用メモリに文字を含む全てのデータをドツト単
位の分解能にて書込む必要があるからである。
ところで、ピットマツプディスプレイは、キャラクタデ
ィスグレイとは異なり、文字と修飾情報を同一メモリ(
ビットマツプメモリ)上に記録するために、文字情報を
変更する場合、その文字情報に対応する修飾情報も変化
してしまい、従って再度修飾情報を書き直す必要がちシ
従がって効率が悪く処理速度に悪−影響を与えていた。
〔発明の目的〕
本発明は上記欠点に鑑みてなされたものであシ、囲い込
み、網かけ等表示修飾情報と文字情報とを独立して制御
することにより表示性能の向上をはかったピットマツプ
ディスグレイにおける表示修飾制御方式を提供すること
を目的とする。
〔発明の概要〕
本発明は、ビットマップメモリを複数備え、一方を文字
表示用に、他方を囲い込み、網かけ等表示修飾用に割付
け、互いに独立して書込みを行ない、両メモリの内容を
同期をとりて読出す構成としたものである。このことに
よシ表示性能の向上がはかれ、又、スクロール制御にお
いて、囲い込み等修飾情報を変化せずに文字情報のみの
高速スクロールが実現出来る。
〔発明の実施例〕
以下、図面を使用して本発明実施例につき詳細に説明す
る。
第1図は本発明の実施例を示すブロック図である。
図において、1は文字情報が図示せぬ文字フォントメモ
リから読出され格納されるピットマツプメモリ(BMM
)、2はこのビットマツプメモリ1に格納されたそれぞ
れの文字情報毎、その修飾清報毎ぞのイ1飾情報が格納
される表示修飾のためのピットマツプメモ!J(ABM
)である。
これらはそれぞれシステムメモリパス5を介しそのf−
夕がRead/wr i te  される。3はTi 
e a d/Wr i t e制御回路(RWC)であ
る。Read /Write制御回路3はシステムメモ
リパス5を介してホストシステム(図示せず)から送出
される文字情あるいはその修飾情報のための2系統のア
ドレスを得、該当ロケーションに必要情報を書込む。
4は表示制御回路(CRTC)である。表示制御回路4
はピットマッグメモリ1,2に格納されたそれぞれ文字
情報ならびにその表示修飾情報を同期をとって読出し、
所望の型式に変換(表示修飾を施し、映像信号に変換)
した後、CRTモニタ6へ供給する。
尚、表示修飾のために付加されるピットマツプメモリ2
は文字情報が格納されるピットマツプメモリ1が持つ記
憶91を持つものとする。
第2図は表示の具体例を概念的に示した図である。表示
罎飾として枠表示(囲い込み)をする例を示し、図中第
1図と同一番号の付されたロジックは第1図のそれと同
じものとする。
以下、図面を使用して本発明実施例につき詳細に説明す
る。まず、表示修飾情報用に設けられるビットマツプメ
モリ2に画面属性フォーマットである囲い込み情報をW
RITEする。次にキーボード(図示せず)等から入力
された文字情報を文字(,7I報用のピットマツプメモ
リ1にWRITEする。このことによシ表示内容は第2
図に例として示すように文字情報と修飾情報の論理和と
なって表示される。つまシ、文字情報ABCDが左右上
下の罫線で囲い込まれて表示されるわけである。更に次
のキー人力等により“文字λBCD”を“EFGH”に
変更したくなったとき、ホストシステムはRead/W
rite  制御回路3を介し、文字情報ピットマツプ
メモリ1の内容のみを“EFGE(″に更新すれば良い
このときの囲い込み表示に変化はない。このように囲い
込み等の修飾情報は画面の初期化時のみWRITFJと
しておけば良く、後は文字情報のみの変更で良い。
また、スクロール動作時なども画面フォーマットは固定
であり、文字情報のみをスクロールさせることが多い。
この場合も上述と同様修飾情報を固定とし、文字情報の
みを更新すれば所望のスクロールが実現できる。
〔発明の効果〕
以上説明の様に本発明に従えば、ビットマップメモリを
持つディスプレイ装置において囲い込み、網かけ等を文
字表示と独立に制御することによシ表示性能の向上がは
かれる。又、スクロール制御において、囲い込み等はそ
のままにしておき、文字情報のみを高速にスクロールさ
せることができる。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図、−2図はそ
の表示例を示す図である。 1・・・文字情報ピットマツプメモリ(BMM)、2・
・・修飾情報ビットマツプメモリ(ABM )、3 ・
” Read /Wr ite制御回路(RWC)、4
・・・表示制御回路(CRTC)。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)ビットマップメモリを持つディスプレィ装置にお
    いて、ビットマップメモリを複数備え一方に文字情報を
    、他方に修飾情報を格納し、これらビットマップメモリ
    を同期をとって読出し、合成表示することを特徴とする
    ビットマップディスプレィにおける表示修飾制御方式。
  2. (2)画面スクロール時、上記複数のビットマップメモ
    リの内容を同時に、もしくは特定のビットマップメモリ
    を選択して内容を更新し、スクロールを行なうことを特
    徴とする特許請求の範囲第1項記載のビットマップディ
    スプレィにおける表示修飾制御方式。
JP60286264A 1985-12-19 1985-12-19 ビツトマツプデイスプレイにおける表示修飾制御方式 Pending JPS62145280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60286264A JPS62145280A (ja) 1985-12-19 1985-12-19 ビツトマツプデイスプレイにおける表示修飾制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60286264A JPS62145280A (ja) 1985-12-19 1985-12-19 ビツトマツプデイスプレイにおける表示修飾制御方式

Publications (1)

Publication Number Publication Date
JPS62145280A true JPS62145280A (ja) 1987-06-29

Family

ID=17702108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60286264A Pending JPS62145280A (ja) 1985-12-19 1985-12-19 ビツトマツプデイスプレイにおける表示修飾制御方式

Country Status (1)

Country Link
JP (1) JPS62145280A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100887A (ja) * 1981-12-11 1983-06-15 富士通株式会社 Ctrデイスプレイ装置の罫線制御方式
JPS60113291A (ja) * 1983-11-25 1985-06-19 富士ゼロックス株式会社 図形表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100887A (ja) * 1981-12-11 1983-06-15 富士通株式会社 Ctrデイスプレイ装置の罫線制御方式
JPS60113291A (ja) * 1983-11-25 1985-06-19 富士ゼロックス株式会社 図形表示装置

Similar Documents

Publication Publication Date Title
JPS61254980A (ja) 文字フオント転送制御方式
JP2548765B2 (ja) 表示装置
JPS62145280A (ja) ビツトマツプデイスプレイにおける表示修飾制御方式
JP2954589B2 (ja) 情報処理装置
JPS60144789A (ja) 文字図形表示制御装置
JPS59197083A (ja) Crt表示装置
JPS59136783A (ja) マルチウインドウビツトマツプデイスプレイ装置
JPS61226794A (ja) 走査型表示装置の任意パタ−ン嵌込表示方式
JPH01246630A (ja) データアクセス装置
JPS6011891A (ja) 表示装置制御方式
JPS6159481A (ja) 表示画面切換え制御方式
JPS6228792A (ja) 罫線を含む文字デ−タのスクロ−ル制御方式
JPS62191883A (ja) 文字表示制御装置
JPH04128883A (ja) 表示装置における描画方式
JPH0126071B2 (ja)
JPS59148091A (ja) 文字図形表示装置
JPS62100786A (ja) マルチウインドウ表示方式
JPS613192A (ja) 画面情報の処理方法
JPS58107583A (ja) 表示装置
JPS59152487A (ja) デイスプレイ装置
JPS59119389A (ja) 図形表示装置
JPS60126694A (ja) グラフィックディスプレイ
JPS6291986A (ja) デイスプレイ装置
JPS5975285A (ja) 表示画面分割制御方式
JPS60129791A (ja) ビツトアクセスメモリ装置