JPS6214837B2 - - Google Patents
Info
- Publication number
- JPS6214837B2 JPS6214837B2 JP54061121A JP6112179A JPS6214837B2 JP S6214837 B2 JPS6214837 B2 JP S6214837B2 JP 54061121 A JP54061121 A JP 54061121A JP 6112179 A JP6112179 A JP 6112179A JP S6214837 B2 JPS6214837 B2 JP S6214837B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- output
- vac
- voice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000012790 confirmation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000003786 synthesis reaction Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Machine Translation (AREA)
- Document Processing Apparatus (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は音声電卓等のキー入力装置を備える音
声出力電子機器に関するものである。
声出力電子機器に関するものである。
従来、電子式卓上計算機、キヤツシユレジスタ
等の数値入力のためのキー入力装置を有する電子
機器では、該数値入力のためのキー入力の確認の
為に、操作キーの内容を順次音声で出力する機能
を備えたものが提案されている。
等の数値入力のためのキー入力装置を有する電子
機器では、該数値入力のためのキー入力の確認の
為に、操作キーの内容を順次音声で出力する機能
を備えたものが提案されている。
しかしながら、この種の機器では、例えば□１□３
□６とキーを押した時、「イチ」「サン」「ロク」と
発声する場合の各発声スピードが、キー操作スピ
ードに関係なく一定であるために、次のような問
題があつた。即ち、“イチ”を言い終えていない
間に□３のキーを押すと“サン”が割り込んできて
“イチ”の発声が途中で止切れて聞きとれないと
いう事が生じた。一般的にキー入力装置を有する
電子機器を使う時はキーの入力スピードは使用す
る人、或いは状態に応じて甚だ異なるものであ
り、また実際の使用状況を鑑みればゆつくりキー
操作する場合はゆつくり発声し、速くキー操作す
る場合は多少明確度は落ちても言葉を速くしやべ
る様に音声出力制御した方が好ましい。
□６とキーを押した時、「イチ」「サン」「ロク」と
発声する場合の各発声スピードが、キー操作スピ
ードに関係なく一定であるために、次のような問
題があつた。即ち、“イチ”を言い終えていない
間に□３のキーを押すと“サン”が割り込んできて
“イチ”の発声が途中で止切れて聞きとれないと
いう事が生じた。一般的にキー入力装置を有する
電子機器を使う時はキーの入力スピードは使用す
る人、或いは状態に応じて甚だ異なるものであ
り、また実際の使用状況を鑑みればゆつくりキー
操作する場合はゆつくり発声し、速くキー操作す
る場合は多少明確度は落ちても言葉を速くしやべ
る様に音声出力制御した方が好ましい。
本発明は上記点に鑑みなされたものであつて、
速くキー操作を行なえば速くキーの音声を出力
し、ゆつくりキー操作した時はゆつくりとキーの
音声を出力することによつて機能性のよい音声出
力機器を提供することを目的とする。
速くキー操作を行なえば速くキーの音声を出力
し、ゆつくりキー操作した時はゆつくりとキーの
音声を出力することによつて機能性のよい音声出
力機器を提供することを目的とする。
以下本発明に係わる一実施例を図面を用いて詳
細に説明する。
細に説明する。
第１図は本発明に係わる音声出力式電子機器の
一種である音声電卓の内部のブロツク図であり、
以下同図について説明する。PMはプログラム命
令を記憶する記憶装置であつてROMでできてい
る。ＫBはキーボードであつて、CC1は該キーボ
ードＫBの所望のキーを押圧した時そのキーに応
じた演算制御を行なうべく、プログラムカウンタ
ーPCのイニシヤルアドレスを決めるアドレスコ
ード発生回路、プログラムカウンターPCの内容
はプログラムアドレスデコーダーADを経てプロ
グラム命令記憶装置PMに転送される。IDは上記
プログラム命令記憶装置PMのインストラクシヨ
ンデコーダである。CPUは演算制御回路、DMは
データメモリー、CDSは表示駆動回路、DSPは表
示装置を示す。電卓の動作はキーボードＫBにお
けるキー操作に応じ上記演算回路によつて所望の
演算を行ないその結果を表示装置DSPで表示する
ものである。特に本発明に係わるものは以下の通
りである。KoはキーボードＫBの中のキーのどれ
か一つが押された時にそのことを検知し、出力を
発生するキー押圧検知回路。この検知回路Koの
出力を音声合成回路VCCのS0端子へ与え、この
信号でキー信号の入力端子であるS1端子から得た
キー信号を音声合成回路VCCの中のアドレスカ
ウンターVACへ取り込み、音声発生制御をスタ
ートさせるものである。Ｑは上記キー押圧検知回
路Koの出力パルス（ONからOFFになつた過渡
期）にてトリガされるモノマルチ回路で、トリガ
されてから出力をあらかじめ定めた時間維持す
る。この時間巾がキー押圧の速度を検知する基準
になる。即ちこのモノマルチ回路Ｑの出力と、キ
ー押圧検知回路Koの出力との論理積がゲートG1
にてとられ、上記モノマルチ回路Ｑの出力が出て
いる間に次のキーを押せばゲートG1はONし、上
記モノマルチ回路Ｑの出力が出終つた後に次のキ
ーが押されればゲートG1はOFFのままである。
そしてゲートG1がONした時はRSフリツプフロツ
プＦはセツト、ゲートG1がOFFの時はRSフリツ
プフロツプＦはリセツト状態である。CGはパル
ス発生回路であつて、音声合成回路VCCにおけ
るアドレスカウンターVACの同期信号Ｓ〓を導
入するためのものである。上記フリツプフロツプ
Ｆがセツトの時はアンドゲートG2がオンでオア
ゲートG4を介し高い周波の同期信号φAをＳ〓に
対応させ、上記フリツプフロツプＦがリセツトの
時はアンドゲートG3がオンでオアゲートG4を介
し低い周波の同期信号φBをＳ〓に対応させる。
つまり速くキーを押してゲートG1がONするとフ
リツプフロツプＦがセツトし、同期信号φAでア
ドレスカウンターVACが動作し、音声出力の周
波数が高くなり実質的に音声発生の速度が上る。
またゆつくりとしたキー押圧の時はゲートG1が
OFFしフリツプフロツプＦがリセツトし、同期
信号φBでアドレスカウンターVACが動作し、音
声出力の周波数が低くなり実質的に音声発生の速
度が下る。この場合音声発生速度の上下によつて
音質は変るが明瞭度をある程度保てる範囲で発声
音声の速度を変えることができる。
一種である音声電卓の内部のブロツク図であり、
以下同図について説明する。PMはプログラム命
令を記憶する記憶装置であつてROMでできてい
る。ＫBはキーボードであつて、CC1は該キーボ
ードＫBの所望のキーを押圧した時そのキーに応
じた演算制御を行なうべく、プログラムカウンタ
ーPCのイニシヤルアドレスを決めるアドレスコ
ード発生回路、プログラムカウンターPCの内容
はプログラムアドレスデコーダーADを経てプロ
グラム命令記憶装置PMに転送される。IDは上記
プログラム命令記憶装置PMのインストラクシヨ
ンデコーダである。CPUは演算制御回路、DMは
データメモリー、CDSは表示駆動回路、DSPは表
示装置を示す。電卓の動作はキーボードＫBにお
けるキー操作に応じ上記演算回路によつて所望の
演算を行ないその結果を表示装置DSPで表示する
ものである。特に本発明に係わるものは以下の通
りである。KoはキーボードＫBの中のキーのどれ
か一つが押された時にそのことを検知し、出力を
発生するキー押圧検知回路。この検知回路Koの
出力を音声合成回路VCCのS0端子へ与え、この
信号でキー信号の入力端子であるS1端子から得た
キー信号を音声合成回路VCCの中のアドレスカ
ウンターVACへ取り込み、音声発生制御をスタ
ートさせるものである。Ｑは上記キー押圧検知回
路Koの出力パルス（ONからOFFになつた過渡
期）にてトリガされるモノマルチ回路で、トリガ
されてから出力をあらかじめ定めた時間維持す
る。この時間巾がキー押圧の速度を検知する基準
になる。即ちこのモノマルチ回路Ｑの出力と、キ
ー押圧検知回路Koの出力との論理積がゲートG1
にてとられ、上記モノマルチ回路Ｑの出力が出て
いる間に次のキーを押せばゲートG1はONし、上
記モノマルチ回路Ｑの出力が出終つた後に次のキ
ーが押されればゲートG1はOFFのままである。
そしてゲートG1がONした時はRSフリツプフロツ
プＦはセツト、ゲートG1がOFFの時はRSフリツ
プフロツプＦはリセツト状態である。CGはパル
ス発生回路であつて、音声合成回路VCCにおけ
るアドレスカウンターVACの同期信号Ｓ〓を導
入するためのものである。上記フリツプフロツプ
Ｆがセツトの時はアンドゲートG2がオンでオア
ゲートG4を介し高い周波の同期信号φAをＳ〓に
対応させ、上記フリツプフロツプＦがリセツトの
時はアンドゲートG3がオンでオアゲートG4を介
し低い周波の同期信号φBをＳ〓に対応させる。
つまり速くキーを押してゲートG1がONするとフ
リツプフロツプＦがセツトし、同期信号φAでア
ドレスカウンターVACが動作し、音声出力の周
波数が高くなり実質的に音声発生の速度が上る。
またゆつくりとしたキー押圧の時はゲートG1が
OFFしフリツプフロツプＦがリセツトし、同期
信号φBでアドレスカウンターVACが動作し、音
声出力の周波数が低くなり実質的に音声発生の速
度が下る。この場合音声発生速度の上下によつて
音質は変るが明瞭度をある程度保てる範囲で発声
音声の速度を変えることができる。
第２図は各部波形図並びに音声発生状況を示す
図であつて、同図ａはキーをゆつくり押した時、
同図ｂはキーを速く押した時を示す。同図ではわ
かり易くするためにKoの出力パルス巾を広くさ
せているが実際は音声の発声巾ta，tbに比して極
めて短い。従つてキー押圧と同時に音声の発生の
ためのイニシヤルアドレスがVCC内のVACに入
力されその後のKoの出力パルス巾だけ遅くなつ
て、φA又はφBの変化がVACに与えられたとし
ても実質上操作者の耳にはその差は聞えない。こ
こでＱの立ち上りをKoの立ち下りに対応させる
のはその時押圧したキーによるKoパルスとＱの
出力が一致してゲートG1をONさせぬ様にするた
めのものである。なおフリツプフロツプＦは音声
出力終了信号（S2端子から出力）でリセツトす
る。なお本方式では最初のキー押圧時にはその後
のキー押圧が速いものか遅いものかわからないの
で最初は常に遅い方式になつている。
図であつて、同図ａはキーをゆつくり押した時、
同図ｂはキーを速く押した時を示す。同図ではわ
かり易くするためにKoの出力パルス巾を広くさ
せているが実際は音声の発声巾ta，tbに比して極
めて短い。従つてキー押圧と同時に音声の発生の
ためのイニシヤルアドレスがVCC内のVACに入
力されその後のKoの出力パルス巾だけ遅くなつ
て、φA又はφBの変化がVACに与えられたとし
ても実質上操作者の耳にはその差は聞えない。こ
こでＱの立ち上りをKoの立ち下りに対応させる
のはその時押圧したキーによるKoパルスとＱの
出力が一致してゲートG1をONさせぬ様にするた
めのものである。なおフリツプフロツプＦは音声
出力終了信号（S2端子から出力）でリセツトす
る。なお本方式では最初のキー押圧時にはその後
のキー押圧が速いものか遅いものかわからないの
で最初は常に遅い方式になつている。
次に音声合成回路VCCについての説明を行な
う。第３図に音声合成回路VCCの内部の回路ブ
ロツク図を示す。同図においてVRはROMであつ
て音声量子化データが記憶される。P1，P2，…は
音声語の各領域を示す。VACはVRのアドレスカ
ウンターであつて音声出力しない時はリセツト回
路CLAによつてリセツトされているものとす
る。このアドレスカウンタVACがリセツト状態
の時はVRのいずれのアドレスも指定されず、従
つて実質的に音声出力されない。音声出力させる
場合は対応する音声領域Ｐのイニシヤルアドレス
をVACに設定する。例えば所望の語がP2領域に
入つているものとすると、P2領域のイニシヤルア
ドレスをVACに設定する。それによつてイニシ
ヤルアドレスのデータがVR0として出力される。
FAはVACのアドレス値を１ステツプだけアツプ
させるための加算回路で、VAC＋１→VACを行
なう。ここでＳ〓はVACの動作を制御する上述
の同期信号である。但しVACがリセツト状態に
ある時はこのFAは動作せずVACの内容は変らな
い。即ちリセツトのままである。しかしイニシヤ
ルアドレスがVACにおいて設定されるとそれ以
降自動的にアドレスは１ステツプずつアツプして
行く。この為VR0はP2の領域の量子化データを順
次出力する。このVR0の出力はＤ―Ａ変換回路
DACでＤ―Ａ変換し、更に低域ろ波器LPFで低
周波成分を通過させる。これは量子化データをＤ
―Ａ変換した時のアナログ出力が階段的なもので
ある場合そのままスピーカで出力すると高周波成
分がある為雑音的な音声が混じり聞き苦しいこと
があるのでLPFでろ波するものである。こうして
LPFの出力をスピーカ駆動回路DDを介してスピ
ーカSPで音声出力する。VRの各領域のデータ構
成は音声量子化データの一番最後のステツプに
ENDコードを加えて形成されている。従つて所
望の語の音声出力を完了するとVR0よりENDコー
ドが出力される。これをENDコード検知回路JE
によつて検知し、CLAを働かせてVACをリセツ
トする。このことによつてVRのいずれのアドレ
スも指定されなくなり、一連の音声出力が停止す
る。続いて新たにVACにイニシヤルアドレスが
設定されるまではこの状態を維持する。CC2はコ
ード変換回路で、出力しない音声領域のイニシヤ
ルアドレスをVACに設定するために音声領域指
定信号S1によつて所望のイニシヤルアドレスを決
定するための変換回路である。S2はJEの出力
で、連続して多語の発生をしてゆく場合JEの出
力S2によつて次の語に対応したS1信号を与える。
ここで、上記コード変回路CC2は音声領域指定信
号S1を受けてVRのアドレスを決定するためのも
のであるが内部にゲート回路を内蔵させ、トリガ
信号S0が到来した時だけ信号S1のコード変換した
ものをVACに伝達させる方法もある。
う。第３図に音声合成回路VCCの内部の回路ブ
ロツク図を示す。同図においてVRはROMであつ
て音声量子化データが記憶される。P1，P2，…は
音声語の各領域を示す。VACはVRのアドレスカ
ウンターであつて音声出力しない時はリセツト回
路CLAによつてリセツトされているものとす
る。このアドレスカウンタVACがリセツト状態
の時はVRのいずれのアドレスも指定されず、従
つて実質的に音声出力されない。音声出力させる
場合は対応する音声領域Ｐのイニシヤルアドレス
をVACに設定する。例えば所望の語がP2領域に
入つているものとすると、P2領域のイニシヤルア
ドレスをVACに設定する。それによつてイニシ
ヤルアドレスのデータがVR0として出力される。
FAはVACのアドレス値を１ステツプだけアツプ
させるための加算回路で、VAC＋１→VACを行
なう。ここでＳ〓はVACの動作を制御する上述
の同期信号である。但しVACがリセツト状態に
ある時はこのFAは動作せずVACの内容は変らな
い。即ちリセツトのままである。しかしイニシヤ
ルアドレスがVACにおいて設定されるとそれ以
降自動的にアドレスは１ステツプずつアツプして
行く。この為VR0はP2の領域の量子化データを順
次出力する。このVR0の出力はＤ―Ａ変換回路
DACでＤ―Ａ変換し、更に低域ろ波器LPFで低
周波成分を通過させる。これは量子化データをＤ
―Ａ変換した時のアナログ出力が階段的なもので
ある場合そのままスピーカで出力すると高周波成
分がある為雑音的な音声が混じり聞き苦しいこと
があるのでLPFでろ波するものである。こうして
LPFの出力をスピーカ駆動回路DDを介してスピ
ーカSPで音声出力する。VRの各領域のデータ構
成は音声量子化データの一番最後のステツプに
ENDコードを加えて形成されている。従つて所
望の語の音声出力を完了するとVR0よりENDコー
ドが出力される。これをENDコード検知回路JE
によつて検知し、CLAを働かせてVACをリセツ
トする。このことによつてVRのいずれのアドレ
スも指定されなくなり、一連の音声出力が停止す
る。続いて新たにVACにイニシヤルアドレスが
設定されるまではこの状態を維持する。CC2はコ
ード変換回路で、出力しない音声領域のイニシヤ
ルアドレスをVACに設定するために音声領域指
定信号S1によつて所望のイニシヤルアドレスを決
定するための変換回路である。S2はJEの出力
で、連続して多語の発生をしてゆく場合JEの出
力S2によつて次の語に対応したS1信号を与える。
ここで、上記コード変回路CC2は音声領域指定信
号S1を受けてVRのアドレスを決定するためのも
のであるが内部にゲート回路を内蔵させ、トリガ
信号S0が到来した時だけ信号S1のコード変換した
ものをVACに伝達させる方法もある。
ここで上記実施例の速度制御はVCCに導入さ
れる同期信号Ｓ〓を変えることによつて（φA或
いはφB）行なうものであるが、その他の方式と
して、予め速い速度でしやべる音声合成データ
と、遅い速度でしやべる音声合成データとに分け
ておいてこれをフリツプフロツプＦの出力で切り
換えることも可能である。
れる同期信号Ｓ〓を変えることによつて（φA或
いはφB）行なうものであるが、その他の方式と
して、予め速い速度でしやべる音声合成データ
と、遅い速度でしやべる音声合成データとに分け
ておいてこれをフリツプフロツプＦの出力で切り
換えることも可能である。
その方式の実施例のブロツク図を第４図に示
す。同図に示すようにコード変換回路CC2にフリ
ツプフロツプＦのセツト出力が導かれ、該フリツ
プフロツプＦのセツト及びリセツト出力に応じて
異なるイニシヤルアドレスを設定する。この他は
上記実施例と同様である。
す。同図に示すようにコード変換回路CC2にフリ
ツプフロツプＦのセツト出力が導かれ、該フリツ
プフロツプＦのセツト及びリセツト出力に応じて
異なるイニシヤルアドレスを設定する。この他は
上記実施例と同様である。
以上説明した如く本発明によればキーの押圧操
作速度に対応させて音声速度を制御する制御手段
を備えることによつて、極めてスピーデイな操作
のし易い音声出力式電子が得られるものである。
作速度に対応させて音声速度を制御する制御手段
を備えることによつて、極めてスピーデイな操作
のし易い音声出力式電子が得られるものである。
第１図は本発明に係る音声電卓の内部ブロツク
図、第２図ａ，ｂは波形図、第３図は音声合成回
路のブロツク図、第４図は本発明に係る音声電卓
の他の実施例の一部ブロツク図を示す。 図中、PM：記憶装置、ＫB：キーボード、
CC1：アドレスコード発生回路、PC：プログラ
ムカウンター、AD：アドレスデコーダ、ID：イ
ンストラクシヨンデコーダ、CPU：演算制御回
路、DM：データメモリ、CDS：表示駆動回路、
DSP：表示装置、Ko：キー押圧検知回路、
VCC：音声合成回路、Ｑ：モノマルチ回路、
G1，G2，G3：アンドゲート、G4：オアゲート、
CG：パルス発生回路、Ｆ：フリツプフロツプ。
図、第２図ａ，ｂは波形図、第３図は音声合成回
路のブロツク図、第４図は本発明に係る音声電卓
の他の実施例の一部ブロツク図を示す。 図中、PM：記憶装置、ＫB：キーボード、
CC1：アドレスコード発生回路、PC：プログラ
ムカウンター、AD：アドレスデコーダ、ID：イ
ンストラクシヨンデコーダ、CPU：演算制御回
路、DM：データメモリ、CDS：表示駆動回路、
DSP：表示装置、Ko：キー押圧検知回路、
VCC：音声合成回路、Ｑ：モノマルチ回路、
G1，G2，G3：アンドゲート、G4：オアゲート、
CG：パルス発生回路、Ｆ：フリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 数値入力のためのキー入力装置を有し、該数
値入力のためのキー操作に従つて操作キーの内容
を順次音声で確認出力する電子機器に於いて、 前記キー入力装置のキーが操作されたことを検
知するキー押圧検知回路と、前記キー押圧検知回
路の出力にもとづいてキー操作の時間間隔が一定
時間内にあるか否かを検知するキー操作時間間隔
を検知する回路と、前記キー操作時間間隔を検知
する回路の検知結果を記憶する回路と、前記記憶
する回路の出力にもとづいて音声の出力速度を制
御する音声出力速度制御手段とを備えたことを特
徴とする音声出力式電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112179A JPS55153996A (en) | 1979-05-17 | 1979-05-17 | Voice output type electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112179A JPS55153996A (en) | 1979-05-17 | 1979-05-17 | Voice output type electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55153996A JPS55153996A (en) | 1980-12-01 |
| JPS6214837B2 true JPS6214837B2 (ja) | 1987-04-03 |
Family
ID=13161920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6112179A Granted JPS55153996A (en) | 1979-05-17 | 1979-05-17 | Voice output type electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55153996A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160348U (ja) * | 1983-04-13 | 1984-10-27 | オムロン株式会社 | 音声出力装置 |
| JPS6033621A (ja) * | 1983-08-04 | 1985-02-21 | Nec Corp | 音声出力付キ−ボ−ド装置 |
| JPS60247697A (ja) * | 1984-05-24 | 1985-12-07 | 株式会社東芝 | 音声対話装置 |
| JP5609521B2 (ja) * | 2010-10-14 | 2014-10-22 | パナソニック株式会社 | 加熱調理器 |
-
1979
- 1979-05-17 JP JP6112179A patent/JPS55153996A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55153996A (en) | 1980-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| US10504502B2 (en) | Sound control device, sound control method, and sound control program | |
| JP3744161B2 (ja) | 音声指示装置および音声指示情報記憶媒体 | |
| JPS5855986A (ja) | 電子楽器 | |
| JP2526123Y2 (ja) | サンプリング楽器 | |
| US20010044663A1 (en) | Sound controller | |
| KR101850875B1 (ko) | 다양한 연주모드를 갖는 디지털 국악기 | |
| JPS59838B2 (ja) | 電子楽器のイニシヤルタツチレスポンスデ−タ発生回路 | |
| JP4186855B2 (ja) | 楽音制御装置及びプログラム | |
| JP2526033Y2 (ja) | 電子楽器のサンプリング音チユ−ニング装置 | |
| JP4685298B2 (ja) | 波形発生装置 | |
| JP2500704B2 (ja) | 電子楽器 | |
| JPH03216697A (ja) | 電子機器 | |
| JPS5914769B2 (ja) | 音声機器 | |
| JPS6111798Y2 (ja) | ||
| JPS5946029B2 (ja) | 音声計算機 | |
| JP3073157U (ja) | マイク一体型カラオケ装置 | |
| JPS59198499A (ja) | 演奏情報処理装置 | |
| JPS5872200A (ja) | 音声合成機器 | |
| JPS62166394A (ja) | 電子楽器 | |
| JPH05249969A (ja) | 電子楽器 | |
| JP2561182Y2 (ja) | 発振音発生回路 | |
| JP3033406B2 (ja) | 遅延効果装置 | |
| JP2001092450A (ja) | オーディオ・ファイルの生成処理方法 | |
| JPH08234735A (ja) | 自動演奏装置 |