JPS6215876A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPS6215876A JPS6215876A JP60154585A JP15458585A JPS6215876A JP S6215876 A JPS6215876 A JP S6215876A JP 60154585 A JP60154585 A JP 60154585A JP 15458585 A JP15458585 A JP 15458585A JP S6215876 A JPS6215876 A JP S6215876A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- diffusion
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体発光装置の製造方法に関するものである
。
。
従来の技術
第２図ＩＬ −Ｑに示すのは光通信用素子として用いら
れる従来の埋め込み型ダブルへテロ構造のレーザダイオ
ードの製造方法の一実施例である。図中１２はｎ形Ｉｎ
Ｐ基板、１３は工ｎ（ｒａＡｓＰの活性層、１４はＰ形
ＩｎＰのクラッド層、 １５はＰ形！ｎＧａＡｓＰの電
極コンタクト層、１６はエツチングマスク用の厚さ約５
０ｏＸの５ｉＤ２膜、１７はＰ形ＩｎＰの埋め込み層、
１８はｎ形ＩｎＰの埋め込み層、１９はＡｎ ／ Ｚｎ
電極、２０は人ｎ、’ｓｎ電極である。第２図ａに示す
ようにｎ形ＩｎＰ基板１２上に活性層１３．クラッド層
１４．コンタクト層１５を連続して結晶成長した後、第
２図すに示すように、厚み約、。。Ｘの５ｉＤ２膜１６
をマスクとして逆メサエツチングを行い、第２図Ｃに示
すように埋め込み層１７及び１８を成長してエッチング
マスク１６を除去し、電極１９．２０を形成して埋め込
み型ダブルへテロ構造のレーザダイオードを製造すると
いう方法が従来はとられていた。
れる従来の埋め込み型ダブルへテロ構造のレーザダイオ
ードの製造方法の一実施例である。図中１２はｎ形Ｉｎ
Ｐ基板、１３は工ｎ（ｒａＡｓＰの活性層、１４はＰ形
ＩｎＰのクラッド層、 １５はＰ形！ｎＧａＡｓＰの電
極コンタクト層、１６はエツチングマスク用の厚さ約５
０ｏＸの５ｉＤ２膜、１７はＰ形ＩｎＰの埋め込み層、
１８はｎ形ＩｎＰの埋め込み層、１９はＡｎ ／ Ｚｎ
電極、２０は人ｎ、’ｓｎ電極である。第２図ａに示す
ようにｎ形ＩｎＰ基板１２上に活性層１３．クラッド層
１４．コンタクト層１５を連続して結晶成長した後、第
２図すに示すように、厚み約、。。Ｘの５ｉＤ２膜１６
をマスクとして逆メサエツチングを行い、第２図Ｃに示
すように埋め込み層１７及び１８を成長してエッチング
マスク１６を除去し、電極１９．２０を形成して埋め込
み型ダブルへテロ構造のレーザダイオードを製造すると
いう方法が従来はとられていた。
発明が解決しようとする問題点
しかしこの従来の埋め込み型ダブルへテロ構造のレーザ
ダイオードは、ＩｎＧａＡｓＰの活性層１３とＰ形Ｉｎ
Ｐの埋め込み層１７の界面に、逆メサエツチング時や、
埋め込み結晶成長時に結晶欠陥が導入され、レーザダイ
オードとして動作させると活性層１３の埋め込み層１７
との界面に存在する結晶欠陥を通じて起こる非輻射再結
合のエネルギーによって結晶欠陥が増殖してレーザダイ
オードの寿命が短くなるという問題があった。
ダイオードは、ＩｎＧａＡｓＰの活性層１３とＰ形Ｉｎ
Ｐの埋め込み層１７の界面に、逆メサエツチング時や、
埋め込み結晶成長時に結晶欠陥が導入され、レーザダイ
オードとして動作させると活性層１３の埋め込み層１７
との界面に存在する結晶欠陥を通じて起こる非輻射再結
合のエネルギーによって結晶欠陥が増殖してレーザダイ
オードの寿命が短くなるという問題があった。
本発明はかかる点に鑑みてなされたもので、簡易な構成
で長寿命な半導体発光装置の製造方法を本発明は上記問
題点を解決するため、活性層を含むストライプ部を埋め
込む前に、堆積速度に異方性のある堆積手段を用いて、
上記ストライプ部側面に薄く、その他の部分に厚く拡散
防止膜を堆積する工程と、上記拡散防止膜を堆積した後
に不純物拡散を行って上記ストライプ部側面にのみ不純
物を拡散する工程とを用いることによって活性層と埋め
込み層の界面よシ活性層の内部にＰｎ接合を形成し、活
性層と埋め込み層の界面に存在する結晶欠陥を通じて起
こる非輻射再結合のエネルギーによる結晶欠陥の増殖に
起因する素子特性の劣化を防ぐことのできる半導体発光
装置の製造方法を提供するものである。
で長寿命な半導体発光装置の製造方法を本発明は上記問
題点を解決するため、活性層を含むストライプ部を埋め
込む前に、堆積速度に異方性のある堆積手段を用いて、
上記ストライプ部側面に薄く、その他の部分に厚く拡散
防止膜を堆積する工程と、上記拡散防止膜を堆積した後
に不純物拡散を行って上記ストライプ部側面にのみ不純
物を拡散する工程とを用いることによって活性層と埋め
込み層の界面よシ活性層の内部にＰｎ接合を形成し、活
性層と埋め込み層の界面に存在する結晶欠陥を通じて起
こる非輻射再結合のエネルギーによる結晶欠陥の増殖に
起因する素子特性の劣化を防ぐことのできる半導体発光
装置の製造方法を提供するものである。
作用
本発明は上記した構成によシ、活性層ストライプ部側面
に薄く、その他の部分に厚く拡散防止膜を堆積する工程
と、上記拡散防止膜を用いて上記ストライプ部側面にの
み不純物を拡散する工程とを用いることによって、活性
層と埋め込み層の界面より活性層の内部にＰｎ接合を形
成することに １よって、活性層と埋め込
み層の界面に存在する結晶欠陥を通じて起こる非輻射再
結合のエネルギーによる結晶欠陥の増殖に起因する素子
特性の劣化を防ぎ、長寿命な半導体発光装置を製造する
ことができる。
に薄く、その他の部分に厚く拡散防止膜を堆積する工程
と、上記拡散防止膜を用いて上記ストライプ部側面にの
み不純物を拡散する工程とを用いることによって、活性
層と埋め込み層の界面より活性層の内部にＰｎ接合を形
成することに １よって、活性層と埋め込
み層の界面に存在する結晶欠陥を通じて起こる非輻射再
結合のエネルギーによる結晶欠陥の増殖に起因する素子
特性の劣化を防ぎ、長寿命な半導体発光装置を製造する
ことができる。
実施例
第１図は本発明の一実施例にかかる埋め込み型ダブルへ
テロ構造レーザダイオードの製造方法を示す図である。
テロ構造レーザダイオードの製造方法を示す図である。
図中１はたとえばキャリア濃度１Ｘ １０１８ｃｍ−’
のｎ形ＩｎＰ基板、２はたとえばＩｎＧａＡｓＰの活性
層、３はたとえばキャリア濃度１ Ｘ １０１８ａｍ−
’のＰ彫工ｎＰクラッド層、４はたとえばキャリア濃度
１×１０１８ｆｆｉ−３のＰ形ＩｎＧａＡｓＰ電極コン
タクト層、５は通常のＣＶＤ法で堆積した５ｉＤ２のエ
ツチングマスク、６はたとえばプラズマＣＶＤ法で堆積
したＳｉ、Ｎ４の拡散マスクで、メサ上部及びエツチン
グされた基板表面の水平部分では厚さ約２００ＯＡであ
り、メサの側面及び活性層２の側面では堆積速度の異方
性があるため厚さ約１ｏＯＸと薄くなっている。７はＺ
ｎ拡散領域、８はたとえばキャリア濃度Ｉ Ｘ １０１
８ｃｍ−’のＰ形ＩｎＰ埋め込み層、９はたとえばキャ
リア濃度Ｉ Ｘ １０１８ａｍ−３のｎ形ＩｎＰ埋め込
み層、１０はＡｎ／Ｓｎ電極、１１はＡｎ／Ｚｎ電極で
ある。
のｎ形ＩｎＰ基板、２はたとえばＩｎＧａＡｓＰの活性
層、３はたとえばキャリア濃度１ Ｘ １０１８ａｍ−
’のＰ彫工ｎＰクラッド層、４はたとえばキャリア濃度
１×１０１８ｆｆｉ−３のＰ形ＩｎＧａＡｓＰ電極コン
タクト層、５は通常のＣＶＤ法で堆積した５ｉＤ２のエ
ツチングマスク、６はたとえばプラズマＣＶＤ法で堆積
したＳｉ、Ｎ４の拡散マスクで、メサ上部及びエツチン
グされた基板表面の水平部分では厚さ約２００ＯＡであ
り、メサの側面及び活性層２の側面では堆積速度の異方
性があるため厚さ約１ｏＯＸと薄くなっている。７はＺ
ｎ拡散領域、８はたとえばキャリア濃度Ｉ Ｘ １０１
８ｃｍ−’のＰ形ＩｎＰ埋め込み層、９はたとえばキャ
リア濃度Ｉ Ｘ １０１８ａｍ−３のｎ形ＩｎＰ埋め込
み層、１０はＡｎ／Ｓｎ電極、１１はＡｎ／Ｚｎ電極で
ある。
以下順を追って本実施例を説明すると、まず第１図已に
示すごとくｎ形ＩｎＰ基板１上にＩｎＧａＡｓＰ活性層
２、Ｐ形ＩｎＰクラッド層３、Ｐ形１ｎＧａＡｓＰ電極
コンタクト層４を連続して結晶成長後、エツチングマス
ク５を形成して第１図すに示すように逆メサエツチング
を行い、続いて第１図Ｃに示すように拡散マスクの堆積
を行う。拡散マスクの堆積はプラズマＣＶＤ装置を用い
て行う。約２０００Ｘの厚さにＳ ｉ３Ｎ４膜６を堆積
すると、堆積速度に異方性があるため、活性層２の側面
とその近傍のみ膜厚が薄くなり、約１ｏｏＸとなる。こ
の状態で第１図ｄに示すようにＺｎ拡散を行うと、Ｓｉ
３Ｎ４膜６の薄い部分７のみにＺｎが拡散される。Ｚｎ
拡散後に拡散マスク６を除去し第１図ｅに示すようにＰ
形ＩｎＰ埋め込み層８とｎ形ＩｎＰ埋め込み層９の成長
を行い、第１図ｆに示すように電極１０ｐび１１を形成
することによって埋め込み型ダブルへテロ構造レーザダ
イオードが完成する。
示すごとくｎ形ＩｎＰ基板１上にＩｎＧａＡｓＰ活性層
２、Ｐ形ＩｎＰクラッド層３、Ｐ形１ｎＧａＡｓＰ電極
コンタクト層４を連続して結晶成長後、エツチングマス
ク５を形成して第１図すに示すように逆メサエツチング
を行い、続いて第１図Ｃに示すように拡散マスクの堆積
を行う。拡散マスクの堆積はプラズマＣＶＤ装置を用い
て行う。約２０００Ｘの厚さにＳ ｉ３Ｎ４膜６を堆積
すると、堆積速度に異方性があるため、活性層２の側面
とその近傍のみ膜厚が薄くなり、約１ｏｏＸとなる。こ
の状態で第１図ｄに示すようにＺｎ拡散を行うと、Ｓｉ
３Ｎ４膜６の薄い部分７のみにＺｎが拡散される。Ｚｎ
拡散後に拡散マスク６を除去し第１図ｅに示すようにＰ
形ＩｎＰ埋め込み層８とｎ形ＩｎＰ埋め込み層９の成長
を行い、第１図ｆに示すように電極１０ｐび１１を形成
することによって埋め込み型ダブルへテロ構造レーザダ
イオードが完成する。
なお本実施例では基板としてｎ形ＩｎＰを用いてＩｎＧ
ａＡｓＰを活性層としたが、Ｐ形ＩｎＰ 基板を用い
ても、ＩｎＰ以外の材料としてＧａＡｓ基板を用いて、
ＧａＡｓ ／ ＡｔＧａＡｓ系ダブルへテロ構造レーザ
ダイオードを作製する場合であっても同様の効果を得る
ことができる。またプラズマＣＶＤ法の代ワリにマグネ
トロンスパッタ法やＥＣＲ法を用いた場合であっても、
堆積速度に異方性がある方法であれば同様の効果を得る
ことができる。さらに、Ｓｉ３Ｎ４膜の代わｐニＳｉＯ
□膜ヤＡ１□ｏ５膜等、拡散マスクとして適当な膜であ
れば何を用いても良いことはもちろんである。
ａＡｓＰを活性層としたが、Ｐ形ＩｎＰ 基板を用い
ても、ＩｎＰ以外の材料としてＧａＡｓ基板を用いて、
ＧａＡｓ ／ ＡｔＧａＡｓ系ダブルへテロ構造レーザ
ダイオードを作製する場合であっても同様の効果を得る
ことができる。またプラズマＣＶＤ法の代ワリにマグネ
トロンスパッタ法やＥＣＲ法を用いた場合であっても、
堆積速度に異方性がある方法であれば同様の効果を得る
ことができる。さらに、Ｓｉ３Ｎ４膜の代わｐニＳｉＯ
□膜ヤＡ１□ｏ５膜等、拡散マスクとして適当な膜であ
れば何を用いても良いことはもちろんである。
発明の効果
以上述べてきたように本発明によれば、きわめて簡易な
構成で、長寿命な半導体発光装置を作製することができ
、実用上きわめて有効である。
構成で、長寿命な半導体発光装置を作製することができ
、実用上きわめて有効である。
第１図は本発明の一実施例における半導体発光装置の製
造方法を説明するための断面図、第２図は従来の埋め込
み型ダブルへテロ構造レーザダイオードの製造方法を説
明するための断面図である。 １・・・・ ｎ形ＩｎＰ基板、２・・・・・ＩｎＧａＡ
ｓＰ活性層、３・・・−・Ｐ形ＩｎＰクラッド層、４・
・・・Ｐ形Ｉ ｎＧａ人ＳＰ電極コンタクト層、６・・
・・・・５１０２エツチングマスク、６・・・・・・プ
ラズマＣＶＤ法で堆積したＳｉ、Ｎ４膜、７・・・・・
・Ｚｎ拡散領域、８・・・・・Ｐ形ＩｎＰ埋め込み層、
９・・・・・・ｎ形ＩｎＰ 埋め込み層、１ｏ・山・
Ａｎ ／ Ｓｎ電極、１１−−−−人ｎ／Ｚｎ電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 ぐ （久う （ｂ） （Ｃ） 第１図 ｕｉ） （ε）
造方法を説明するための断面図、第２図は従来の埋め込
み型ダブルへテロ構造レーザダイオードの製造方法を説
明するための断面図である。 １・・・・ ｎ形ＩｎＰ基板、２・・・・・ＩｎＧａＡ
ｓＰ活性層、３・・・−・Ｐ形ＩｎＰクラッド層、４・
・・・Ｐ形Ｉ ｎＧａ人ＳＰ電極コンタクト層、６・・
・・・・５１０２エツチングマスク、６・・・・・・プ
ラズマＣＶＤ法で堆積したＳｉ、Ｎ４膜、７・・・・・
・Ｚｎ拡散領域、８・・・・・Ｐ形ＩｎＰ埋め込み層、
９・・・・・・ｎ形ＩｎＰ 埋め込み層、１ｏ・山・
Ａｎ ／ Ｓｎ電極、１１−−−−人ｎ／Ｚｎ電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 ぐ （久う （ｂ） （Ｃ） 第１図 ｕｉ） （ε）
Claims (1)
- 一導電型を有する第一の半導体基板上に活性層となる第
二の半導体層と光閉じ込め層となる上記第一の半導体基
板と反対導電型を有する第三の半導体層を順次結晶成長
した後、前記活性層となる第二の半導体層と光閉じ込め
層となる第三の半導体層をストライプ状にエッチングし
て、第四の半導体層で上記ストライプ部を埋め込み、上
記ストライプ部を上記第四の半導体層で埋め込む前に、
堆積速度に異方性のある堆積手段を用いて上記ストライ
プ部側面に薄く、その他の部分に厚く拡散防止膜を堆積
する工程と、上記拡散防止膜を堆積した後に不純物拡散
を行って上記ストライプ部側面にのみ不純物を拡散する
工程と、拡散後に上記拡散防止膜を除去してから上記第
四の半導体層で上記ストライプ部を埋め込む工程とを有
することを特徴とする半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154585A JPS6215876A (ja) | 1985-07-12 | 1985-07-12 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154585A JPS6215876A (ja) | 1985-07-12 | 1985-07-12 | 半導体発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215876A true JPS6215876A (ja) | 1987-01-24 |
Family
ID=15587415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154585A Pending JPS6215876A (ja) | 1985-07-12 | 1985-07-12 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215876A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972238A (en) * | 1987-12-08 | 1990-11-20 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| US5029175A (en) * | 1988-12-08 | 1991-07-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser |
| JPH0380354U (ja) * | 1989-12-08 | 1991-08-16 | ||
| EP0750375A1 (fr) * | 1995-06-22 | 1996-12-27 | Alcatel Optronics | Procédé pour former un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur |
-
1985
- 1985-07-12 JP JP60154585A patent/JPS6215876A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972238A (en) * | 1987-12-08 | 1990-11-20 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| US5029175A (en) * | 1988-12-08 | 1991-07-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser |
| JPH0380354U (ja) * | 1989-12-08 | 1991-08-16 | ||
| EP0750375A1 (fr) * | 1995-06-22 | 1996-12-27 | Alcatel Optronics | Procédé pour former un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur |
| FR2735905A1 (fr) * | 1995-06-22 | 1996-12-27 | Alcatel Optronics | Procede pour fermer un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur |
| US5753524A (en) * | 1995-06-22 | 1998-05-19 | Alcatel Optronics | Method of forming a plateau and a cover on the plateau in particular on a semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232494A (ja) | 面発光素子およびその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| JPH077846B2 (ja) | 発光素子の製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| KR970009732B1 (ko) | 평면형 광검출기의 제조방법 | |
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6237913B2 (ja) | ||
| KR950006987B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPS61280687A (ja) | 埋め込み型発光ダイオ−ド | |
| JPS59231885A (ja) | 光半導体装置 | |
| JPS6344790A (ja) | 半導体レ−ザ装置 | |
| KR0138858B1 (ko) | 저문턱 전류 표면방출 레이저의 제조방법 | |
| JPS6021587A (ja) | 半導体レ−ザ装置 | |
| JPS59222984A (ja) | 半導体レ−ザ装置 | |
| JPH0213943B2 (ja) | ||
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6142184A (ja) | 半導体レ−ザ装置の製造方法 |