JPS6216014B2 - - Google Patents

Info

Publication number
JPS6216014B2
JPS6216014B2 JP53161422A JP16142278A JPS6216014B2 JP S6216014 B2 JPS6216014 B2 JP S6216014B2 JP 53161422 A JP53161422 A JP 53161422A JP 16142278 A JP16142278 A JP 16142278A JP S6216014 B2 JPS6216014 B2 JP S6216014B2
Authority
JP
Japan
Prior art keywords
heat treatment
semiconductor substrate
semiconductor
substrate
rays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53161422A
Other languages
English (en)
Other versions
JPS5587446A (en
Inventor
Kunihiko Hara
Yukio Tsuzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP16142278A priority Critical patent/JPS5587446A/ja
Publication of JPS5587446A publication Critical patent/JPS5587446A/ja
Publication of JPS6216014B2 publication Critical patent/JPS6216014B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は電気特性の優れた半導体装置の製造方
法に関するものである。
一般に、半導体装置は大別して半導体基板中に
選択的に原子価の異なる元素を熱的または物理的
にドープする工程と、所望の機能を構成するため
の配線金属作成工程と、必要に応じて、半導体素
子部を絶縁薄膜で覆うパツシベーシヨン工程とを
経て製造されるのは周知の通りである。上記の各
工程の詳細は製造する半導体装置の種類によつて
それぞれ個別の条件を設定するのが一般的であ
る。一方、半導体装置に期待する機能は年を追つ
て複雑、高度かつ高精度なものとなり、特に集積
回路の分野においては、その期待を具体化するた
めに、使用する単位素子の種類も極めて豊富とな
つてきている。例えばバイポーラ型集積回路の場
合、トランジスタの種類も縦型、横型また半導体
基板自身をベース領域とするサブストレート型、
或はジヤンクシヨンFET型などが実際に使われ
ている。製造工程の技術の変化として半導体基板
中にドープする不純物元素の量を精密に制御する
必要から生まれたイオン注入技術が一般化し、ま
た、配線金属作成のときの半導体基板の汚染を避
けるためから電子ビーム蒸着装置が一般化し、ま
た特殊な合金配線薄膜作成の要求や、機械的性質
の良好な薄膜を作成するための要求からスパツタ
リング技術が一般化してきた。また極最近では、
サブミクロン加工の基本的技術としての電子ビー
ム直接露光技術も工業的レベルに至らんとしてい
る。これらの個々の技術革新は、それぞれに半導
体装置の性能の再現性、信頼性、また単位素子の
集積化に貢献してきており、不可欠なものとなり
つつある。
しかしながら、それと相まつてこれらの新技術
の多くは半導体基板もしくは半導体基板と絶縁膜
との界面に対し一般的に悪影響をもたらすもので
ある。例えば、イオン注入技術によつて特定不純
物元素をイオン注入すれば、半導体と絶縁膜の界
面に多くの準位が発生し、半導体基板中にも多数
の格子欠陥が発生する。電子ビーム蒸着やスパツ
タリング蒸着によつても同様に半導体基板表面絶
縁膜の界面は破壊され、電子ビームによる直接露
光に於ても同様な悪影響が残る。その為、半導体
素子製造の各過程で、これらの悪影響をとりのぞ
く為の熱処理の方法が、従来にも増して半導体装
置の性能を高めるために重要なものとなつてき
た。しかしながら、多くの工程を経て製造される
半導体装置の性能は単に熱処理の改良だけで十分
に回復できるものばかりとは限らず、例えば前記
の横型バイポーラトランジスタやサブストレート
型バイポーラトランジスタの電流増幅率などは、
例えばスパツタリングによる悪影響に極めて敏感
で、たとえ移転やスワール等の結晶欠陥のない半
導体基板を使用しても本来純粋の半導体物理学上
得られるべき値は殆ど得ることができなかつた。
また半導体基板と絶縁膜との界面で発生するPN
接合の漏れ電流も前記の広義の欠陥に敏感で、特
に高密度集積回路にあつては、これが十分小さい
値となる熱処理は困難であつた。
本発明は前記の欠点を克服するための全く新規
な熱処理の方法を提供するものである。本発明者
等によれば、少なくとも1個のPN接合を含み、
このPN接合を設けた側の基板表面上に必要とす
る薄膜層を形成した半導体素子基板に、X線また
はγ線を照射し、然る後、非酸化性の温度雰囲気
中でのこの基板を熱処理すると、X線またはγ線
を照射せずに熱処理した場合に比較して、素子特
性が著しく向上するという事実を発見した。
本発明は、上記点に鑑みてなされたもので、少
なくとも一個以上のPN接合を含むトランジスタ
素子領域を形成した半導体基板を設け、そのPN
接合を形成した側の基板表面上にスパツタ処理に
て薄膜層を形成した後、この半導体基板にX線ま
たはγ線などの放射線を所定量照射し、その後非
酸化性でかつ300℃〜600℃の範囲の温度雰囲気中
においてその半導体基板に熱処理を施こすことを
特徴とする半導体装置の製造方法を提案するもの
である。
これによつて、本発明では、各種処理工程、と
りわけスパツタ処理工程において与えられた半導
体基板中の結晶欠陥等を解消して一層安定した基
板回復状態を得ることができ、スパツタ処理後の
熱処理だけで得られるものに比べて、格段に優れ
た電気特性を有する半導体装置が得られるように
なる。
以下、実施例に基いて本発明を詳細に説明す
る。本発明に適用できる半導体装置は、少なくと
も1つ以上のPN接合を有する半導体基板からな
る装置であり、好ましくはバイポーラ型トランジ
スタ、特にラテラル型トランジスタを有する半導
体装置を利用すると効果的である。以下、そのラ
テラル型トランジスタを有する半導体装置を代表
例として説明する。第1図に示されるのはラテラ
ル型トランジスタを備えた半導体装置の断面図で
ある。1は半導体基板本体で、エピタキシヤル成
長させたN型シリコン層2を有するものである。
3はP+型の分離層、4はエミツタ領域及びコレ
クタ領域形成用のP型層で、N型層2と共にPNP
型トランジスタを構成してある。5はシリコン熱
酸化膜、6はアルミニウムからなる配線用金属
で、この場合電子ビーム蒸着技術を用いて形成
し、その後熱処理を行つてオーミツク接触をとつ
てある。7は絶縁被膜で、この場合スパツタリン
グによつて二酸化硝素の被膜が形成してある。8
は電極取出し孔である。
上記したような構成のトランジスタは、本発明
の一実施例によれば次のような方法によつて製造
される。すなわち、所定の拡散操作を終了後、ベ
ース、エミツタ、及びコレクタ用の各配線用金属
6を電子ビーム蒸着方法を用いて形成し、その後
熱処理を行つてオーミツク接触をとつた後、スパ
ツタリングによつて二酸化硝素の被膜7を形成す
る。そして必要な箇所にアルミニウムから配線用
金属6まで達する開孔8を形成し、その後再び熱
処理を施す。なお、この熱処理は省いてもよい。
続いて、タングステン管球を用い、管電圧100KV
でもつて集積線量として約20〜80mrad、好まし
くは40mrad程度の白色X線を半導体基板表面に
照射し、その後水素と窒素とを混合(例えば水素
10%、窒素90%)してなる約400℃の非酸化性の
熱雰囲気中で約30分間熱処理を行うものである。
また、第2図に示す特性図は、上記した各処理
を施した工程毎の、トランジスタの電流増幅率及
びコレクタ・エミツタ間の逆方向漏れ電流の変動
を示すものである。第2図中、電流増幅率の変動
は等差関係で、また逆方向漏れ電流の変動は対数
関係で示してある。これによれば、配線用金属6
の形成後の電流増幅率を100としたとき、スパツ
タ工程で絶縁被膜を形成して基板表面の保護をし
た後、従来と同様に熱処理方法で電流増幅率を改
善したときには約80%までの回復が限界であつ
た。それに対し、本発明のように一担X線を照射
することによつて、それは再び約38%のレベルま
で減少するが、その後熱処理を施すことによつて
115%程度まで大幅に回復させることができた。
また、コレクタ・エミツタ間の逆方向漏れ電流
についても第2図に示した。これによれば、配線
用金属形成後の漏電流を1としたとき、スパツタ
工程後に熱処理を施すだけの場合に比べて、X線
照射工程及び熱処理工程を施すことにより漏れ電
流を格段に低下させることができた。
ところで、配線用金属形成工程まで終了した半
導体素子基板においては、素子の形成されている
側の基板表面近傍、および絶縁膜と半導体基板と
の界面には、不純物元素のドーピング時に発生す
る格子歪や熱歪、或は金属蒸着時に発生する界面
準位や、オーミツク接触をとるための金属・半導
体化合物と基板との格子のミスフイツトに起因す
る準位など様々の形の広義の欠陥が複雑に結合し
て残留し、本来、設計上、期待される電気特性は
得られない。しかし、この素子基板表面に一担X
線(またはγ線)を照射することによつて、残留
する安定、または不安定な欠陥を均一に分散さ
せ、その後例えばVn+Om型のいわゆる熱的誘起
欠陥の発生しない程度の比較的低い温度で熱処理
することによつて、表面および界面の格子の再配
列を行わせしめることができ、従来の単なる熱処
理では得られなかつた優れた電気特性の改善、例
えば電流増幅率や漏れ電流の著しい改善効果が得
られるものである。
ここで、本発明者等の実験によれば、X線照射
に際し、その照射量を約20mrad以下に設定する
と、素子特性の改善効果が急激に小さくなり、他
方その照射量を約80mrad以上に設定すると、各
種欠陥の絶対量が増大しすぎ、素子特性が今以上
に悪化する傾向にあることが認められた。それゆ
え、X線照射強度との関連もあるが、そのX線の
照射量は20mrad〜80mrad、特に40mrad前後が
好ましいのを確認した。また、X線よりさらに波
長の短いγ(ガンマ)線でも同様の効果が得られ
ることが分つた。
さらに、本発明者等の実験によれば、X線照射
後の熱処理に際し、その熱雰囲気の温度、その熱
処理時間、及び素子特性の改善効果の関係を調べ
た結果、300℃以下の温度に設定した場合、その
熱処理時間を充分長く(例えば3時間)与えない
限り素子特性の充分な改善効果が得られず、実用
的見地からして好ましくないことが分つた。他
方、600℃以上に温度を設定した場合には、Vn+
Om型の熱的誘起欠陥が素子基板内に生じてしま
い、素子特性が悪化していく傾向にあつた。それ
ゆえ、前工程であるX線照射の程度にも関連する
が、熱雰囲気の温度は300℃〜600℃、好ましくは
400℃〜450℃程度の領域に設定するのが、熱処理
時間の短縮及び素子特性の改善効果の両点からみ
て適当であることを確認した。
なお、上述の実施例では、少なくとも1つ以上
のPN接合を有する半導体装置として、より効果
の大きなラテラル型PNPトランジスタを例にとつ
て説明したが、これに限らずPN接合を機能部分
として利用するダイオードや他の構造のトランジ
スタ等でも若干効果の差はあるが、充分適用でき
る。また、その半導体装置は単一素子構造でも、
また複数素子を有する複合構造でも同様に適用で
きる。
また、表面保護膜に代えて必要とする薄膜層を
有する半導体装置に対しても同様に適用できる。
また、上述の実施例ではタングステンターゲツ
トのX線管球を使用してX線照射を行う場合につ
いて述べたが、本発明はX線の線質には大きく依
存せず、X線管球の種類を問わない。また、X線
に限らずもつと波長の短いγ線でも良い。
以上述べたように本発明では、少なくとも一個
以上のPN接合を含むトランジスタ素子領域を形
成した半導体基板を設け、そのPN接合を形成し
た側の基板表面上にスパツタ処理にて薄膜層を形
成した後、この半導体基板にX線またはγ線など
の放射線を所定量照射することにより、それまで
の処理工程において与えられてきた、とりわけス
パツタ処理工程で与えられた、半導体基板を残留
する安定または不安定な欠陥を均一に分散させる
ようにし、その後、非酸化性でかつ300℃〜600℃
の範囲の温度雰囲気中においてその半導体基板に
熱処理を施こすことによつて、基板表面および界
面の格子の再配列を効果的に行わせ安定した基板
回復状態を得ることができ、これによつてスパツ
タ処理後に単なる熱処理だけで得られるものに比
べて漏れ電流特性や電流増幅率などの点で格段に
優れた電気特性をもつ半導体装置が得られるよう
になるという効果がある。
【図面の簡単な説明】
第1図は本発明方法を利用したラテラル型トラ
ンジスタの要部断面図、第2図は第1図に示すラ
テラル型トランジスタの電気特性を示す特性図で
ある。 1……半導体基板本体、2……N型層、4……
P型層、5……シリコン熱酸化膜、6……配線用
金属、7……薄膜層の要部をなす絶縁被膜。

Claims (1)

    【特許請求の範囲】
  1. 1 少なくとも一個以上のPN接合を含むトラン
    ジスタ素子領域を形成した半導体基板を設け、そ
    のPN接合を形成した側の基板表面上にスパツタ
    処理にて薄膜層を形成した後、この半導体基板に
    X線またはγ線などの放射線を所定量照射し、そ
    の後非酸化性でかつ300℃〜600℃の範囲の温度雰
    囲気中においてその半導体基板に熱処理を施こす
    ことを特徴とする半導体装置の製造方法。
JP16142278A 1978-12-25 1978-12-25 Manufacture of semiconductor device Granted JPS5587446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16142278A JPS5587446A (en) 1978-12-25 1978-12-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16142278A JPS5587446A (en) 1978-12-25 1978-12-25 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5587446A JPS5587446A (en) 1980-07-02
JPS6216014B2 true JPS6216014B2 (ja) 1987-04-10

Family

ID=15734792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16142278A Granted JPS5587446A (en) 1978-12-25 1978-12-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5587446A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119711U (ja) * 1991-04-10 1992-10-27 しげる工業株式会社 自動車における香り放出装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204524A (ja) * 1986-03-04 1987-09-09 Nec Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146882A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochi oyobisono seizohoho

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119711U (ja) * 1991-04-10 1992-10-27 しげる工業株式会社 自動車における香り放出装置

Also Published As

Publication number Publication date
JPS5587446A (en) 1980-07-02

Similar Documents

Publication Publication Date Title
US3747203A (en) Methods of manufacturing a semiconductor device
JPH0727965B2 (ja) 埋込みSiO▲下2▼層を含む装置の製造方法
JPH03129832A (ja) アニーリング
US3607449A (en) Method of forming a junction by ion implantation
JPS6025894B2 (ja) イオン打込みを用いた半導体装置の製造方法
US4154625A (en) Annealing of uncapped compound semiconductor materials by pulsed energy deposition
US3925106A (en) Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance
US3730778A (en) Methods of manufacturing a semiconductor device
JPS59920A (ja) 半導体装置の製造方法
JPS6066814A (ja) 半導体デバイスの製造方法
US3513035A (en) Semiconductor device process for reducing surface recombination velocity
JPS60501927A (ja) 浅い接合の半導体デバイス
JPS61274386A (ja) 3−5半導体デバイスを製造する方法
US3929512A (en) Semiconductor devices
JP3165051B2 (ja) 半導体素子のウェル形成方法
JPH09260639A (ja) シリコン半導体装置の製造方法
US3580745A (en) Semiconductor device
JPS6227727B2 (ja)
JPH0334649B2 (ja)
US3704178A (en) Process for forming a p-n junction in a semiconductor material
JPS6119103B2 (ja)
JP3450163B2 (ja) 半導体装置の製造方法
JPS582067A (ja) 半導体装置の製造方法
JP3035941B2 (ja) ▲iii▼―▲v▼族化合物半導体装置の製造方法
JP2664416B2 (ja) 半導体装置の製造方法