JPS6216023B2 - - Google Patents
Info
- Publication number
- JPS6216023B2 JPS6216023B2 JP57192023A JP19202382A JPS6216023B2 JP S6216023 B2 JPS6216023 B2 JP S6216023B2 JP 57192023 A JP57192023 A JP 57192023A JP 19202382 A JP19202382 A JP 19202382A JP S6216023 B2 JPS6216023 B2 JP S6216023B2
- Authority
- JP
- Japan
- Prior art keywords
- design change
- chip
- module
- terminal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/641—Adaptable interconnections, e.g. fuses or antifuses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Credit Cards Or The Like (AREA)
Description
この発明は、集積回路チツプを電気的接続及び
機械的補強のために接着することができる集積回
路チツプ・モジユール（より一般的にはパツケー
ジとして知られている。）に関する。このチツ
プ・モジユール内にはチツプ回路の永久的な電気
的な接互接続が形成されており、そして、例え
ば、コンピユータや他の電子機器などのシステム
の他の回路へ電気的接続を行う。さらに詳細に
は、この発明は、チツプ・モジユールの最初の設
計後またはその組立の後に行われるチツプ・モジ
ユール内の設計変更を行うための集積チツプ・モ
ジユールの設計変更構造に関する。 最近、チツプは、単一のチツプ上に数百または
数千の個別の能動装置（トランジスタ）が設計さ
れている。チツプから他のチツプへ、そしてチツ
プを有する電子機器へ信号伝送のやりとりを行う
ためには、非常に多数の電気的接続が必要とされ
る。このような目的に適合するチツプ・モジユー
ルは非常に複雑であるため、とりわけ、チツプ・
モジユールが数個から数百個程度の同じ大きさの
チツプを持つ場合、チツプ・モジユール（または
パツケージ）の変更のための手段は非常に少な
い。今まで、このような変更は設計変更
（Engineering Change）として知られており、設
計変更に伴う配線の設置または削除は、前もつて
設計変更線またはコネクタという形でチツプ・モ
ジユールの上面に形成された結線により行われて
いる。 電子実装技術における設計変更とは、チツプ・
モジユール上のチツプを個別に取外し、そして、
置き換えることができる処置である。さらに、カ
ードまたはボードと呼ばれているチツプ・モジユ
ール内の電気的接続網を物理的に付加し、削除
し、変更することができる処置である。設計変更
は、設計エラーを修正するため、および、新規な
または代替の配線網を試験する場合のチツプ・モ
ジユールの発展段階の途中に必要である。チツプ
の信号端子からパツケージ配線回路網への結線を
削除したり、その信号端子から他の回路網または
所望のチツプ端子へ配線を変更するためには特別
な技術が要求される。設計変更の主な特徴は、チ
ツプ・モジユール内の欠点を持つ配線網の修理を
達成する手段を与えることである。製造の際にお
いて、このような修理手段は生産性を高めるため
に使用される。新規な相互接続を形成するために
使用される線は設計変更線（EC線）と呼ばれて
おり、永久的な相互接続の特性を変更する技術は
設計変更構造（ECスキーム）と呼ばれている。 固体素子装置の技術の初期から、個々の装置は
カードやボード上のエツチングされた線により相
互接続されていた。固体素子装置は金属の容器内
に密封されるか、または、セラミツク・モジユー
ル上に取付けられ、そして、これらの容器または
モジユールはカードに差し込まれてハンダ付けさ
れた。固体素子装置が垂直に取付けられたカード
またはボードの裏面には、ピンが設けられて配線
の結線の電気的試験のために用いられた。回路網
の変更は、カードまたはボードの裏面上のピンの
間に配線される個別配線により達成される。回路
への接続は、線をピンにハンダ付けするかワイヤ
ラツピングすることにより行なわれ、永久的な線
の削除は、回路のカードから切断または穴あけを
することにより行われた。 シリコン・チツプ上への固体素子装置の集積化
は、接続の数の増加を生じ、各チツプはフライン
グ線またはフライング・ピンを有するプラスチツ
クまたはセラミツクのモジユール内に密封され
た。これらの線またはピンは、チツプを相互接続
する回路カード上の端子部にハンダ付けされた。
集積装置を実装する進んだ方法として、マルチチ
ツプ・セラミツク・モジユールが使用されてい
る。複数のチツプがセラミツク基板にＣ−４
（Controlled collapse chip connection）技術を
用いてハンダ・ボールにより直接取付けられた。
実装技術の現在水準としては、CHMT、CHMT
−３、１、89、19 80、IEEE Trans.の“IBM
Multichip Multilayer Ceramic Modules for
LSI Chips−Design for Performance and
Density”にB.T.ClarkとY.M.Hillにより開示さ
れるもの及び米国特許第4150421号が例示され
る。設計変更構造は、チツプの信号端子間に位置
するEC端子（修正端子）と、セラミツク基板ま
たは印刷回路カードの内部配線に接続するバイア
とを使用する。全ての信号端子は、チツプの下側
から扇状に修正端子へ突出している。チツプを囲
む修正端子とモジユールまたはカードの相互接続
線へのバイアとの接続は、狭い削除しやすい帯に
より形成されている。カードまたは基板内の回路
の変更は、削除しやすい帯を削除し、そして、個
別配線を修正端子に接着し、この個別配線の他端
を同様の修正端子へ配線して接着することにより
行なわれる。この技術分野では、個別配線を用い
た設計変更構造は今まで広く用いられていた。 構造的な回路カード上に用いられる端子と線の
大きさは、セラミツク・モジユールの端子及び線
よりも数倍大きく、接続及び削除技術が異なる。
例えば、削除技術については、機械的な切断がカ
ードに用いられ、レーザ蒸発がセラミツク・モジ
ユールに用いられる。接続技術については、普通
ハンダ付により構造的なカードに線が接続され、
一方、超音波接着によりセラミツク・モジユール
の端子に線が接続される。 米国特許第4254445号には、設計変更線をモジ
ユールの上表面上に直交且つ階層的に配置して、
フライ線が短く、そして、低抵抗、低誘導結合を
有し、占有体積を小さくする考えが開示されてい
る。これは多くの線が存在する所の混雑さを最小
にする。 IBMテクニカルデイスクロージヤブリテン
Vol.11、No.８、ページ3624（1979年２月）の
Jarvela等による「配線能力の増強」には、いく
つかの異なる層の上に積上げることができる信号
２のためのｘ、ｙ平面を有するMLC構造が開示
されている。任意のバイア５の考えが述べられて
いる。しかし、このような構造において十分に利
用できることが可能な設計変更線についての説明
はない。 米国特許第3277347号の「電気回路パネルボー
ド」には、構成部品のための配線路を供給するよ
うに構成される埋め込まれた導体のｘ−ｙ行列を
有するｘ、ｙパネルボードが開示されている。こ
れの１つの目的は、一度選ばれて動作するように
形成された回路を、根本的に、あるいは元の回路
とつり合うように付加的構成部品を装着すること
ができるように簡潔且つ都合よく変更できる電気
回路パネルボードを提供することである。 米国特許第4150421号の「多層印刷回路ボー
ド」には、端子と、バイアの代りのスルーホール
との改良が開示されている。これの１つの目的
は、配線パターンの変更が、LSIなどのような多
リード構成部品が取付けられた後でも容易に、都
合よく、能率よく行なえる多層印刷回路ボードを
提供することである。変更はフアン−アウト領域
の上面で行なわれる。第６列の第25乃至第41行
に、第２図中の修正端子７′からランド９を表面
上の矢印の所で切り離すと、埋め込まれた線が上
側の印刷回路ボード１から切り離されることが開
示されている。 米国特許第4136356号の「行列回路のための配
線基板」には、構成部品の配線のためのｘ−ｙ導
体を埋入する技術が開示されている。 前述の米国特許第4150421号には、均一の間隔
で離間しているＸ線及びＹ線を周期的に分断する
とともに、各分断点から上表面上の橋絡結合子に
平行に線を上昇させるという考えは、開示されて
いない。この発明により得られる利点は、必要と
される設計変更線の数を減少することを含む。こ
の発明は、この従来の技術から全く示唆されるも
のでない。 従来からコンピユータ内の複数のチツプを支持
するマルチ−チツプ・モジユールにおいて、個別
配線による設計変更構造が使用されていることを
前述した。これをさらに説明する。設計におい
て、チツプ間隔は、ある程度はEC端子の数の必
要さと、設計変更線を一つのチツプ位置から他の
チツプ位置へ配線するチヤネルとから決定され
た。配線工程のため、自動配線装置は各設計変更
線をそのあらかじめ定められた配線に形成する。
ポリイミドで被覆された線の端はアークで剥がさ
れてEC端子に超音波接着により接着される。 マルチ−チツプ・モジユールにおいて、１つの
チツプ当り何十かのEC端子がチツプの４つの側
部にそれぞれ２列に配設されている。どんな２つ
のチツプ間のＸまたはＹ方向には配線チヤネルの
３つの層（Ａ、Ｂ及びＣと示される）がある。各
チヤネルは１mmの幅より小さい大きさである。上
側チヤネルＡ及び下側チヤネルＣは、レーザ削除
のためのフアン・アウト帯により部分的に遮断さ
れている。１つの層上の２つのチツプ間に数本の
線を含むことができ、自動線接着機により線のい
くつか積み重ねられた層内の異なるチヤネル内に
置くことができる。EC端子の層は、モリブデ
ン／アルミナ・サーメツト、ニツケルまたは金か
らなり、0.3mm×0.3mmの大きさである。 テスト中及びシステムの機能評価サイクル中に
おける設計変更は次の２つの目的のために行なわ
れる。 (1) 欠陥のある信号線の取り換え。 (2) 設計エラーを修正する結線、または、新しい
回路設計を構成する新規な結線を作る。 複数の処理ステツプが設計変更サイクルに含ま
れている。チツプ・モジユールの基板の組立後、
DCテストが行なわれて、基板が修理可能である
かどうか判断され、もし修理可能ならば、修理可
能な線の数と位置が決められる。欠陥を持つ線の
あらかじめ決められた数は、基板製造と必要性に
依存して受容できる水準として設定される。これ
ら欠陥をもつ線は基板を電気的に正常にするため
に修理される。欠陥のある結線は次の２つのステ
ツプで個別配線に置換えられる。 ａ EC端子から内部相互接続バイアへのフアン
−アウト線が削除される。この線の削除は、パ
ルス発生するルビーレーザによつて行われる。
これは、このEC端子を配線網から隔離する。 ｂ この、EC端子は個別配線が接続される。自
動装置による超音波接着が行われる。この自動
装置は、適当な配線チヤネル内に線を配線し、
そして線の端を他の端子に接着する。 修理のための設計変更が完了した後、チツプは
チツプ・モジユールへＣ−４技術のハンダ・ボー
ルにより接続され、チツプ・モジユールは機能テ
ストへ送られる。これは、チツプ・モジユールの
動作特性をチエツクして改良を行うために行なわ
れる。現存する結線中に行なわれる変更が決めら
れ、そして、チツプ・モジユールは設計変更配線
のために返送される。 前述したように、個別配線はこの処置で修理の
ために用いられる。典型的な設計変更サイクルの
ためにシステム内で用いられる設計変更線の１チ
ツプ・モジユールあたりの数は何十である。設計
変更の処置と機能テストは数回、実行される。テ
ストの各サイクル中に、付加的変更が行なわれ、
そして、テストのサイクルの終りには、個別配線
の総数は数百となるであろう。設計変更配線は以
下の規側により行なわれる。 (1) 可能な限り最短の径路 (2) 最小回数の直角な屈折 (3) 設計変更配線チヤネルの利用度 前述において、従来の設計変更構造の設計変更
の技術の基礎と、その他の従来技術が説明され
た。従来において、重要な性能や密度の増強が遂
行される。論理チツプやキヤツシユ・チツプが、
速度、１チツプ上の回路数、各チツプ当りのＩ／
Ｏの数やオフ・チツプ・ドライバーの立上がり時
間等の観点から変更されるであろう。さらに、よ
り厳しい電気的または物理的要求がチツプを支持
するためにチツプ・モジユールに課されるであろ
う。より多くのＩ／Ｏ信号が各モジユールに接続
されなければならないようになり、このため、モ
ジユール上により多くのモジユール配線とより多
くの設計変更線とが必要となるだろう。将来のモ
ジユールの使用において、モジユール上の個別配
線を用いた設計変更線に対する別の大きな問題と
して、電気結合雑音の大きさがある。１つの設計
変更配線チヤネル内に、３本の設計変更線まで水
平に１つの層を形成するように配置することがで
き、そして、１つの与えられたチヤネル内に４層
まで設けることができる。 あるシステムにおいて、受信回路に対する直流
雑音の余裕は260ｍＶである。セラミツク基板内
に埋め込まれた信号線に対しては、設計は結合雑
音として80ｍＶを当てがつている。しかしなが
ら、結合雑音を300ｍＶ以内に保つために現在の
設計変更配線規則が現実に展開される時、個別配
線の設計変更構造を用いながら、結合雑音を80ｍ
Ｖの水準に維持するように設計することは困難で
ある。全雑音が受信回路の雑音限界を越える場
合、設計変更線は再配線される融通性を持つてい
る。より進んだシステムに対して、個別配線の設
計変更線の結合雑音は他の場合よりも大きい。こ
れは主としてオフ・チツプ・ドライバのより速い
立上がり時間及びチツプ上の回路密度により決め
られる大きなチツプ間隔のために必要とされる長
い結合線のためである。これらの２つの事項は、
２より僅かに小さい全結合係数Ｆを与える。 これに加えて、より進んだシステムに対するフ
アン−アウト層は、水平及び垂直の両次元におけ
るより多くの結線のため、前述のシステムより多
くの雑音を発生しやすい。このため、個別配線の
設計変更線内の全体的に統計的な重みを付けられ
た雑音は、同じチツプ間隔数の前述のシステムに
対するよりも高い２の平均係数に近づく。現在の
設計変更配線規則は、最大雑音が明らかに受容す
ることのできない600ｍＶに近づいている。結合
雑音は、将来のシステムに対してはここで述べた
ものよりもさらに高いであろう。これらの関心
が、将来の進んだシステムに対して結合雑音の量
を減少することのできる代りの設計変更構造の発
展を動機付けた。モジユール配線内の余りの部分
を利用した集積化された設計変更構造が提案され
た。それを以下に説明する。 前節において、将来のシステムでは、個別配線
がもはや達成できない程度までに、設計変更線間
の結合雑音を減少することが必要であることが示
された。結合問題は、個別配線が互いに平行に１
乃至２cm以上の距離を走るとき大変重要な問題と
なる。いくつかの高価な個別配線、例えば、トラ
イ・リード線、ツウイステツド・ペア線、同軸線
等が、この問題を解決するために提案されてい
る。これらの全ての解決方法は、例えば製造の問
題、屈曲の問題、一本の線毎に２つ以上の接続点
を設けること、接地線が電気的に良好に接続され
ているかどうかを決定すること、広いチヤネルの
必要性、束にされた同軸線を解き放すこと及びハ
ンダ付けを取ることなどに独特の問題を有する。
この発明の集積化された設計変更構造において
は、高価な個別配線や屈曲などを必要とせず、現
在使用中の装置を使用することができる。 以下、この発明を図示の実施例に基いて詳細に
説明する。 第１．１図乃至第２．６図は、この発明の一実
施例を示すものである。 第１．１図には、チツプ・モジユール９と、チ
ツプ・モジユール９上に従来のＣ−４ハンダ・ボ
ール技術を用いた図示しないハンダ・ボール接合
により支持されたチツプ１０乃至１５の配列とが
示されている。この場合、チツプ１０のＣ−４接
合は、この発明の新規な設計変更構造により、チ
ツプ１５のＣ−４接合に連結される。設計変更線
ECX及びECY（Ｘ及びＹ方向即ち、モジユール
９の平面内の直交する２方向）の配列は、モジユ
ール９の絶縁性基板を形成する絶縁体材料、好ま
しくはセラミツク材料内に埋め込まれている。埋
め込まれた設計変更線の配列のいくつか、例え
ば、ECX−０，ECX−１及びECY−１が、第１
２図中に示されている。第１２図は、この発明に
よる設計変更を行うために用いられる構成を説明
する目的のため、モジユール９内の設計変更線等
の導体を示している。モジユール９を構成する層
の内、最上の層はフアン−アウト層１７であり、
Ｃ−４接合から端子９３への接続を含む。端子９
３は、チツプ１０を囲んでおり（但し、第１１図
では１つのみが示されている。）、端子９５に接続
する薄膜金属接続ブリツジ９４を有する。端子９
５はバイア９６を経て、層１９内をＸ及びＹ方向
へ延びる本来の相互接続線、例えば、Ｘ−１に接
続している。層１７と層１９との間には、電力配
給層２０′と設計変更層１８とがある。設計変更
層１８は、例えばECX−０のようなＸ方向の設
計変更線ECXの平行配列を行うための上部分１
８Ｘと、例えばECY−１のようなＹ方向の設計
変更線ECYの平行配列を行うための下部分１８
Ｙとを有する。最下層には、電力供給を行う電力
導電体のもう１つの層２０がある。 第１．１図及びこの第１．１図には示されてい
ないＣ−４接合が示されている第１２図を加えて
参照する。今、チツプ１０のＣ−４接合９０は、
負荷から切り離されることを必要としている回路
に接続されていると仮定する。一方、チツプ１０
のＣ−４接合３８は、他のいかなる回路にも接続
されずに、Ｃ−４接合８０へ接続されているチツ
プ１５内の回路へ接続されるべき回路へ接続され
ているとする。問題は、設計変更線を、端子４１
（それ自身のバイア及びフアン−アウト線４０及
びバイア３９によりＣ−４接合３８に接続されて
いる。）から端子７５（バイア７６及び線７７及
びバイア７９によりＣ−４接合８０に接続されて
いる。）へ接続を行うことである。 Ｃ−４接合９０のハンダ・ボールは、バイア９
１へ接続されており、バイア９１はフアン−アウ
ト層１７の導体９２に接続されており、導体９２
はバイアを経て端子９３に接続されており、端子
９３はブリツジ９４により端子９５に接続されて
いる。端子９５は、バイア９６を経て、図の簡略
化のために図示されていないＣ−４接合９０の負
荷への結線を与える層１９内のＸ−Ｙ導体として
の相互接続線Ｘ−１に、接続されている。金属薄
膜のブリツジ９４は、レーザ削除または同様の切
断手段により切断される。 Ｃ−４接合３８とＣ−４接合８０との新しい接
続は、端子４１を絶縁性基板外の線であるフライ
線４４によりＣ−４接合３８のフアン−アウトか
ら端子４５へ接続することにより行われる。尚、
端子４は端子４２から切り離されている。端子４
５は、端子４５及び４７と、これらを接続する狭
い金属ブリツジ４６との組から構成される亜鈴型
リンク４５−４６−４７の一部を構成している。
リンク４５−４６−４７は、設計変更線ECY−
１中の切断可能な橋絡結合子としての役割を果す
ために与えらていれる。この場合、ブリツジ４６
は、端子４５を、端子４７とバイア４８と設計変
更線ECY−１の下側の線部分から切り離すため
に切断されている。端子４５は、バイア８４によ
り設計変更線ECY−１の上側の線部分に接続さ
れており、バイア４９を経て端子５０、ブリツジ
５１及び端子５２から構成される亜鈴型リンク５
０−５１−５２の端子５２に接続されている。端
子５０，５２及びブリツジ５２は金属導電体であ
つて、モジユール９の上表面に設けられている。
端子５０はバイア５３により設計変更線ECY−
１の次の線部分に接続されている。バイア５４
は、設計変更線ECY−１の前述の線部分の他端
に接続されていて、この他端を端子５５，５７及
びブリツジ５６（レーザ削除または同様の手段に
より切断されている。）から構成される亜鈴型リ
ンク５５−５６−５７の端子５５に接続してい
る。端子５７はバイア５８により第１２図中に示
される設計変更線ECY−１の最後の線部分へ接
続されている。 金属性の設計変更線ECY−１は、金属性の亜
鈴型リンク４５−４６−４７，５０−５１−５２
及び５５−５６−５７とこれらに付属する金属性
のバイア４８．８４，４９，５３，５４及び５８
とにより分断されていて、これら亜鈴型リンク及
びバイアは、モジユール９の絶縁性基板中に埋め
込まれている長い距離を持つ複数の線部分から構
成される本来の設計変更線を、最小の反射を生ず
る所望のインピーダンス特性を有する一本の線に
形成していることに注意すべきである。なぜなら
ば、インピーダンス特性がマツチされており、亜
鈴型リンク及びバイアは、その長さが設計変更線
ECY−１の埋入された長さに対して非常に小さ
く、伝送線特性にほとんどの影響を与えないから
である。第１．２図中には、同様に、設計変更線
ECX−０及びECX−１が示されている。１つの
好ましい実施例においては、第２．１図乃至第
２．６図に示すように、チツプ１０，１１，１
２，１３，１４及び１５の各々の下に、16本の前
述のような設計変更線の配列が、設計変更層の部
分１８Ｘ及び１８Ｙ内をＸ及びＹ方向へそれぞれ
延在するように設けられる。第２．１図乃至第
２．６図には、チツプ１０乃至１５のそれぞれに
対して、フアン−アウト・パターンの周囲に、亜
鈴型の設計変更のためのリンクが16個で一組のパ
ターンで示されている。第１．２図においては、
少数の接続を示すことにより、設計変更線の全て
の接続の機構の理解が容易となるようにするた
め、単に３つの設計変更線ECY−１，ECX−０
及びECX−１が示されており、もし、第１．２
図中に示されるモジユール９の部分内に48本のＸ
方向の設計変更線及び48本のＹ方向の設計変更線
が示される場合に生ずる混乱を回避している。 モジユール９の表面上の端子５５は、絶縁性基
板外の線であるフライ線５９による亜鈴型リンク
６０−８３−６１の近接する端子６０に接続され
ている。リンク６０−８３−６１のブリツジ８３
はレーザ削除により切断されている。端子６１
は、バイア６２により設計変更線ECX−１の左
端の不使用の線部分に接続されており、ここで構
成される最終的な設計変更線の構造から除外され
ている。端子６０はバイア６３により設計変更線
ECX−１の右側の線部分に接続されており、バ
イア６４を経て亜鈴型リンク６５−６６−６７の
端子６５、ブリツジ６６及び端子６７に接続され
ている。端子６７は、バイア６８を経てバイア６
９へ延びる設計変更線ECX−１の次の線部分に
接続されている。バイア６９の表面は、亜鈴型リ
ンク７０−７１−７２の端子７０に接続されてお
り、このリンク７０−７１−７２のブリツジ７１
はレーザ削除により切断されており、端子７０
は、設計変更線ECX−１の使用される線部分の
端となつている。端子７２は、設計変更線ECX
−１の不使用の線部分に接続するバイア７３に接
続されている。端子７０は絶縁性基板外のフライ
線７４によりチツプ１５のフアン−アウトの端子
７５に接続されている。端子７５は、バイア７６
によりフアン−アウト面内の線７７に接続されて
おり、そして、バイア７９及びチツプ１５のＣ−
４接合８０に接続されている。なお、端子７５は
端子８２から切離されている。このようにしてチ
ツプ１０のＣ−４接合３８からの接続が形成され
る。第１図のモジユール９の上表面の平面図であ
る第２．１図乃至第２．６図中にこの接続の詳細
が示されている。 第３図には、第１１図のモジユール９を、モジ
ユールの上表面上に置かれたチツプ８とコンデン
サＣと共に示している。モジユール９の最上層に
フアン−アウト層１７がある。次に電力配給層２
０′があり、この下に、Ｘ方向の設計変更線が設
けられる設計変更層の上部分１８Ｘと、Ｙ方向の
設計変更線が設けられる設計変更層の下部分１８
Ｙとがある。次に、Ｃ−４接合端子及びそのバイ
アとの間の本来の結線のために設けられるＸ方向
の相互接続線とＹ方向の相互接続線との層１９が
ある。モジユール９の最下層には、層１９を支持
する電力供給層２０がある。モジユール９の底面
には数百の接続ピン１１０の配列が固着されてお
り、モジユール９に信号と電力電圧を供給するよ
うになつている。 層１９内のＸ−１からＸ−Ｎまでの相互接続線
及びＹ−１からＹ−Ｎまでの相互接続線は、層１
８Ｘ及び１８Ｙ内の設計変更線と選択的に結合す
ることができる。従つて、設計変更線は同じ配線
場所で相互接続線と交替することができる。使用
される相互接続線に対する設計変更線の割合は選
択の問題である。 第４図には、モジユール９上にチツプ１１とチ
ツプ１５とが、第１．２図の様に示される配線と
共に示されている。この場合、最初チツプ１１の
フアン−アウト端子１２０は、チツプ１５のフア
ン−アウト端子１１５に接続されている。端子１
２０をチツプ１５のフアン−アウト端子１３９へ
接続する変更が決定された。第１段階は、最初の
接続を切断することである。従つて、端子１２０
と端子１０６との間のブリツジ接続１０５及び端
子１１５と端子１０９との間のブリツジ接続１１
４がレーザ削除または他の手段により切離され
る。切離しは手で同様に行うことができる。詳細
には、バイア１０７から層１９の図中右方向に延
びる相互接続線Ｘ−２、バイア２５０、相互接続
線Ｙ−３２、バイア１０８、端子１０９に至る最
初の回路から端子１２０及び端子１１５が切り離
される。モジユール９の絶縁性基板の外にあるジ
ヤンパー線またはフライ線１２１による新しい接
続は、端子１２０を亜鈴型リンク１２２−１２３
−１２４の端子１２２へ接続する。端子１２２は
バイア１２６により、層１８Ｘ内の設計変更線
ECX−３へ接続される。設計変更線ECX−３は
バイア１２７まで延びていて、亜鈴型リンク１２
８−２５１−１２９の端子１２８に接続してい
る。リンク１２８−２５１−１２９のブリツジ２
５１はレーザ削除または同様の手段で切断され、
バイア１３０から先の設計変更線ECX−３の線
部分が切離される。端子１２４から先のバイア１
２５も同様に切離される。ジヤンパー線またはフ
ライ線１３１は端子１２８から亜鈴型リンク１３
２−１３３−１３４の端子１３２に延びていて、
バイア２５２を経て設計変更層１８Ｙ内の設計変
更線ECY−３０に接続している。設計変更線
ECY−３０はバイア２５３に接続して亜鈴型リ
ンク１３５−１３６−１３７の端子１３５に接続
している。ブリツジ１３３及び１３６はレーザ削
除により切断されて設計変更線ECY−３０の余
分な線部分を切離している。端子１３５はジヤン
パー線またはフライ線１３８によりチツプ１５の
端子１３９に接続されている。端子１４１はブリ
ツジ接続１４０の部分をレーザ削除することによ
り端子１３９から切離されている。この第４図に
より、この発明による設計変更機構が詳細に説明
された。 第５図は、接着材１１２により枠１１１に支持
されたチツプ・モジユール９の斜視図を示すもの
である。チツプ・モジユール９はチツプ８の配列
を支持する。この場合、百個のチツプである。ピ
ン１１０がチツプ・モジユール９の底面に固着さ
れていて、チツプ・モジユール９を支持するボー
ド内の多数のソケツトに差し込まれて、チツプ・
モジユール９へ電力及び信号を供給し、また、チ
ツプ・モジユール９から信号を取り出す。 第６図は、第２．１図乃至第２．６図のチツ
プ・モジユールの小部分を示すもので、１つのチ
ツプＡの１隅の付近を詳細に示している。ここに
は、タイプ１接続、タイプ２接続、タイプ３接続
として知られているモジユール９の絶縁基板の外
にあるジヤンパー線またはフライ線による３つの
タイプの接続が示されている。タイプ１接続の一
例が、フアン−アウト端子１５４から設計変更層
１８Ｙ内のＹ方向へ延びる設計変更線ECY−９
へ接続した端子１５２へ接続するジヤンパー線１
５３により示されている。端子１５４は、レーザ
削除によりブリツジ１５５でバイア１５６から切
離されており、第１．１図及び第３図中に示す層
１９内のＸまたはＹ方向に延びた相互接続線から
切離されている。端子１５２はブリツジ１５１の
レーザ削除により設計変更線ECY−９の下方の
線部分に接続する亜鈴型リンク１５０−１５１−
１５２の端子１５０から切離されている。 タイプ２接続は、フライ線１６０による端子１
５９から端子１６１への接続により示されてい
る。端子１５９はフアン−アウト端子であり、ブ
リツジ１５８のレーザ削除によりバイア１５７
（層１９）から分離されている。亜鈴型リンク１
６１−１６２−１６３は層１８Ｘ内の設計変更線
ECX−６に接続されている。ブリツジ１６２は
レーザ削除により切断されている。 タイプ３接続は、亜鈴型リンク１６８−１６９
−１７０の端子１６８から亜鈴型リンク１６４−
１６５−１６６の端子１６６へのジヤンパー線１
６７の接続により示される。ブリツジ１６５及び
１６９はレーザ削除により切断されている。端子
１６４及び端子１６６は層１８Ｘ内の設計変更線
ECX−２の線部分に接続されており、端子１６
８及び端子１７０は層１８Ｙ内の設計変更線
ECY−１５の線部分に接続されている。 このようにして、タイプ３接続により設計変更
線の直角方向の屈折が与えられる。タイプ１接続
は、ＸまたはＹ方向に沿つたある列内の１つのチ
ツプの側から同じ列内にある他のチツプの同じ側
への接続である。タイプ２接続は、１つのチツプ
のＸまたはＹ側から他のチツプのＹまたはＸ側
（反対側）への接続を含む。 １つのチツプのＹ側から同じ列内の他のチツプ
のＹ側への設計変更接続を行うためには、第６図
中のタイプ１接続に示すように、ジヤンパー線を
フアン−アウト端子から適当な亜鈴型リンクの端
子へ単に接続すればよい。亜鈴型リンクのブリツ
ジは削除されている。２つのジヤンパー線または
フライ線が必要である。 １つのチツプのＹ側から同じ行内の他のチツプ
のＸ側への接続は、上記のタイプ１接続の次に簡
単な接続である。この場合はタイプ２接続であ
り、１本の線がチツプのＹ側のフアン−アウト端
子からＸ方向を向いた設計変更線の亜鈴型リンク
の端子へジヤンプして接続する。Ｘ方向を向いた
設計変更線の他端は、適当なフアン−アウト端子
にタイプ１接続でもつて接続される。前述の場
合、亜鈴型リンクのブリツジは削除される。 考えられる最も複雑な接続は、１つのチツプの
Ｘ側が他のチツプのＹ側へ接続され、そして、こ
れらのチツプが同じ行または列内にない場合であ
る。この場合、設計変更線は、前述のジヤンパー
線に第６図に示したタイプ３接続の直角なジヤン
パー線を加えた組合せにより形成される。この設
計変更接続を形成するには単に３つのジヤンパー
線と相応する削除とを必要とし、そして、全ての
ジヤンパー線はチツプの間隔よりも短い。 実際のモジユールにおいて、おおよそ11mmのチ
ツプ間隔毎に24本までのＸ方向の設計変更線とこ
れと交差する24本までのＹ方向の設計変更線を含
むか、または、チツプ・モジユール９が全部で
480本のＸ方向の設計変更線と480本のＹ方向の設
計変更線とを含むことがができきる簡潔な設計変
更構造が説明された。与えられた設計変更線の長
さの大部分は、基板の内部の制御された環境内に
埋め込まれているため、近接した線への電気的結
合の量は少ない。さらに、必要な全設計変更線の
総数に対して、この発明による設計変更構造によ
れば、従来の個別配線による設計変更構造に較べ
てモジユールの上表面の配線がずつと簡潔であ
り、このため、電気的結合の量をさらに少くする
ために、自由な方法で設計変更線を配置したり、
分離したりすることができる。 多層のセラミツク・モジユール内に集積化され
た設計変更配線を導入するためには、１対の設計
変更面または２つの信号層と基準面が必要であ
る。また、一対の設計変更面の上の絶縁層内に穿
設されなければならないバイアの数も増加する。 高性能のモジユールに必要な配線の数を予測す
るため、100チツプ・モジユールＡに対する設計
変更線の統計を使用した。１モジユール当りに必
要な設計変更線の平均数は558本であり、最も多
い場合で1144本である。設計変更の要求は、モジ
ユール当りのＩ／Ｏ信号の総数に従つて直線的に
増加するであろう。未来のモジユールの設計変更
線の要求数N2は現在の要求数N1から次のように
概算できる。 N2＝N1・（ｎ２／ｎ１） ここで、n2及びn1は１モジユール当りのＩ／Ｏ
信号の総数である。これは設計変更線の数の平均
の場合と最大の場合とで計算され表に示されて
いる。
機械的補強のために接着することができる集積回
路チツプ・モジユール（より一般的にはパツケー
ジとして知られている。）に関する。このチツ
プ・モジユール内にはチツプ回路の永久的な電気
的な接互接続が形成されており、そして、例え
ば、コンピユータや他の電子機器などのシステム
の他の回路へ電気的接続を行う。さらに詳細に
は、この発明は、チツプ・モジユールの最初の設
計後またはその組立の後に行われるチツプ・モジ
ユール内の設計変更を行うための集積チツプ・モ
ジユールの設計変更構造に関する。 最近、チツプは、単一のチツプ上に数百または
数千の個別の能動装置（トランジスタ）が設計さ
れている。チツプから他のチツプへ、そしてチツ
プを有する電子機器へ信号伝送のやりとりを行う
ためには、非常に多数の電気的接続が必要とされ
る。このような目的に適合するチツプ・モジユー
ルは非常に複雑であるため、とりわけ、チツプ・
モジユールが数個から数百個程度の同じ大きさの
チツプを持つ場合、チツプ・モジユール（または
パツケージ）の変更のための手段は非常に少な
い。今まで、このような変更は設計変更
（Engineering Change）として知られており、設
計変更に伴う配線の設置または削除は、前もつて
設計変更線またはコネクタという形でチツプ・モ
ジユールの上面に形成された結線により行われて
いる。 電子実装技術における設計変更とは、チツプ・
モジユール上のチツプを個別に取外し、そして、
置き換えることができる処置である。さらに、カ
ードまたはボードと呼ばれているチツプ・モジユ
ール内の電気的接続網を物理的に付加し、削除
し、変更することができる処置である。設計変更
は、設計エラーを修正するため、および、新規な
または代替の配線網を試験する場合のチツプ・モ
ジユールの発展段階の途中に必要である。チツプ
の信号端子からパツケージ配線回路網への結線を
削除したり、その信号端子から他の回路網または
所望のチツプ端子へ配線を変更するためには特別
な技術が要求される。設計変更の主な特徴は、チ
ツプ・モジユール内の欠点を持つ配線網の修理を
達成する手段を与えることである。製造の際にお
いて、このような修理手段は生産性を高めるため
に使用される。新規な相互接続を形成するために
使用される線は設計変更線（EC線）と呼ばれて
おり、永久的な相互接続の特性を変更する技術は
設計変更構造（ECスキーム）と呼ばれている。 固体素子装置の技術の初期から、個々の装置は
カードやボード上のエツチングされた線により相
互接続されていた。固体素子装置は金属の容器内
に密封されるか、または、セラミツク・モジユー
ル上に取付けられ、そして、これらの容器または
モジユールはカードに差し込まれてハンダ付けさ
れた。固体素子装置が垂直に取付けられたカード
またはボードの裏面には、ピンが設けられて配線
の結線の電気的試験のために用いられた。回路網
の変更は、カードまたはボードの裏面上のピンの
間に配線される個別配線により達成される。回路
への接続は、線をピンにハンダ付けするかワイヤ
ラツピングすることにより行なわれ、永久的な線
の削除は、回路のカードから切断または穴あけを
することにより行われた。 シリコン・チツプ上への固体素子装置の集積化
は、接続の数の増加を生じ、各チツプはフライン
グ線またはフライング・ピンを有するプラスチツ
クまたはセラミツクのモジユール内に密封され
た。これらの線またはピンは、チツプを相互接続
する回路カード上の端子部にハンダ付けされた。
集積装置を実装する進んだ方法として、マルチチ
ツプ・セラミツク・モジユールが使用されてい
る。複数のチツプがセラミツク基板にＣ−４
（Controlled collapse chip connection）技術を
用いてハンダ・ボールにより直接取付けられた。
実装技術の現在水準としては、CHMT、CHMT
−３、１、89、19 80、IEEE Trans.の“IBM
Multichip Multilayer Ceramic Modules for
LSI Chips−Design for Performance and
Density”にB.T.ClarkとY.M.Hillにより開示さ
れるもの及び米国特許第4150421号が例示され
る。設計変更構造は、チツプの信号端子間に位置
するEC端子（修正端子）と、セラミツク基板ま
たは印刷回路カードの内部配線に接続するバイア
とを使用する。全ての信号端子は、チツプの下側
から扇状に修正端子へ突出している。チツプを囲
む修正端子とモジユールまたはカードの相互接続
線へのバイアとの接続は、狭い削除しやすい帯に
より形成されている。カードまたは基板内の回路
の変更は、削除しやすい帯を削除し、そして、個
別配線を修正端子に接着し、この個別配線の他端
を同様の修正端子へ配線して接着することにより
行なわれる。この技術分野では、個別配線を用い
た設計変更構造は今まで広く用いられていた。 構造的な回路カード上に用いられる端子と線の
大きさは、セラミツク・モジユールの端子及び線
よりも数倍大きく、接続及び削除技術が異なる。
例えば、削除技術については、機械的な切断がカ
ードに用いられ、レーザ蒸発がセラミツク・モジ
ユールに用いられる。接続技術については、普通
ハンダ付により構造的なカードに線が接続され、
一方、超音波接着によりセラミツク・モジユール
の端子に線が接続される。 米国特許第4254445号には、設計変更線をモジ
ユールの上表面上に直交且つ階層的に配置して、
フライ線が短く、そして、低抵抗、低誘導結合を
有し、占有体積を小さくする考えが開示されてい
る。これは多くの線が存在する所の混雑さを最小
にする。 IBMテクニカルデイスクロージヤブリテン
Vol.11、No.８、ページ3624（1979年２月）の
Jarvela等による「配線能力の増強」には、いく
つかの異なる層の上に積上げることができる信号
２のためのｘ、ｙ平面を有するMLC構造が開示
されている。任意のバイア５の考えが述べられて
いる。しかし、このような構造において十分に利
用できることが可能な設計変更線についての説明
はない。 米国特許第3277347号の「電気回路パネルボー
ド」には、構成部品のための配線路を供給するよ
うに構成される埋め込まれた導体のｘ−ｙ行列を
有するｘ、ｙパネルボードが開示されている。こ
れの１つの目的は、一度選ばれて動作するように
形成された回路を、根本的に、あるいは元の回路
とつり合うように付加的構成部品を装着すること
ができるように簡潔且つ都合よく変更できる電気
回路パネルボードを提供することである。 米国特許第4150421号の「多層印刷回路ボー
ド」には、端子と、バイアの代りのスルーホール
との改良が開示されている。これの１つの目的
は、配線パターンの変更が、LSIなどのような多
リード構成部品が取付けられた後でも容易に、都
合よく、能率よく行なえる多層印刷回路ボードを
提供することである。変更はフアン−アウト領域
の上面で行なわれる。第６列の第25乃至第41行
に、第２図中の修正端子７′からランド９を表面
上の矢印の所で切り離すと、埋め込まれた線が上
側の印刷回路ボード１から切り離されることが開
示されている。 米国特許第4136356号の「行列回路のための配
線基板」には、構成部品の配線のためのｘ−ｙ導
体を埋入する技術が開示されている。 前述の米国特許第4150421号には、均一の間隔
で離間しているＸ線及びＹ線を周期的に分断する
とともに、各分断点から上表面上の橋絡結合子に
平行に線を上昇させるという考えは、開示されて
いない。この発明により得られる利点は、必要と
される設計変更線の数を減少することを含む。こ
の発明は、この従来の技術から全く示唆されるも
のでない。 従来からコンピユータ内の複数のチツプを支持
するマルチ−チツプ・モジユールにおいて、個別
配線による設計変更構造が使用されていることを
前述した。これをさらに説明する。設計におい
て、チツプ間隔は、ある程度はEC端子の数の必
要さと、設計変更線を一つのチツプ位置から他の
チツプ位置へ配線するチヤネルとから決定され
た。配線工程のため、自動配線装置は各設計変更
線をそのあらかじめ定められた配線に形成する。
ポリイミドで被覆された線の端はアークで剥がさ
れてEC端子に超音波接着により接着される。 マルチ−チツプ・モジユールにおいて、１つの
チツプ当り何十かのEC端子がチツプの４つの側
部にそれぞれ２列に配設されている。どんな２つ
のチツプ間のＸまたはＹ方向には配線チヤネルの
３つの層（Ａ、Ｂ及びＣと示される）がある。各
チヤネルは１mmの幅より小さい大きさである。上
側チヤネルＡ及び下側チヤネルＣは、レーザ削除
のためのフアン・アウト帯により部分的に遮断さ
れている。１つの層上の２つのチツプ間に数本の
線を含むことができ、自動線接着機により線のい
くつか積み重ねられた層内の異なるチヤネル内に
置くことができる。EC端子の層は、モリブデ
ン／アルミナ・サーメツト、ニツケルまたは金か
らなり、0.3mm×0.3mmの大きさである。 テスト中及びシステムの機能評価サイクル中に
おける設計変更は次の２つの目的のために行なわ
れる。 (1) 欠陥のある信号線の取り換え。 (2) 設計エラーを修正する結線、または、新しい
回路設計を構成する新規な結線を作る。 複数の処理ステツプが設計変更サイクルに含ま
れている。チツプ・モジユールの基板の組立後、
DCテストが行なわれて、基板が修理可能である
かどうか判断され、もし修理可能ならば、修理可
能な線の数と位置が決められる。欠陥を持つ線の
あらかじめ決められた数は、基板製造と必要性に
依存して受容できる水準として設定される。これ
ら欠陥をもつ線は基板を電気的に正常にするため
に修理される。欠陥のある結線は次の２つのステ
ツプで個別配線に置換えられる。 ａ EC端子から内部相互接続バイアへのフアン
−アウト線が削除される。この線の削除は、パ
ルス発生するルビーレーザによつて行われる。
これは、このEC端子を配線網から隔離する。 ｂ この、EC端子は個別配線が接続される。自
動装置による超音波接着が行われる。この自動
装置は、適当な配線チヤネル内に線を配線し、
そして線の端を他の端子に接着する。 修理のための設計変更が完了した後、チツプは
チツプ・モジユールへＣ−４技術のハンダ・ボー
ルにより接続され、チツプ・モジユールは機能テ
ストへ送られる。これは、チツプ・モジユールの
動作特性をチエツクして改良を行うために行なわ
れる。現存する結線中に行なわれる変更が決めら
れ、そして、チツプ・モジユールは設計変更配線
のために返送される。 前述したように、個別配線はこの処置で修理の
ために用いられる。典型的な設計変更サイクルの
ためにシステム内で用いられる設計変更線の１チ
ツプ・モジユールあたりの数は何十である。設計
変更の処置と機能テストは数回、実行される。テ
ストの各サイクル中に、付加的変更が行なわれ、
そして、テストのサイクルの終りには、個別配線
の総数は数百となるであろう。設計変更配線は以
下の規側により行なわれる。 (1) 可能な限り最短の径路 (2) 最小回数の直角な屈折 (3) 設計変更配線チヤネルの利用度 前述において、従来の設計変更構造の設計変更
の技術の基礎と、その他の従来技術が説明され
た。従来において、重要な性能や密度の増強が遂
行される。論理チツプやキヤツシユ・チツプが、
速度、１チツプ上の回路数、各チツプ当りのＩ／
Ｏの数やオフ・チツプ・ドライバーの立上がり時
間等の観点から変更されるであろう。さらに、よ
り厳しい電気的または物理的要求がチツプを支持
するためにチツプ・モジユールに課されるであろ
う。より多くのＩ／Ｏ信号が各モジユールに接続
されなければならないようになり、このため、モ
ジユール上により多くのモジユール配線とより多
くの設計変更線とが必要となるだろう。将来のモ
ジユールの使用において、モジユール上の個別配
線を用いた設計変更線に対する別の大きな問題と
して、電気結合雑音の大きさがある。１つの設計
変更配線チヤネル内に、３本の設計変更線まで水
平に１つの層を形成するように配置することがで
き、そして、１つの与えられたチヤネル内に４層
まで設けることができる。 あるシステムにおいて、受信回路に対する直流
雑音の余裕は260ｍＶである。セラミツク基板内
に埋め込まれた信号線に対しては、設計は結合雑
音として80ｍＶを当てがつている。しかしなが
ら、結合雑音を300ｍＶ以内に保つために現在の
設計変更配線規則が現実に展開される時、個別配
線の設計変更構造を用いながら、結合雑音を80ｍ
Ｖの水準に維持するように設計することは困難で
ある。全雑音が受信回路の雑音限界を越える場
合、設計変更線は再配線される融通性を持つてい
る。より進んだシステムに対して、個別配線の設
計変更線の結合雑音は他の場合よりも大きい。こ
れは主としてオフ・チツプ・ドライバのより速い
立上がり時間及びチツプ上の回路密度により決め
られる大きなチツプ間隔のために必要とされる長
い結合線のためである。これらの２つの事項は、
２より僅かに小さい全結合係数Ｆを与える。 これに加えて、より進んだシステムに対するフ
アン−アウト層は、水平及び垂直の両次元におけ
るより多くの結線のため、前述のシステムより多
くの雑音を発生しやすい。このため、個別配線の
設計変更線内の全体的に統計的な重みを付けられ
た雑音は、同じチツプ間隔数の前述のシステムに
対するよりも高い２の平均係数に近づく。現在の
設計変更配線規則は、最大雑音が明らかに受容す
ることのできない600ｍＶに近づいている。結合
雑音は、将来のシステムに対してはここで述べた
ものよりもさらに高いであろう。これらの関心
が、将来の進んだシステムに対して結合雑音の量
を減少することのできる代りの設計変更構造の発
展を動機付けた。モジユール配線内の余りの部分
を利用した集積化された設計変更構造が提案され
た。それを以下に説明する。 前節において、将来のシステムでは、個別配線
がもはや達成できない程度までに、設計変更線間
の結合雑音を減少することが必要であることが示
された。結合問題は、個別配線が互いに平行に１
乃至２cm以上の距離を走るとき大変重要な問題と
なる。いくつかの高価な個別配線、例えば、トラ
イ・リード線、ツウイステツド・ペア線、同軸線
等が、この問題を解決するために提案されてい
る。これらの全ての解決方法は、例えば製造の問
題、屈曲の問題、一本の線毎に２つ以上の接続点
を設けること、接地線が電気的に良好に接続され
ているかどうかを決定すること、広いチヤネルの
必要性、束にされた同軸線を解き放すこと及びハ
ンダ付けを取ることなどに独特の問題を有する。
この発明の集積化された設計変更構造において
は、高価な個別配線や屈曲などを必要とせず、現
在使用中の装置を使用することができる。 以下、この発明を図示の実施例に基いて詳細に
説明する。 第１．１図乃至第２．６図は、この発明の一実
施例を示すものである。 第１．１図には、チツプ・モジユール９と、チ
ツプ・モジユール９上に従来のＣ−４ハンダ・ボ
ール技術を用いた図示しないハンダ・ボール接合
により支持されたチツプ１０乃至１５の配列とが
示されている。この場合、チツプ１０のＣ−４接
合は、この発明の新規な設計変更構造により、チ
ツプ１５のＣ−４接合に連結される。設計変更線
ECX及びECY（Ｘ及びＹ方向即ち、モジユール
９の平面内の直交する２方向）の配列は、モジユ
ール９の絶縁性基板を形成する絶縁体材料、好ま
しくはセラミツク材料内に埋め込まれている。埋
め込まれた設計変更線の配列のいくつか、例え
ば、ECX−０，ECX−１及びECY−１が、第１
２図中に示されている。第１２図は、この発明に
よる設計変更を行うために用いられる構成を説明
する目的のため、モジユール９内の設計変更線等
の導体を示している。モジユール９を構成する層
の内、最上の層はフアン−アウト層１７であり、
Ｃ−４接合から端子９３への接続を含む。端子９
３は、チツプ１０を囲んでおり（但し、第１１図
では１つのみが示されている。）、端子９５に接続
する薄膜金属接続ブリツジ９４を有する。端子９
５はバイア９６を経て、層１９内をＸ及びＹ方向
へ延びる本来の相互接続線、例えば、Ｘ−１に接
続している。層１７と層１９との間には、電力配
給層２０′と設計変更層１８とがある。設計変更
層１８は、例えばECX−０のようなＸ方向の設
計変更線ECXの平行配列を行うための上部分１
８Ｘと、例えばECY−１のようなＹ方向の設計
変更線ECYの平行配列を行うための下部分１８
Ｙとを有する。最下層には、電力供給を行う電力
導電体のもう１つの層２０がある。 第１．１図及びこの第１．１図には示されてい
ないＣ−４接合が示されている第１２図を加えて
参照する。今、チツプ１０のＣ−４接合９０は、
負荷から切り離されることを必要としている回路
に接続されていると仮定する。一方、チツプ１０
のＣ−４接合３８は、他のいかなる回路にも接続
されずに、Ｃ−４接合８０へ接続されているチツ
プ１５内の回路へ接続されるべき回路へ接続され
ているとする。問題は、設計変更線を、端子４１
（それ自身のバイア及びフアン−アウト線４０及
びバイア３９によりＣ−４接合３８に接続されて
いる。）から端子７５（バイア７６及び線７７及
びバイア７９によりＣ−４接合８０に接続されて
いる。）へ接続を行うことである。 Ｃ−４接合９０のハンダ・ボールは、バイア９
１へ接続されており、バイア９１はフアン−アウ
ト層１７の導体９２に接続されており、導体９２
はバイアを経て端子９３に接続されており、端子
９３はブリツジ９４により端子９５に接続されて
いる。端子９５は、バイア９６を経て、図の簡略
化のために図示されていないＣ−４接合９０の負
荷への結線を与える層１９内のＸ−Ｙ導体として
の相互接続線Ｘ−１に、接続されている。金属薄
膜のブリツジ９４は、レーザ削除または同様の切
断手段により切断される。 Ｃ−４接合３８とＣ−４接合８０との新しい接
続は、端子４１を絶縁性基板外の線であるフライ
線４４によりＣ−４接合３８のフアン−アウトか
ら端子４５へ接続することにより行われる。尚、
端子４は端子４２から切り離されている。端子４
５は、端子４５及び４７と、これらを接続する狭
い金属ブリツジ４６との組から構成される亜鈴型
リンク４５−４６−４７の一部を構成している。
リンク４５−４６−４７は、設計変更線ECY−
１中の切断可能な橋絡結合子としての役割を果す
ために与えらていれる。この場合、ブリツジ４６
は、端子４５を、端子４７とバイア４８と設計変
更線ECY−１の下側の線部分から切り離すため
に切断されている。端子４５は、バイア８４によ
り設計変更線ECY−１の上側の線部分に接続さ
れており、バイア４９を経て端子５０、ブリツジ
５１及び端子５２から構成される亜鈴型リンク５
０−５１−５２の端子５２に接続されている。端
子５０，５２及びブリツジ５２は金属導電体であ
つて、モジユール９の上表面に設けられている。
端子５０はバイア５３により設計変更線ECY−
１の次の線部分に接続されている。バイア５４
は、設計変更線ECY−１の前述の線部分の他端
に接続されていて、この他端を端子５５，５７及
びブリツジ５６（レーザ削除または同様の手段に
より切断されている。）から構成される亜鈴型リ
ンク５５−５６−５７の端子５５に接続してい
る。端子５７はバイア５８により第１２図中に示
される設計変更線ECY−１の最後の線部分へ接
続されている。 金属性の設計変更線ECY−１は、金属性の亜
鈴型リンク４５−４６−４７，５０−５１−５２
及び５５−５６−５７とこれらに付属する金属性
のバイア４８．８４，４９，５３，５４及び５８
とにより分断されていて、これら亜鈴型リンク及
びバイアは、モジユール９の絶縁性基板中に埋め
込まれている長い距離を持つ複数の線部分から構
成される本来の設計変更線を、最小の反射を生ず
る所望のインピーダンス特性を有する一本の線に
形成していることに注意すべきである。なぜなら
ば、インピーダンス特性がマツチされており、亜
鈴型リンク及びバイアは、その長さが設計変更線
ECY−１の埋入された長さに対して非常に小さ
く、伝送線特性にほとんどの影響を与えないから
である。第１．２図中には、同様に、設計変更線
ECX−０及びECX−１が示されている。１つの
好ましい実施例においては、第２．１図乃至第
２．６図に示すように、チツプ１０，１１，１
２，１３，１４及び１５の各々の下に、16本の前
述のような設計変更線の配列が、設計変更層の部
分１８Ｘ及び１８Ｙ内をＸ及びＹ方向へそれぞれ
延在するように設けられる。第２．１図乃至第
２．６図には、チツプ１０乃至１５のそれぞれに
対して、フアン−アウト・パターンの周囲に、亜
鈴型の設計変更のためのリンクが16個で一組のパ
ターンで示されている。第１．２図においては、
少数の接続を示すことにより、設計変更線の全て
の接続の機構の理解が容易となるようにするた
め、単に３つの設計変更線ECY−１，ECX−０
及びECX−１が示されており、もし、第１．２
図中に示されるモジユール９の部分内に48本のＸ
方向の設計変更線及び48本のＹ方向の設計変更線
が示される場合に生ずる混乱を回避している。 モジユール９の表面上の端子５５は、絶縁性基
板外の線であるフライ線５９による亜鈴型リンク
６０−８３−６１の近接する端子６０に接続され
ている。リンク６０−８３−６１のブリツジ８３
はレーザ削除により切断されている。端子６１
は、バイア６２により設計変更線ECX−１の左
端の不使用の線部分に接続されており、ここで構
成される最終的な設計変更線の構造から除外され
ている。端子６０はバイア６３により設計変更線
ECX−１の右側の線部分に接続されており、バ
イア６４を経て亜鈴型リンク６５−６６−６７の
端子６５、ブリツジ６６及び端子６７に接続され
ている。端子６７は、バイア６８を経てバイア６
９へ延びる設計変更線ECX−１の次の線部分に
接続されている。バイア６９の表面は、亜鈴型リ
ンク７０−７１−７２の端子７０に接続されてお
り、このリンク７０−７１−７２のブリツジ７１
はレーザ削除により切断されており、端子７０
は、設計変更線ECX−１の使用される線部分の
端となつている。端子７２は、設計変更線ECX
−１の不使用の線部分に接続するバイア７３に接
続されている。端子７０は絶縁性基板外のフライ
線７４によりチツプ１５のフアン−アウトの端子
７５に接続されている。端子７５は、バイア７６
によりフアン−アウト面内の線７７に接続されて
おり、そして、バイア７９及びチツプ１５のＣ−
４接合８０に接続されている。なお、端子７５は
端子８２から切離されている。このようにしてチ
ツプ１０のＣ−４接合３８からの接続が形成され
る。第１図のモジユール９の上表面の平面図であ
る第２．１図乃至第２．６図中にこの接続の詳細
が示されている。 第３図には、第１１図のモジユール９を、モジ
ユールの上表面上に置かれたチツプ８とコンデン
サＣと共に示している。モジユール９の最上層に
フアン−アウト層１７がある。次に電力配給層２
０′があり、この下に、Ｘ方向の設計変更線が設
けられる設計変更層の上部分１８Ｘと、Ｙ方向の
設計変更線が設けられる設計変更層の下部分１８
Ｙとがある。次に、Ｃ−４接合端子及びそのバイ
アとの間の本来の結線のために設けられるＸ方向
の相互接続線とＹ方向の相互接続線との層１９が
ある。モジユール９の最下層には、層１９を支持
する電力供給層２０がある。モジユール９の底面
には数百の接続ピン１１０の配列が固着されてお
り、モジユール９に信号と電力電圧を供給するよ
うになつている。 層１９内のＸ−１からＸ−Ｎまでの相互接続線
及びＹ−１からＹ−Ｎまでの相互接続線は、層１
８Ｘ及び１８Ｙ内の設計変更線と選択的に結合す
ることができる。従つて、設計変更線は同じ配線
場所で相互接続線と交替することができる。使用
される相互接続線に対する設計変更線の割合は選
択の問題である。 第４図には、モジユール９上にチツプ１１とチ
ツプ１５とが、第１．２図の様に示される配線と
共に示されている。この場合、最初チツプ１１の
フアン−アウト端子１２０は、チツプ１５のフア
ン−アウト端子１１５に接続されている。端子１
２０をチツプ１５のフアン−アウト端子１３９へ
接続する変更が決定された。第１段階は、最初の
接続を切断することである。従つて、端子１２０
と端子１０６との間のブリツジ接続１０５及び端
子１１５と端子１０９との間のブリツジ接続１１
４がレーザ削除または他の手段により切離され
る。切離しは手で同様に行うことができる。詳細
には、バイア１０７から層１９の図中右方向に延
びる相互接続線Ｘ−２、バイア２５０、相互接続
線Ｙ−３２、バイア１０８、端子１０９に至る最
初の回路から端子１２０及び端子１１５が切り離
される。モジユール９の絶縁性基板の外にあるジ
ヤンパー線またはフライ線１２１による新しい接
続は、端子１２０を亜鈴型リンク１２２−１２３
−１２４の端子１２２へ接続する。端子１２２は
バイア１２６により、層１８Ｘ内の設計変更線
ECX−３へ接続される。設計変更線ECX−３は
バイア１２７まで延びていて、亜鈴型リンク１２
８−２５１−１２９の端子１２８に接続してい
る。リンク１２８−２５１−１２９のブリツジ２
５１はレーザ削除または同様の手段で切断され、
バイア１３０から先の設計変更線ECX−３の線
部分が切離される。端子１２４から先のバイア１
２５も同様に切離される。ジヤンパー線またはフ
ライ線１３１は端子１２８から亜鈴型リンク１３
２−１３３−１３４の端子１３２に延びていて、
バイア２５２を経て設計変更層１８Ｙ内の設計変
更線ECY−３０に接続している。設計変更線
ECY−３０はバイア２５３に接続して亜鈴型リ
ンク１３５−１３６−１３７の端子１３５に接続
している。ブリツジ１３３及び１３６はレーザ削
除により切断されて設計変更線ECY−３０の余
分な線部分を切離している。端子１３５はジヤン
パー線またはフライ線１３８によりチツプ１５の
端子１３９に接続されている。端子１４１はブリ
ツジ接続１４０の部分をレーザ削除することによ
り端子１３９から切離されている。この第４図に
より、この発明による設計変更機構が詳細に説明
された。 第５図は、接着材１１２により枠１１１に支持
されたチツプ・モジユール９の斜視図を示すもの
である。チツプ・モジユール９はチツプ８の配列
を支持する。この場合、百個のチツプである。ピ
ン１１０がチツプ・モジユール９の底面に固着さ
れていて、チツプ・モジユール９を支持するボー
ド内の多数のソケツトに差し込まれて、チツプ・
モジユール９へ電力及び信号を供給し、また、チ
ツプ・モジユール９から信号を取り出す。 第６図は、第２．１図乃至第２．６図のチツ
プ・モジユールの小部分を示すもので、１つのチ
ツプＡの１隅の付近を詳細に示している。ここに
は、タイプ１接続、タイプ２接続、タイプ３接続
として知られているモジユール９の絶縁基板の外
にあるジヤンパー線またはフライ線による３つの
タイプの接続が示されている。タイプ１接続の一
例が、フアン−アウト端子１５４から設計変更層
１８Ｙ内のＹ方向へ延びる設計変更線ECY−９
へ接続した端子１５２へ接続するジヤンパー線１
５３により示されている。端子１５４は、レーザ
削除によりブリツジ１５５でバイア１５６から切
離されており、第１．１図及び第３図中に示す層
１９内のＸまたはＹ方向に延びた相互接続線から
切離されている。端子１５２はブリツジ１５１の
レーザ削除により設計変更線ECY−９の下方の
線部分に接続する亜鈴型リンク１５０−１５１−
１５２の端子１５０から切離されている。 タイプ２接続は、フライ線１６０による端子１
５９から端子１６１への接続により示されてい
る。端子１５９はフアン−アウト端子であり、ブ
リツジ１５８のレーザ削除によりバイア１５７
（層１９）から分離されている。亜鈴型リンク１
６１−１６２−１６３は層１８Ｘ内の設計変更線
ECX−６に接続されている。ブリツジ１６２は
レーザ削除により切断されている。 タイプ３接続は、亜鈴型リンク１６８−１６９
−１７０の端子１６８から亜鈴型リンク１６４−
１６５−１６６の端子１６６へのジヤンパー線１
６７の接続により示される。ブリツジ１６５及び
１６９はレーザ削除により切断されている。端子
１６４及び端子１６６は層１８Ｘ内の設計変更線
ECX−２の線部分に接続されており、端子１６
８及び端子１７０は層１８Ｙ内の設計変更線
ECY−１５の線部分に接続されている。 このようにして、タイプ３接続により設計変更
線の直角方向の屈折が与えられる。タイプ１接続
は、ＸまたはＹ方向に沿つたある列内の１つのチ
ツプの側から同じ列内にある他のチツプの同じ側
への接続である。タイプ２接続は、１つのチツプ
のＸまたはＹ側から他のチツプのＹまたはＸ側
（反対側）への接続を含む。 １つのチツプのＹ側から同じ列内の他のチツプ
のＹ側への設計変更接続を行うためには、第６図
中のタイプ１接続に示すように、ジヤンパー線を
フアン−アウト端子から適当な亜鈴型リンクの端
子へ単に接続すればよい。亜鈴型リンクのブリツ
ジは削除されている。２つのジヤンパー線または
フライ線が必要である。 １つのチツプのＹ側から同じ行内の他のチツプ
のＸ側への接続は、上記のタイプ１接続の次に簡
単な接続である。この場合はタイプ２接続であ
り、１本の線がチツプのＹ側のフアン−アウト端
子からＸ方向を向いた設計変更線の亜鈴型リンク
の端子へジヤンプして接続する。Ｘ方向を向いた
設計変更線の他端は、適当なフアン−アウト端子
にタイプ１接続でもつて接続される。前述の場
合、亜鈴型リンクのブリツジは削除される。 考えられる最も複雑な接続は、１つのチツプの
Ｘ側が他のチツプのＹ側へ接続され、そして、こ
れらのチツプが同じ行または列内にない場合であ
る。この場合、設計変更線は、前述のジヤンパー
線に第６図に示したタイプ３接続の直角なジヤン
パー線を加えた組合せにより形成される。この設
計変更接続を形成するには単に３つのジヤンパー
線と相応する削除とを必要とし、そして、全ての
ジヤンパー線はチツプの間隔よりも短い。 実際のモジユールにおいて、おおよそ11mmのチ
ツプ間隔毎に24本までのＸ方向の設計変更線とこ
れと交差する24本までのＹ方向の設計変更線を含
むか、または、チツプ・モジユール９が全部で
480本のＸ方向の設計変更線と480本のＹ方向の設
計変更線とを含むことがができきる簡潔な設計変
更構造が説明された。与えられた設計変更線の長
さの大部分は、基板の内部の制御された環境内に
埋め込まれているため、近接した線への電気的結
合の量は少ない。さらに、必要な全設計変更線の
総数に対して、この発明による設計変更構造によ
れば、従来の個別配線による設計変更構造に較べ
てモジユールの上表面の配線がずつと簡潔であ
り、このため、電気的結合の量をさらに少くする
ために、自由な方法で設計変更線を配置したり、
分離したりすることができる。 多層のセラミツク・モジユール内に集積化され
た設計変更配線を導入するためには、１対の設計
変更面または２つの信号層と基準面が必要であ
る。また、一対の設計変更面の上の絶縁層内に穿
設されなければならないバイアの数も増加する。 高性能のモジユールに必要な配線の数を予測す
るため、100チツプ・モジユールＡに対する設計
変更線の統計を使用した。１モジユール当りに必
要な設計変更線の平均数は558本であり、最も多
い場合で1144本である。設計変更の要求は、モジ
ユール当りのＩ／Ｏ信号の総数に従つて直線的に
増加するであろう。未来のモジユールの設計変更
線の要求数N2は現在の要求数N1から次のように
概算できる。 N2＝N1・（ｎ２／ｎ１） ここで、n2及びn1は１モジユール当りのＩ／Ｏ
信号の総数である。これは設計変更線の数の平均
の場合と最大の場合とで計算され表に示されて
いる。
【表】
埋め込まれ配線を利用して形成される設計変更
接続の数（２つの設計変更端子間を結ぶ配線を一
つの完全な設計変更接続と定義する）は、次の方
法で概算される。可能な総配線長を知ることがで
きれば、形成される接続の数Ｎは次の式で与えら
れる。 Ｎ＝ＵＣ／ＦＴ (1) ここで、 Ｃ＝可能な総配線長 Ｕ＝利用係数、チツプ当りのＩ／Ｏ信号の数に
より実験的に見つけられる。 Ｆ＝単位チツプ間隔内の平均接続長 Ｔ＝チツプ間隔 Ｃはさらに次の様に表すことができる。 Ｃ＝ANlS＝（mT）2・ＮＰ／ｍＴ・Ｓ＝mTNt (2) ここで、 Ａ＝モジユールの面積 Ａ＝（mT）2m×ｍ配列のチツプを持つ正方形モ
ジユール Ｎl＝単位長当りの配線チヤネルの数 ＝ＮP／mT Ｓ＝配線面の数 ＮP＝１配線面における配線チヤネルの数 Ｎt＝モジユール内の配線チヤネルの総数 (1)および(2)から Ｎ＝ＵｍＮｔ／Ｆ (3) 表中に、式(3)を使用して、３つのモジユール
に対して総接続数を計算した。Ｆは設計変更配線
の総計から３とした。
接続の数（２つの設計変更端子間を結ぶ配線を一
つの完全な設計変更接続と定義する）は、次の方
法で概算される。可能な総配線長を知ることがで
きれば、形成される接続の数Ｎは次の式で与えら
れる。 Ｎ＝ＵＣ／ＦＴ (1) ここで、 Ｃ＝可能な総配線長 Ｕ＝利用係数、チツプ当りのＩ／Ｏ信号の数に
より実験的に見つけられる。 Ｆ＝単位チツプ間隔内の平均接続長 Ｔ＝チツプ間隔 Ｃはさらに次の様に表すことができる。 Ｃ＝ANlS＝（mT）2・ＮＰ／ｍＴ・Ｓ＝mTNt (2) ここで、 Ａ＝モジユールの面積 Ａ＝（mT）2m×ｍ配列のチツプを持つ正方形モ
ジユール Ｎl＝単位長当りの配線チヤネルの数 ＝ＮP／mT Ｓ＝配線面の数 ＮP＝１配線面における配線チヤネルの数 Ｎt＝モジユール内の配線チヤネルの総数 (1)および(2)から Ｎ＝ＵｍＮｔ／Ｆ (3) 表中に、式(3)を使用して、３つのモジユール
に対して総接続数を計算した。Ｆは設計変更配線
の総計から３とした。
【表】
モジユールＢ及びＣに対する数は、モジユール
Ａの数に似ていてかなり高い。この結果、モジユ
ールＢ及びＣに対して、表に予測されるような
設計変更線の要求は、それぞれ３または５のアー
ト・ワーク（art work）の変更を行うことで処
理することができる。これは、また、現在の実験
から全く妥当である。１チツプ間隔当り17本のＸ
方向の設計変更線及び17本のＹ方向の設計変更線
の配線能力、または、100チツプ・モジユールに
対して総計２×170＝340本の設計変更線の配線能
力を持ち、そして、実際のモジユールにおけるの
と同じ配線順序に従い、埋め込まれた設計変更線
と設計変更線とを完成するための絶縁基板外にあ
る個別配線とを用いたシユミレーシヨンを利用す
ると、次のことが判明した。 (i) 配線チヤネルを使用しつくす前に、574の設
計変更接続を行うことができる。 (ii) 平均して、１つの設計変更接続を完成するた
めに、23個の個別配線が必要である。 形成される設計変更接続の実際の数は、表と
配線規則から予測される数にかなり近いことが、
これから明らかとなる。これは、モジユールＢ及
びＣに行われた予測は、埋入された設計変更線を
用いたモジユールに形成される設計変更接続の数
の概算にきわめて良い値を与えることを裏付けて
いる。 以上、この発明について説明してきたことを要
約すれば、次の通りである。 現在の装置及び線を利用した新規で簡単に実行
できる設計変更構造を高性能のマルチ−チツプ・
モジユールについて説明してきた。この構成は単
に、短かい（１cm以下の）モジユールの絶縁基板
外にある個別配線を表面のジヤンプ接続として用
いることにより、低雑音の設計変更を達成する。
設計変更線の主要な部分は、モジユール内に埋め
込まれてインピーダンスの制御された線である。
多層セラミツク（MLC）モジユール内の設計変
更配線のための一対の平面で、モジユール技術の
要求する設計変更配線容量を与えることができる
ことが証明された。設計変更線の交差部分は基板
の内に埋め込まれているため、モジユールの特定
の部分における混雑さを防止することができる。
また、２つの設計変更端子間に線を配する際にか
なりの融通性がある。 要するに、この設計変更構造は、近い将来の高
性能のモジユールの要求を満足することができる
ことを証明した。 多数の電子回路を持つ複数の半導体チツプを支
持するチツプ・モジユールは、チツプをその上面
の部分の端子に機械的及び電気的に接続して支持
している。電気的に扇状に広がつた導体が端子か
ら延長されて、信号を伝達するように構成された
信号導体の行列に連結されている。この信号導体
は、モジユールの表面の下に埋め込まれている。
電力分配導体も、また、モジユールの表面の下に
埋め込まれている。バイアとして知られている垂
直な導体部材が、フアン−アウト導体をＸ方向及
びＹ方向の信号線と電力供給導体に結合してい
る。設計変更メタライゼーシヨンは、チツプの周
辺のモジユールの外表面上に設けられていて、フ
ライ線により選ばれた端子に接続している。この
発明の特徴点は、短かいフライ線及びリンクが、
モジユールの外表面上の唯一の設計変更のための
金属部分であるように、レーザ光線で切断可能な
外表面上のリンクに上昇するバイアにより分断さ
れるＸ及びＹ方向の設計変更線の配列を、モジユ
ールの表面下に形成したことである。従つて、あ
る線に沿つた設計変更線の部分は、Ｕ字形部材
（バイア及びリンクと下の設計変更線とから形成
される）が直列に接続されたものに以ている。切
断可能なリンクは、亜鈴型の形状を持つように構
成されており、亜鈴の細い腰のブリツジの部分で
切断される。従来においては、設計変更線の全部
が表面上にあつた。 このように構成された設計変更線の配列は、モ
ジユールの表面下の絶縁基板内にＸ方向及びＹ方
向に沿つて置かれ、各Ｘ方向の設計変更線及び各
Ｙ方向の設計変更線に実質的に等間隔に置かれた
周期的ないくつかの断線区間があり、各断線区間
の対向する端からバイアが上昇してモジユールの
表面上に設けられた亜鈴型の橋絡結合子としての
リンクに連結しており、残されるリンクとレーザ
光線により分離されるリンクとを適正に選択する
ことにより、設計変更の配線を選択することがで
きる。
Ａの数に似ていてかなり高い。この結果、モジユ
ールＢ及びＣに対して、表に予測されるような
設計変更線の要求は、それぞれ３または５のアー
ト・ワーク（art work）の変更を行うことで処
理することができる。これは、また、現在の実験
から全く妥当である。１チツプ間隔当り17本のＸ
方向の設計変更線及び17本のＹ方向の設計変更線
の配線能力、または、100チツプ・モジユールに
対して総計２×170＝340本の設計変更線の配線能
力を持ち、そして、実際のモジユールにおけるの
と同じ配線順序に従い、埋め込まれた設計変更線
と設計変更線とを完成するための絶縁基板外にあ
る個別配線とを用いたシユミレーシヨンを利用す
ると、次のことが判明した。 (i) 配線チヤネルを使用しつくす前に、574の設
計変更接続を行うことができる。 (ii) 平均して、１つの設計変更接続を完成するた
めに、23個の個別配線が必要である。 形成される設計変更接続の実際の数は、表と
配線規則から予測される数にかなり近いことが、
これから明らかとなる。これは、モジユールＢ及
びＣに行われた予測は、埋入された設計変更線を
用いたモジユールに形成される設計変更接続の数
の概算にきわめて良い値を与えることを裏付けて
いる。 以上、この発明について説明してきたことを要
約すれば、次の通りである。 現在の装置及び線を利用した新規で簡単に実行
できる設計変更構造を高性能のマルチ−チツプ・
モジユールについて説明してきた。この構成は単
に、短かい（１cm以下の）モジユールの絶縁基板
外にある個別配線を表面のジヤンプ接続として用
いることにより、低雑音の設計変更を達成する。
設計変更線の主要な部分は、モジユール内に埋め
込まれてインピーダンスの制御された線である。
多層セラミツク（MLC）モジユール内の設計変
更配線のための一対の平面で、モジユール技術の
要求する設計変更配線容量を与えることができる
ことが証明された。設計変更線の交差部分は基板
の内に埋め込まれているため、モジユールの特定
の部分における混雑さを防止することができる。
また、２つの設計変更端子間に線を配する際にか
なりの融通性がある。 要するに、この設計変更構造は、近い将来の高
性能のモジユールの要求を満足することができる
ことを証明した。 多数の電子回路を持つ複数の半導体チツプを支
持するチツプ・モジユールは、チツプをその上面
の部分の端子に機械的及び電気的に接続して支持
している。電気的に扇状に広がつた導体が端子か
ら延長されて、信号を伝達するように構成された
信号導体の行列に連結されている。この信号導体
は、モジユールの表面の下に埋め込まれている。
電力分配導体も、また、モジユールの表面の下に
埋め込まれている。バイアとして知られている垂
直な導体部材が、フアン−アウト導体をＸ方向及
びＹ方向の信号線と電力供給導体に結合してい
る。設計変更メタライゼーシヨンは、チツプの周
辺のモジユールの外表面上に設けられていて、フ
ライ線により選ばれた端子に接続している。この
発明の特徴点は、短かいフライ線及びリンクが、
モジユールの外表面上の唯一の設計変更のための
金属部分であるように、レーザ光線で切断可能な
外表面上のリンクに上昇するバイアにより分断さ
れるＸ及びＹ方向の設計変更線の配列を、モジユ
ールの表面下に形成したことである。従つて、あ
る線に沿つた設計変更線の部分は、Ｕ字形部材
（バイア及びリンクと下の設計変更線とから形成
される）が直列に接続されたものに以ている。切
断可能なリンクは、亜鈴型の形状を持つように構
成されており、亜鈴の細い腰のブリツジの部分で
切断される。従来においては、設計変更線の全部
が表面上にあつた。 このように構成された設計変更線の配列は、モ
ジユールの表面下の絶縁基板内にＸ方向及びＹ方
向に沿つて置かれ、各Ｘ方向の設計変更線及び各
Ｙ方向の設計変更線に実質的に等間隔に置かれた
周期的ないくつかの断線区間があり、各断線区間
の対向する端からバイアが上昇してモジユールの
表面上に設けられた亜鈴型の橋絡結合子としての
リンクに連結しており、残されるリンクとレーザ
光線により分離されるリンクとを適正に選択する
ことにより、設計変更の配線を選択することがで
きる。
第１．１図はこの発明の一実施例による集積回
路チツプ・モジユールを示す一部を断面とした斜
視図、第１．２図は第１．１図の集積回路チツ
プ・モジユールの設計変更線の一部を示して設計
変更の様子を説明する概略斜視図、第２図は第
２．１図乃至第２．６図の分割の状態を示す平面
図、第２．１図乃至第２．６図は第１．１図の集
積回路チツプ・モジユールの平面図、第３図は第
１．１図の集積回路チツプ・モジユールの一部を
チツプ及びコンデンサとともに示す概略斜視図、
第４図は第１．１図の集積回路チツプ・モジユー
ルの設計変更の他の例を説明する概略斜視図、第
５図はこの発明の集積回路チツプ・モジユールの
全体を示す概略斜視図、第６図は第１．１図の集
積回路チツプ・モジユールの一部を詳細に示す平
面図である。 ８，１０，１１，１２，１３，１４，１５，Ａ
……集積回路チツプ、９……集積回路チツプ・モ
ジユール、４５−４６−４７，５０−５１−５
２，５５−５６−５７，６０−８３−６１，６５
−６６−６７，７０−７１−７２，１２２−１２
３−１２４，１２８−２５１−１２９，１３２−
１３３−１３４，１３５−１３６−１３７，１５
０−１５１−１５２，１６８−１６９−１７０，
１６４−１６５−１６６，１６１−１６２−１６
３……リンク、４８，８４，４９，５３，５４，
５８，６２，６３，６４，６８，６９，７３，１
２５，１２６，１２７，１３０，２５２，２５３
……バイア、ECX−０，ECX−１，ECX−２，
ECX−３，ECX−６，ECY−１，ECY−９，
ECY−１５，ECY−３０……設計変更線。
路チツプ・モジユールを示す一部を断面とした斜
視図、第１．２図は第１．１図の集積回路チツ
プ・モジユールの設計変更線の一部を示して設計
変更の様子を説明する概略斜視図、第２図は第
２．１図乃至第２．６図の分割の状態を示す平面
図、第２．１図乃至第２．６図は第１．１図の集
積回路チツプ・モジユールの平面図、第３図は第
１．１図の集積回路チツプ・モジユールの一部を
チツプ及びコンデンサとともに示す概略斜視図、
第４図は第１．１図の集積回路チツプ・モジユー
ルの設計変更の他の例を説明する概略斜視図、第
５図はこの発明の集積回路チツプ・モジユールの
全体を示す概略斜視図、第６図は第１．１図の集
積回路チツプ・モジユールの一部を詳細に示す平
面図である。 ８，１０，１１，１２，１３，１４，１５，Ａ
……集積回路チツプ、９……集積回路チツプ・モ
ジユール、４５−４６−４７，５０−５１−５
２，５５−５６−５７，６０−８３−６１，６５
−６６−６７，７０−７１−７２，１２２−１２
３−１２４，１２８−２５１−１２９，１３２−
１３３−１３４，１３５−１３６−１３７，１５
０−１５１−１５２，１６８−１６９−１７０，
１６４−１６５−１６６，１６１−１６２−１６
３……リンク、４８，８４，４９，５３，５４，
５８，６２，６３，６４，６８，６９，７３，１
２５，１２６，１２７，１３０，２５２，２５３
……バイア、ECX−０，ECX−１，ECX−２，
ECX−３，ECX−６，ECY−１，ECY−９，
ECY−１５，ECY−３０……設計変更線。
Claims (1)
- 【特許請求の範囲】 １ 複数の集積回路チツプを絶縁性基板上に支持
して集積回路チツプ同士及び外部との電気的接続
を行う集積回路チツプ・モジユールにおいて、 前記絶縁性基板内の第１および第２の層に埋め
込まれてそれぞれ第１及び第２の方向に伸び、断
線区間により複数の線部分に分断された第１及び
第２の設計変更線と、 前記設計変更線の分断された線部分の端を前記
絶縁性基板の表面上に電気的に導出するバイア
と、 前記絶縁性基板の表面上に導出された前記バイ
アの端に設けられて前記絶縁性基板外の配線に電
気的に接続可能な端子、及び、前記絶縁性基板上
に設けられて前記線部分の互いに対向する端に前
記バイアを経て電気的に接続された前記端子同士
を電気的に連結する切断可能なブリツジからなる
リンクと、 を有することを特徴とする集積回路チツプ・モジ
ユール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/337,057 US4489364A (en) | 1981-12-31 | 1981-12-31 | Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface |
| US337057 | 2003-01-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127357A JPS58127357A (ja) | 1983-07-29 |
| JPS6216023B2 true JPS6216023B2 (ja) | 1987-04-10 |
Family
ID=23318934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192023A Granted JPS58127357A (ja) | 1981-12-31 | 1982-11-02 | 集積回路チツプ・モジユ−ル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4489364A (ja) |
| EP (1) | EP0083406B1 (ja) |
| JP (1) | JPS58127357A (ja) |
| DE (1) | DE3276982D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0317338U (ja) * | 1989-06-28 | 1991-02-20 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201456A (ja) * | 1983-02-22 | 1984-11-15 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | Ｉｃチツプ搭載用基板 |
| US4754371A (en) * | 1984-04-27 | 1988-06-28 | Nec Corporation | Large scale integrated circuit package |
| US4546413A (en) * | 1984-06-29 | 1985-10-08 | International Business Machines Corporation | Engineering change facility on both major surfaces of chip module |
| FR2567709B1 (fr) * | 1984-07-11 | 1990-11-09 | Nec Corp | Ensemble a paillette comprenant un substrat de cablage multi-couche |
| US4689441A (en) * | 1985-04-05 | 1987-08-25 | International Business Machines Corporation | Routing method and pattern for reducing cross talk noise problems on printed interconnection boards |
| JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
| US4667404A (en) * | 1985-09-30 | 1987-05-26 | Microelectronics Center Of North Carolina | Method of interconnecting wiring planes |
| US4764644A (en) * | 1985-09-30 | 1988-08-16 | Microelectronics Center Of North Carolina | Microelectronics apparatus |
| US4652974A (en) * | 1985-10-28 | 1987-03-24 | International Business Machines Corporation | Method and structure for effecting engineering changes in a multiple device module package |
| JPS62136098A (ja) * | 1985-12-09 | 1987-06-19 | 富士通株式会社 | 高密度配線基板 |
| US4746815A (en) * | 1986-07-03 | 1988-05-24 | International Business Machines Corporation | Electronic EC for minimizing EC pads |
| US4866508A (en) * | 1986-09-26 | 1989-09-12 | General Electric Company | Integrated circuit packaging configuration for rapid customized design and unique test capability |
| US4803595A (en) * | 1986-11-17 | 1989-02-07 | International Business Machines Corporation | Interposer chip technique for making engineering changes between interconnected semiconductor chips |
| JPH0644594B2 (ja) * | 1986-12-16 | 1994-06-08 | 松下電器産業株式会社 | 半導体集積回路 |
| US5165166A (en) * | 1987-09-29 | 1992-11-24 | Microelectronics And Computer Technology Corporation | Method of making a customizable circuitry |
| AU610249B2 (en) * | 1987-09-29 | 1991-05-16 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
| US5081561A (en) * | 1988-02-19 | 1992-01-14 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
| US5014114A (en) * | 1988-09-30 | 1991-05-07 | Harris Corporation | High speed, high density semiconductor memory package with chip level repairability |
| US5122475A (en) * | 1988-09-30 | 1992-06-16 | Harris Corporation | Method of making a high speed, high density semiconductor memory package with chip level repairability |
| US5108785A (en) * | 1989-09-15 | 1992-04-28 | Microlithics Corporation | Via formation method for multilayer interconnect board |
| US5060116A (en) * | 1990-04-20 | 1991-10-22 | Grobman Warren D | Electronics system with direct write engineering change capability |
| US5224022A (en) * | 1990-05-15 | 1993-06-29 | Microelectronics And Computer Technology Corporation | Reroute strategy for high density substrates |
| US5162792A (en) * | 1990-08-03 | 1992-11-10 | American Telephone And Telegraph Company | On-the-fly arrangement for interconnecting leads and connectors |
| JPH04152558A (ja) * | 1990-10-16 | 1992-05-26 | Fuji Electric Co Ltd | 圧接型半導体装置 |
| US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
| US5153408A (en) * | 1990-10-31 | 1992-10-06 | International Business Machines Corporation | Method and structure for repairing electrical lines |
| EP0489995A1 (en) * | 1990-12-12 | 1992-06-17 | International Business Machines Corporation | Flexible printed circuit package and flexible printed circuit for incorporation into such a package |
| US5155577A (en) * | 1991-01-07 | 1992-10-13 | International Business Machines Corporation | Integrated circuit carriers and a method for making engineering changes in said carriers |
| US5177594A (en) * | 1991-01-09 | 1993-01-05 | International Business Machines Corporation | Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance |
| US5306872A (en) * | 1991-03-06 | 1994-04-26 | International Business Machines Corporation | Structures for electrically conductive decals filled with organic insulator material |
| US5184284A (en) * | 1991-09-03 | 1993-02-02 | International Business Machines Corporation | Method and apparatus for implementing engineering changes for integrated circuit module |
| US5243140A (en) * | 1991-10-04 | 1993-09-07 | International Business Machines Corporation | Direct distribution repair and engineering change system |
| US5302851A (en) * | 1991-12-19 | 1994-04-12 | International Business Machines Corporation | Circuit assembly with polyimide insulator |
| US5354955A (en) * | 1992-12-02 | 1994-10-11 | International Business Machines Corporation | Direct jump engineering change system |
| US5294754A (en) * | 1992-12-24 | 1994-03-15 | Iternational Business Machines Corporation | Direct write EC single metal layer |
| US6101710A (en) * | 1994-12-14 | 2000-08-15 | International Business Machines Corporation | Method for facilitating engineering changes in a multiple level circuit package |
| US5929517A (en) | 1994-12-29 | 1999-07-27 | Tessera, Inc. | Compliant integrated circuit package and method of fabricating the same |
| US6444919B1 (en) | 1995-06-07 | 2002-09-03 | International Business Machines Corporation | Thin film wiring scheme utilizing inter-chip site surface wiring |
| US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
| US5757079A (en) * | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
| US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
| US5754410A (en) * | 1996-09-11 | 1998-05-19 | International Business Machines Corporation | Multi-chip module with accessible test pads |
| US6541709B1 (en) | 1996-11-01 | 2003-04-01 | International Business Machines Corporation | Inherently robust repair process for thin film circuitry using uv laser |
| US5814885A (en) * | 1997-04-28 | 1998-09-29 | International Business Machines Corporation | Very dense integrated circuit package |
| US6329594B1 (en) | 1998-01-16 | 2001-12-11 | Bae Systems Information And Electronic Systems Integration, Inc. | Integrated circuit package |
| US5998868A (en) * | 1998-02-04 | 1999-12-07 | International Business Machines Corporation | Very dense chip package |
| US6087199A (en) * | 1998-02-04 | 2000-07-11 | International Business Machines Corporation | Method for fabricating a very dense chip package |
| US6026221A (en) * | 1998-02-18 | 2000-02-15 | International Business Machines Corporation | Prototyping multichip module |
| US6104082A (en) * | 1998-04-24 | 2000-08-15 | International Business Machines Corporation | Metallization structure for altering connections |
| US6025638A (en) * | 1998-06-01 | 2000-02-15 | International Business Machines Corporation | Structure for precision multichip assembly |
| US6066513A (en) * | 1998-10-02 | 2000-05-23 | International Business Machines Corporation | Process for precise multichip integration and product thereof |
| US6235544B1 (en) | 1999-04-20 | 2001-05-22 | International Business Machines Corporation | Seed metal delete process for thin film repair solutions using direct UV laser |
| US6333553B1 (en) | 1999-05-21 | 2001-12-25 | International Business Machines Corporation | Wafer thickness compensation for interchip planarity |
| KR20010049422A (ko) * | 1999-05-26 | 2001-06-15 | 마찌다 가쯔히꼬 | 고주파 모듈 |
| US6392159B1 (en) | 1999-07-27 | 2002-05-21 | International Business Machines Corporation | Embedded structure for engineering change and repair of circuit boards |
| DE10024875B4 (de) * | 2000-05-16 | 2004-07-01 | Infineon Technologies Ag | Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile |
| US7335995B2 (en) | 2001-10-09 | 2008-02-26 | Tessera, Inc. | Microelectronic assembly having array including passive elements and interconnects |
| DE10297316T5 (de) | 2001-10-09 | 2004-12-09 | Tessera, Inc., San Jose | Gestapelte Baugruppen |
| US6977440B2 (en) | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
| US6713686B2 (en) | 2002-01-18 | 2004-03-30 | International Business Machines Corporation | Apparatus and method for repairing electronic packages |
| AU2003265417A1 (en) * | 2002-08-16 | 2004-03-03 | Tessera, Inc. | Microelectronic packages with self-aligning features |
| US7294928B2 (en) * | 2002-09-06 | 2007-11-13 | Tessera, Inc. | Components, methods and assemblies for stacked packages |
| US7071547B2 (en) | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
| US7061121B2 (en) | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
| US7299102B2 (en) * | 2004-12-02 | 2007-11-20 | Norman Ken Ouchi | Method and system for engineering change implementation |
| US20070187808A1 (en) * | 2006-02-16 | 2007-08-16 | Easic Corporation | Customizable power and ground pins |
| US7490189B2 (en) * | 2006-06-14 | 2009-02-10 | Sun Microsystems, Inc. | Multi-chip switch based on proximity communication |
| US7545029B2 (en) | 2006-08-18 | 2009-06-09 | Tessera, Inc. | Stack microelectronic assemblies |
| US20090045839A1 (en) * | 2007-08-15 | 2009-02-19 | International Business Machines Corporation | Asic logic library of flexible logic blocks and method to enable engineering change |
| US20090045836A1 (en) * | 2007-08-15 | 2009-02-19 | Herzl Robert D | Asic logic library of flexible logic blocks and method to enable engineering change |
| CN102254839B (zh) * | 2010-05-21 | 2015-09-02 | 刘圣平 | 一种集成电路芯外简易集成方法及框架 |
| US8648615B2 (en) * | 2010-06-28 | 2014-02-11 | Xilinx, Inc. | Testing die-to-die bonding and rework |
| TWI647581B (zh) * | 2017-11-22 | 2019-01-11 | 緯創資通股份有限公司 | 電路板以及佈局結構 |
| US11878640B2 (en) * | 2019-03-29 | 2024-01-23 | Autonetworks Technologies, Ltd. | Wiring module |
| KR102899638B1 (ko) * | 2020-02-11 | 2025-12-15 | 삼성전자주식회사 | 인쇄회로기판 조립체 및 이를 포함하는 전자 장치 |
| US12040315B2 (en) * | 2020-10-20 | 2024-07-16 | Innolux Corporation | Electronic device |
| US12504747B2 (en) | 2021-03-23 | 2025-12-23 | International Business Machines Corporation | Multicomponent module design and fabrication |
| CN114698257B (zh) * | 2022-03-25 | 2024-12-03 | 江苏普诺威电子股份有限公司 | 具有全嵌入式精密线路的封装载板及其加工工艺 |
| CN114698270B (zh) * | 2022-03-30 | 2024-12-03 | 江苏普诺威电子股份有限公司 | 基于表层保护的精密线路封装载板及其加工工艺 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1187619A (en) * | 1967-12-08 | 1970-04-08 | Ferranti Ltd | Improvements relating to Electrical Interconnection Grids |
| GB1356632A (en) * | 1971-07-09 | 1974-06-12 | Plessey Co Ltd | Multiplayer printed-circuit boards |
| US3803483A (en) * | 1972-05-05 | 1974-04-09 | Ibm | Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips |
| US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
| DE2611871A1 (de) * | 1975-03-26 | 1976-10-07 | Honeywell Inf Systems | Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung |
| JPS5232690A (en) * | 1975-09-08 | 1977-03-12 | Fujitsu Ltd | Ic chip mounting body capable of wiring change |
| JPS53129863A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Multilayer printed board |
| FR2404990A1 (fr) * | 1977-10-03 | 1979-04-27 | Cii Honeywell Bull | Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation |
| EP0006444B1 (de) * | 1978-06-23 | 1982-12-22 | International Business Machines Corporation | Vielschichtiges, dielektrisches Substrat |
| US4254445A (en) * | 1979-05-07 | 1981-03-03 | International Business Machines Corporation | Discretionary fly wire chip interconnection |
| US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
| US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
| US4302625A (en) * | 1980-06-30 | 1981-11-24 | International Business Machines Corp. | Multi-layer ceramic substrate |
| JPS57153460A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Integrated circuit package |
| JPS5871646A (ja) * | 1981-10-24 | 1983-04-28 | Mitsubishi Electric Corp | 半導体装置 |
-
1981
- 1981-12-31 US US06/337,057 patent/US4489364A/en not_active Expired - Lifetime
-
1982
- 1982-11-02 JP JP57192023A patent/JPS58127357A/ja active Granted
- 1982-11-05 DE DE8282110207T patent/DE3276982D1/de not_active Expired
- 1982-11-05 EP EP82110207A patent/EP0083406B1/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0317338U (ja) * | 1989-06-28 | 1991-02-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0083406A2 (en) | 1983-07-13 |
| DE3276982D1 (en) | 1987-09-17 |
| JPS58127357A (ja) | 1983-07-29 |
| EP0083406B1 (en) | 1987-08-12 |
| US4489364A (en) | 1984-12-18 |
| EP0083406A3 (en) | 1985-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6216023B2 (ja) | ||
| US4254445A (en) | Discretionary fly wire chip interconnection | |
| US10748852B1 (en) | Multi-chip module (MCM) with chip-to-chip connection redundancy and method | |
| US5239448A (en) | Formulation of multichip modules | |
| US8076759B2 (en) | Semiconductor package with a controlled impedance bus and method of forming same | |
| US6777798B2 (en) | Stacked semiconductor device structure | |
| US6392301B1 (en) | Chip package and method | |
| KR100628286B1 (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| US20020100010A1 (en) | Field programmable printed circuit board | |
| US5354955A (en) | Direct jump engineering change system | |
| CA1319202C (en) | Method of testing integrated circuit device | |
| JPS62130588A (ja) | プリント回路の結線パタ−ン構造及びその経路指示方法 | |
| US4937659A (en) | Interconnection system for integrated circuit chips | |
| US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
| JP2001274288A (ja) | 集積回路チップ・キャリア構造体 | |
| US4546413A (en) | Engineering change facility on both major surfaces of chip module | |
| US5640308A (en) | Field programmable circuit module | |
| US4955131A (en) | Method of building a variety of complex high performance IC devices | |
| JPH0239101B2 (ja) | ||
| WO2002003422A2 (en) | Integrated circuits packaging system and method | |
| US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
| US7281326B1 (en) | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device | |
| EP0624055A2 (en) | Power supply structure for multichip package | |
| US20240047316A1 (en) | Jump-fusing and tailored pcb system for loop inductance reduction | |
| EP0116927A2 (en) | An interconnection change pad for use on a ceramic substrate receiving integrated circuit chips |