JPS62164093A - 押鍵速度検出回路 - Google Patents
押鍵速度検出回路Info
- Publication number
- JPS62164093A JPS62164093A JP61005460A JP546086A JPS62164093A JP S62164093 A JPS62164093 A JP S62164093A JP 61005460 A JP61005460 A JP 61005460A JP 546086 A JP546086 A JP 546086A JP S62164093 A JPS62164093 A JP S62164093A
- Authority
- JP
- Japan
- Prior art keywords
- key
- memory
- touch data
- press
- new
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は鍵の押鍵速度に応じて音量・音質等が変化する
電子楽器において、鍵の押鍵速度を検出する回路方式に
関するものである。
電子楽器において、鍵の押鍵速度を検出する回路方式に
関するものである。
従来の技術
近年の電子鍵盤楽器は、押鍵速度に応じて楽音出力の音
量・音質等を変化させるものが多数小ており、特に優れ
たものは化ピアノの表現力Ｋまで迫る電子ピアノも登場
している。
量・音質等を変化させるものが多数小ており、特に優れ
たものは化ピアノの表現力Ｋまで迫る電子ピアノも登場
している。
ところで、鍵盤の押鍵速度を検出する方法としては、従
来から１各鍵ごとにコンデンサ・抵抗を付けたコンデン
サの充放電利用型や磁石とコイルを組み合わせた誘導起
電力利用型が提案されているが、両者ともコスト・信頼
性等の面で問題があり、近年は鍵盤ごとにトランスファ
ー・スイッチ等を付けて第１の接点から第２の接点まで
の時間差をカウンタで計測することによシ１押鍵速度を
検出する方法が一般的になってきており、出願人は検出
しだ押鍵速度情報をメモリーに記憶し１ このメモリー
を鍵盤数よシ充分少ない発音チャネル数程度に限定し、
押鍵動作に入った鍵から優先的にメモリーを割当てる等
の処理を行なうことにより、メモリーの節約を計ること
ができる押鍵速度検出回路を出願した（特願昭６０−１
１６１２５号）。
来から１各鍵ごとにコンデンサ・抵抗を付けたコンデン
サの充放電利用型や磁石とコイルを組み合わせた誘導起
電力利用型が提案されているが、両者ともコスト・信頼
性等の面で問題があり、近年は鍵盤ごとにトランスファ
ー・スイッチ等を付けて第１の接点から第２の接点まで
の時間差をカウンタで計測することによシ１押鍵速度を
検出する方法が一般的になってきており、出願人は検出
しだ押鍵速度情報をメモリーに記憶し１ このメモリー
を鍵盤数よシ充分少ない発音チャネル数程度に限定し、
押鍵動作に入った鍵から優先的にメモリーを割当てる等
の処理を行なうことにより、メモリーの節約を計ること
ができる押鍵速度検出回路を出願した（特願昭６０−１
１６１２５号）。
発明が解決しようとする問題点
しかしながら、上記従来の押鍵速度検出回路では、メモ
リーのチャネル数を越えて押鍵操作された場合例えば連
弾時のような場合には１押鍵速度情報をメモリーに記憶
することができず、メモリーが次に空くまでの間、カウ
ント値は無視されてしまい実際の値よりも小さくなって
しまう。従って、押鍵速度が実際よりも大きく検出され
てしまい自然な発音ができないといっだ問題点を有して
いた。
リーのチャネル数を越えて押鍵操作された場合例えば連
弾時のような場合には１押鍵速度情報をメモリーに記憶
することができず、メモリーが次に空くまでの間、カウ
ント値は無視されてしまい実際の値よりも小さくなって
しまう。従って、押鍵速度が実際よりも大きく検出され
てしまい自然な発音ができないといっだ問題点を有して
いた。
本発明は上記問題点を解決するためになされたもので、
メモリーの数を越えて押鍵操作された場合には、その事
を正しく表わし、不自然な発音をさせないようにするこ
とができる押鍵速度検出回路を提供することを目的とす
る、 問題点を解決するだめの手段 本発明は上記従来の問題点を解決するために。
メモリーの数を越えて押鍵操作された場合には、その事
を正しく表わし、不自然な発音をさせないようにするこ
とができる押鍵速度検出回路を提供することを目的とす
る、 問題点を解決するだめの手段 本発明は上記従来の問題点を解決するために。
電子楽器の各鍵に対応して配設された離鍵、押鍵中、押
鍵完了状態を検出する押鍵状態検出部と、各鍵の押鍵状
態を時分割センシングするキーボードインターフェイス
部と、１鍵分の情報であるとコロのタッチデータとキー
ナンバーを格納するエリアを少なくとも発音チャネル数
以上持つメモリーと、押鍵中状態から離鍵状態に移った
チャネルを空きチャネルとしく以下、 Ｎｅｗ ＯＦＦ
処理という）、空きチャネル有りの時、新だに押鍵さ
れた鍵のキーナンバーをメモリーに格納する（以下、Ｎ
ｅｗ ＯＮ処理という）キーナンバー作成部と、空きチ
ャネルなしの時の新たな押鍵についてエラー情報を記憶
するエラーフラグカウンタと、 ＮｅｗＯＮ あるい
はＮｅｗ ＯＦＦ 処理時にタッチデータの値をクリア
し、押鍵中に同一キーナンバーに対応するタッチデータ
をある値になるまでインクリメントし、押鍵完了でその
時のタッチデータを保持するタッチデータ作成部とを備
えた構成のものである。
鍵完了状態を検出する押鍵状態検出部と、各鍵の押鍵状
態を時分割センシングするキーボードインターフェイス
部と、１鍵分の情報であるとコロのタッチデータとキー
ナンバーを格納するエリアを少なくとも発音チャネル数
以上持つメモリーと、押鍵中状態から離鍵状態に移った
チャネルを空きチャネルとしく以下、 Ｎｅｗ ＯＦＦ
処理という）、空きチャネル有りの時、新だに押鍵さ
れた鍵のキーナンバーをメモリーに格納する（以下、Ｎ
ｅｗ ＯＮ処理という）キーナンバー作成部と、空きチ
ャネルなしの時の新たな押鍵についてエラー情報を記憶
するエラーフラグカウンタと、 ＮｅｗＯＮ あるい
はＮｅｗ ＯＦＦ 処理時にタッチデータの値をクリア
し、押鍵中に同一キーナンバーに対応するタッチデータ
をある値になるまでインクリメントし、押鍵完了でその
時のタッチデータを保持するタッチデータ作成部とを備
えた構成のものである。
作用
上記手段による本発明の作用は次のようになる。
すなわち、メモリーに空きチャネルがある場合にはその
空きチャネルに新たに押鍵された鍵のキーナンバーと押
鍵速度情報を格納し、メモリーに空きチャネルがない場
合にはエラーフラグカウンタにエラー情報を格納して、
メモリーに空きチャネルができた時てこのエラー情報を
格納する。このだめメモリーのチャネルを越えて押鍵操
作されても１そのことをエラー情報として的確に保持す
ることができる。
空きチャネルに新たに押鍵された鍵のキーナンバーと押
鍵速度情報を格納し、メモリーに空きチャネルがない場
合にはエラーフラグカウンタにエラー情報を格納して、
メモリーに空きチャネルができた時てこのエラー情報を
格納する。このだめメモリーのチャネルを越えて押鍵操
作されても１そのことをエラー情報として的確に保持す
ることができる。
実施例
以下本発明の一実施例の押鍵速度検出回路について図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の実施例における押鍵速度検出回路の全
体ブロックを示すものである。
体ブロックを示すものである。
第１図において、１は鍵盤、２はオンストロークの異な
る接点２−ｂ、２−ｃとコモン接点２−＆とから成り、
鍵の離鍵・押鍵中・押鍵完了状態を検出する押鍵状態検
出部、３は８８個の鍵盤１と押鍵状態検出部２のペアか
ら成る鍵盤ブロック、４′ｒ１８８個の押鍵状態検出部
２を時分割スキャンして、ＫＤｌ 、ＫＤ２（後述）を
作成するキーボードインターフェイス部、５はタッチデ
ータ（ＴＤＴ）作成部、６はキーナンバー（Ｋｅｙ Ｎ
ｏ）作成部１７はメモリー、８１／′ｉエラーフラグ（
ＥＲＦ）カウンタで例えば２ ｂｉｔのフリップ７０ツ
ブよりなりメモリーアに空きチャネルがない場合に値２
がセットされる。９はメモリー７の内容を音源制御部１
ｏに転送するデータ転送部、音源制御部１ｏは音源部１
１を制御するＣＰＵ等で構成されている。１２はスピー
カである。
る接点２−ｂ、２−ｃとコモン接点２−＆とから成り、
鍵の離鍵・押鍵中・押鍵完了状態を検出する押鍵状態検
出部、３は８８個の鍵盤１と押鍵状態検出部２のペアか
ら成る鍵盤ブロック、４′ｒ１８８個の押鍵状態検出部
２を時分割スキャンして、ＫＤｌ 、ＫＤ２（後述）を
作成するキーボードインターフェイス部、５はタッチデ
ータ（ＴＤＴ）作成部、６はキーナンバー（Ｋｅｙ Ｎ
ｏ）作成部１７はメモリー、８１／′ｉエラーフラグ（
ＥＲＦ）カウンタで例えば２ ｂｉｔのフリップ７０ツ
ブよりなりメモリーアに空きチャネルがない場合に値２
がセットされる。９はメモリー７の内容を音源制御部１
ｏに転送するデータ転送部、音源制御部１ｏは音源部１
１を制御するＣＰＵ等で構成されている。１２はスピー
カである。
以上のよって構成された押鍵速度検出回路について第１
図〜第８図を用いてその動作を説明する。
図〜第８図を用いてその動作を説明する。
第１図の鍵盤１にはストローク差のある押鍵状態検出部
２が取り付けられており、キーボードインターフェイス
部４は時分割で８８個の押鍵状態検出部２をスキャンし
てＫＤｌ 、ＫＤ２を作成する。ＫＤｌは接点２−ｂと
２−ＩＬが接触している時、ＫＤ２は接点２−Ｑと２−
ａが接触している時、その鍵に対応する時間（Ｉ Ｋｅ
ｙ時間）だけＨレベルとなる。
２が取り付けられており、キーボードインターフェイス
部４は時分割で８８個の押鍵状態検出部２をスキャンし
てＫＤｌ 、ＫＤ２を作成する。ＫＤｌは接点２−ｂと
２−ＩＬが接触している時、ＫＤ２は接点２−Ｑと２−
ａが接触している時、その鍵に対応する時間（Ｉ Ｋｅ
ｙ時間）だけＨレベルとなる。
第３図（１Ｌ）に−例としである速さで鍵盤ブロック３
４７）Ｋ８７３が押鍵された時＋７）ＫＤｌ、ＫＤ２を
示す。この場合、１スキャン時間をＱ、２６４ ｍ５ｅ
ｃとしてＫｅｙ ３の押鍵時間は０．２６４Ｘ１６＝４
．２Ｘ ２４ ｍ５ｅｏとなる。
４７）Ｋ８７３が押鍵された時＋７）ＫＤｌ、ＫＤ２を
示す。この場合、１スキャン時間をＱ、２６４ ｍ５ｅ
ｃとしてＫｅｙ ３の押鍵時間は０．２６４Ｘ１６＝４
．２Ｘ ２４ ｍ５ｅｏとなる。
第１図においてメモリー７の内容はＫＤｌ。
ＫＤ２をもとにしてＴＤＴ作成部ｓ 、 Ｋｅｙ Ｎｏ
作成部６よシ作成される。第２図に詳細に示すように第
１図のメモリー７は１６ｂｉｔ×１６チヤネル構成とな
っており、Ｏ〜８７のＫＥＹ Ｎｏ （７ｂｉｔ）と○
〜１２７のＴＤＴ （７１）工ｔ）と押鍵速度完了ビッ
ト、ＧＥＮＤ （１ｂｉｔ）で１チヤネルを構成し１６
チヤネルのエリアを持っている。また、前述の例の場合
の処理の流れを第４図、第６図及び第６図で示し、メモ
リー７の内容の変化を第７図及び第８図に示す。
作成部６よシ作成される。第２図に詳細に示すように第
１図のメモリー７は１６ｂｉｔ×１６チヤネル構成とな
っており、Ｏ〜８７のＫＥＹ Ｎｏ （７ｂｉｔ）と○
〜１２７のＴＤＴ （７１）工ｔ）と押鍵速度完了ビッ
ト、ＧＥＮＤ （１ｂｉｔ）で１チヤネルを構成し１６
チヤネルのエリアを持っている。また、前述の例の場合
の処理の流れを第４図、第６図及び第６図で示し、メモ
リー７の内容の変化を第７図及び第８図に示す。
以下、図を参照しながら処理を説明していく。
まず、電子ピアノの電源がオンされた時、リセット回路
が働らき（以上図示せず）、メモリー７の１６チヤネル
分のＣＥＮＤは’ＬｒＶベルにに＋５７ Ｎ。
が働らき（以上図示せず）、メモリー７の１６チヤネル
分のＣＥＮＤは’ＬｒＶベルにに＋５７ Ｎ。
の上位２ｂｉｔはＨレベルに設定するようになっている
（第７図（＆）参照）。各キーに対応するＫｅｙＮＯは
Ｑ〜８７であり、Ｋｅｙ Ｎｏの上位２ ｂｉｔをＨレ
ベルにすることによシ該チャネルを空きチャネルに指定
する。次にＫｅｙ ３が押されてＫＤｌが０→１となる
、即ち押鍵状態検出部２の接点２−すと２− ＆が接触
したとすると、第４図において。
（第７図（＆）参照）。各キーに対応するＫｅｙＮＯは
Ｑ〜８７であり、Ｋｅｙ Ｎｏの上位２ ｂｉｔをＨレ
ベルにすることによシ該チャネルを空きチャネルに指定
する。次にＫｅｙ ３が押されてＫＤｌが０→１となる
、即ち押鍵状態検出部２の接点２−すと２− ＆が接触
したとすると、第４図において。
１６チヤネルのうちで同じＫｅｙ Ｎｏはなく（４−ａ
）、ＫＤ１＝１で（４−ｂ）、空きチャネルがあり（４
−ｃ）、またＥＲＦカウンタがリセットされており０な
ので（４−ａＬ空きチャネルである１ＣｈにＴＤＴ＝Ｏ
，に６ＹＮＯ＝３がストアされる（ ａ−ｅ ） 、
（ａ−ｆ）。またこの時のメモリーの状態を第７図（ｂ
）に示す。次に１スキャン時間（０＋２６４ ｍ５ｅｃ
）後、に６Ｙ３のＫＤｌが１なら第４図において、同
−Ｋｅｙ Ｎｏがメモリーの１ ｃｈ に有り（４−ａ
）、ＫＤ１＝１で（４−ｇ）。
）、ＫＤ１＝１で（４−ｂ）、空きチャネルがあり（４
−ｃ）、またＥＲＦカウンタがリセットされており０な
ので（４−ａＬ空きチャネルである１ＣｈにＴＤＴ＝Ｏ
，に６ＹＮＯ＝３がストアされる（ ａ−ｅ ） 、
（ａ−ｆ）。またこの時のメモリーの状態を第７図（ｂ
）に示す。次に１スキャン時間（０＋２６４ ｍ５ｅｃ
）後、に６Ｙ３のＫＤｌが１なら第４図において、同
−Ｋｅｙ Ｎｏがメモリーの１ ｃｈ に有り（４−ａ
）、ＫＤ１＝１で（４−ｇ）。
ＣＥＮＤ＝Ｏで（４−ｈ ）、ＴＤＴ＝Ｏなので（４−
ｉ ） 、 （４−ｊ ）、１ ｃｈのＴＤＴがインク
リメントされて（４−ｋ ）、ＴＤＴ＝２となる。
ｉ ） 、 （４−ｊ ）、１ ｃｈのＴＤＴがインク
リメントされて（４−ｋ ）、ＴＤＴ＝２となる。
この時のメモリーの状態を第７図（Ｃ）に示す。
このようにしてＴＤＴが１つづつインクリメントされて
ＴＤＴ＝１６となった時、ＫＤ２＝１゜部ち、押鍵状態
検出部２の接点２−１と２−？Ｌが接触したとすると第
６図において、ＫＤ２＝１で（６−１） 、同じＫｅｙ
Ｎｏがメモリーにあれば（ｓ−ｂ）、そのメモリーの
同一チャネルのＣＥＮＤを１にする（５−ｃ）。この時
のメモリーの状態を第７図（＋１）に示す。
ＴＤＴ＝１６となった時、ＫＤ２＝１゜部ち、押鍵状態
検出部２の接点２−１と２−？Ｌが接触したとすると第
６図において、ＫＤ２＝１で（６−１） 、同じＫｅｙ
Ｎｏがメモリーにあれば（ｓ−ｂ）、そのメモリーの
同一チャネルのＣＥＮＤを１にする（５−ｃ）。この時
のメモリーの状態を第７図（＋１）に示す。
これ以降、（、ＥＮＤ＝１なので第４図に戻って（４−
ｈ）、ＴＤＴはインクリメントされない。
ｈ）、ＴＤＴはインクリメントされない。
また、押鍵状態検出部２の接点２−〇と２−２Ｌが接触
されずＴＤＴがインクリメントされ続けＴＤＴ＝１２６
と超える場合は、ＴＤＴばそれ以上インクリメントされ
ず（４−ｉ ）、ＴＤＴ＝１２６の値が保たれる。次に
Ｋｅｙ ３が離鍵されてＫＤ１＝０となると、第４図に
おいて、１ｃｈ 目に同−Ｋｅｙ Ｎｏ カあり（４
−ａ）、ＫＤ１＝Ｏなので（４ｇ）、１ｃｈ のＣＦ、
ＨＤを○とする（４−１）とともに、Ｋ６７ Ｎｏ ＋
７）上位２ ｂｉ、ｔをＨにして１ｃｈ を空きチャネ
ルに指定する（４−ｍ）。この時のメモリーの状態を第
７図（６）に示す。
されずＴＤＴがインクリメントされ続けＴＤＴ＝１２６
と超える場合は、ＴＤＴばそれ以上インクリメントされ
ず（４−ｉ ）、ＴＤＴ＝１２６の値が保たれる。次に
Ｋｅｙ ３が離鍵されてＫＤ１＝０となると、第４図に
おいて、１ｃｈ 目に同−Ｋｅｙ Ｎｏ カあり（４
−ａ）、ＫＤ１＝Ｏなので（４ｇ）、１ｃｈ のＣＦ、
ＨＤを○とする（４−１）とともに、Ｋ６７ Ｎｏ ＋
７）上位２ ｂｉ、ｔをＨにして１ｃｈ を空きチャネ
ルに指定する（４−ｍ）。この時のメモリーの状態を第
７図（６）に示す。
以上Ｋｅｙ ３のみが押された場合を説明したが、本実
施例では１１６鍵分（１６ｃｈ分）′１．での鍵の押鍵
速度を測定することが可能である。
施例では１１６鍵分（１６ｃｈ分）′１．での鍵の押鍵
速度を測定することが可能である。
次に１６鍵を越えて押鍵された場合の動作について説明
する。
する。
第８図（ａ）に示すように１６個の釘が押鍵されている
時にはメモリー７のＫｅｙ Ｎｏの上位２ ｂｉｔがＨ
レベルでなくなっており、メモリーに空きチャネルがな
いことを表わしている。
時にはメモリー７のＫｅｙ Ｎｏの上位２ ｂｉｔがＨ
レベルでなくなっており、メモリーに空きチャネルがな
いことを表わしている。
この時、新たにＫｅｙ ３が押鍵されたとすると１既に
説明したようにＫＤ１＝１となり第４図において、１６
チヤネルのうちで同じＫｅｙ Ｎｏはなく（４−ＩＬ）
、ＫＤ１＝１で（４−ｂ）を次のステップ（ａ−Ｃ）で
空きチャネルがないと判断され１ＥＲＦカウンタ８に値
２がセットされる（ａ−ｎ）が、メモリー７にはＴ Ｄ
Ｔ ＋Ｋｅｙ Ｎｏは何ら格納されない。
説明したようにＫＤ１＝１となり第４図において、１６
チヤネルのうちで同じＫｅｙ Ｎｏはなく（４−ＩＬ）
、ＫＤ１＝１で（４−ｂ）を次のステップ（ａ−Ｃ）で
空きチャネルがないと判断され１ＥＲＦカウンタ８に値
２がセットされる（ａ−ｎ）が、メモリー７にはＴ Ｄ
Ｔ ＋Ｋｅｙ Ｎｏは何ら格納されない。
従って１次回のスキャンまでに第８図（ｂ）に示すよう
にメモリー７に空きチャネルができていた場合（１６ｃ
ｈ を空きチャネルとして図示）には。
にメモリー７に空きチャネルができていた場合（１６ｃ
ｈ を空きチャネルとして図示）には。
ステップ（４−１１）、（４−ｂ）、（４−ｃ）を経テ
、、ｘ、ｆツブ（ａ−ｄ）でＩＣＲＦカウンター０と判
断され、空きチャネルにＴＤＴ＝１２７ 。
、、ｘ、ｆツブ（ａ−ｄ）でＩＣＲＦカウンター０と判
断され、空きチャネルにＴＤＴ＝１２７ 。
Ｋｅｙ Ｎｏ ＝ ３が格納される（４−０）、（４−
ｆ）。
ｆ）。
またこの時のメモリーの状態を第８図（Ｃ）に示す。
ここでＴＤＴ＝１２７を格納したのは、メモリー７のチ
ャネル数１６を越えて押鍵操作されない状態ではステッ
プ（ａ−ｋ）によりインクリメントされたＴＤＴの値は
ステップ（４−ｉ）によシ上限が１２６と規制されてお
り、これと区別してエラーデータとして情報を保持する
ためである。
ャネル数１６を越えて押鍵操作されない状態ではステッ
プ（ａ−ｋ）によりインクリメントされたＴＤＴの値は
ステップ（４−ｉ）によシ上限が１２６と規制されてお
り、これと区別してエラーデータとして情報を保持する
ためである。
このことを第３図（ｂ）を用いて説明すると、メモリー
７に空きチャネルがない時に新だにＫＥＹ ３を押鍵す
れば、ＫＤｌが１Ｋｅｙ時間だけＨレベルとなるが、こ
れによってメモリー７上の変化はなく無視され、その代
わりＥＲＦカウンタ８にＥＲＦが立つ。このＥＲＦは後
述するように０．２６４ ｍｓ１！１０（１スキャン時
間）よシ大きな保持時間を有している。次回のスキャン
ではメモリー７に空きチャネルがあるのでＫＤｌがＨレ
ベルとなった時にメモリーの空きチャネルにＴＤＴ＝１
２７（エラーデータ）を格納する。ここで、次回のスキ
ャンまでにメモリー７に空きチャネルができなかった時
には、次のＫＤｌのＨレベルもメモリー７上では無視さ
れ、ＥＲＦの保持期間が更新される。
７に空きチャネルがない時に新だにＫＥＹ ３を押鍵す
れば、ＫＤｌが１Ｋｅｙ時間だけＨレベルとなるが、こ
れによってメモリー７上の変化はなく無視され、その代
わりＥＲＦカウンタ８にＥＲＦが立つ。このＥＲＦは後
述するように０．２６４ ｍｓ１！１０（１スキャン時
間）よシ大きな保持時間を有している。次回のスキャン
ではメモリー７に空きチャネルがあるのでＫＤｌがＨレ
ベルとなった時にメモリーの空きチャネルにＴＤＴ＝１
２７（エラーデータ）を格納する。ここで、次回のスキ
ャンまでにメモリー７に空きチャネルができなかった時
には、次のＫＤｌのＨレベルもメモリー７上では無視さ
れ、ＥＲＦの保持期間が更新される。
次にＥＲＦカウンタ８での処理について第３図（ｂ）及
び第６図を参照して説明する。Ｋ６Ｙ Ｏのスキャンに
対応して発生するＥＲＦカウントパルスがＨレベルのと
き（ｅ−ａ）に、ＥＲＦカウンタが０かどうかを判断し
く６−ｂ）、ｏでなければ、例えば第４図のステップ４
−ｎでセットされた値２について説明すると、ステップ
（６−ｃ）で１を減じＥＲＦカウンタの値を１とする。
び第６図を参照して説明する。Ｋ６Ｙ Ｏのスキャンに
対応して発生するＥＲＦカウントパルスがＨレベルのと
き（ｅ−ａ）に、ＥＲＦカウンタが０かどうかを判断し
く６−ｂ）、ｏでなければ、例えば第４図のステップ４
−ｎでセットされた値２について説明すると、ステップ
（６−ｃ）で１を減じＥＲＦカウンタの値を１とする。
次回のスキャンでＥＲＦカウントパルスがＨレベルにな
った時、同様にステップ（ｅ−ｃ）で１が減じられＥＲ
Ｆカウンタの値は○となりＫＲＦが消える。
った時、同様にステップ（ｅ−ｃ）で１が減じられＥＲ
Ｆカウンタの値は○となりＫＲＦが消える。
即ち、１ｉＲＦはメモリー７に空きチャネルができた後
２つ目のＥＲＦカウントパルスまで保持されるので、１
周期を越え２周期以下のキースキャン時間保持され、従
って第４図におけるステップ（４−ｄ ）、及びステッ
プ（４−０）が実行されることとなり、ＴＤＴにエラー
データである１２７が保持されることとなる。
２つ目のＥＲＦカウントパルスまで保持されるので、１
周期を越え２周期以下のキースキャン時間保持され、従
って第４図におけるステップ（４−ｄ ）、及びステッ
プ（４−０）が実行されることとなり、ＴＤＴにエラー
データである１２７が保持されることとなる。
以上のように本実施例によれば、メモリー７のチャネル
数よりも多く押鍵操作された場合に、そのことをエラー
データとしてＴＤＴに的確に格納することができるので
、音源制御部１ｏによりその音を出さないように制御し
たり、平均的なレベルで発音するよう音源部１１を制御
することができる。また、ＥＲＦカウンタを２ｂｉｔの
フリップフロップで構成し、 Ｋｅ５ｙＯのスキャン
に対応して発生するＥＲＦカウントパルスによってディ
クリメントするようにしたので、エラーフラグ保持期間
をカウントするカウンタを必要とせず、極めて簡単な構
成でエラーデータを保持することができる。
数よりも多く押鍵操作された場合に、そのことをエラー
データとしてＴＤＴに的確に格納することができるので
、音源制御部１ｏによりその音を出さないように制御し
たり、平均的なレベルで発音するよう音源部１１を制御
することができる。また、ＥＲＦカウンタを２ｂｉｔの
フリップフロップで構成し、 Ｋｅ５ｙＯのスキャン
に対応して発生するＥＲＦカウントパルスによってディ
クリメントするようにしたので、エラーフラグ保持期間
をカウントするカウンタを必要とせず、極めて簡単な構
成でエラーデータを保持することができる。
発明の効果
上記実施例から明らかなように本発明は１電子楽器の各
錘に対応して配設された離鍵、押鍵中。
錘に対応して配設された離鍵、押鍵中。
押鍵完了状態を検出する押鍵状態検出部と１各鍵の押鍵
状態を時分割センシングするキーボードインターフェイ
ス部と、１鍵分の情報であるところのタッチデータとキ
ーナンバーを格納するエリアを少なくとも発音チャネル
数以上持つメモリーと、押鍵中状態から離鍵状態に移っ
たチャネルを空きチャネルとしく以下、 Ｎｅｗ ＯＦ
Ｆ 処理という）。
状態を時分割センシングするキーボードインターフェイ
ス部と、１鍵分の情報であるところのタッチデータとキ
ーナンバーを格納するエリアを少なくとも発音チャネル
数以上持つメモリーと、押鍵中状態から離鍵状態に移っ
たチャネルを空きチャネルとしく以下、 Ｎｅｗ ＯＦ
Ｆ 処理という）。
空きチャネル有シの時、新たに押鍵された鍵のキーナン
バーをメモリーに格納する（以下、 Ｎｅｗ ＯＮ処理
という）キーナンバー作成部と１空きチャネルなしの時
の新たな押鍵についてエラー情報を記憶するエラーフラ
グカウンタと、 Ｎｅｗ ＱＮあるいはＮｅｗ ＯＦＦ
処理時にタッチデータの値をクリアし、押鍵中に同一
キーナンバーに対応するタッチデータをある値になるま
でインクリメントし、押鍵完了でその時のタッチデータ
を保持するタッチデータ作成部とを備えたものであるの
で、タッチカウントメモリーの数を越えて押鍵操作され
てもそのことがエラーフラグカウンタに記憶され、的確
にタッチカウントメモリーにエラーデータを格納するこ
とができる。
バーをメモリーに格納する（以下、 Ｎｅｗ ＯＮ処理
という）キーナンバー作成部と１空きチャネルなしの時
の新たな押鍵についてエラー情報を記憶するエラーフラ
グカウンタと、 Ｎｅｗ ＱＮあるいはＮｅｗ ＯＦＦ
処理時にタッチデータの値をクリアし、押鍵中に同一
キーナンバーに対応するタッチデータをある値になるま
でインクリメントし、押鍵完了でその時のタッチデータ
を保持するタッチデータ作成部とを備えたものであるの
で、タッチカウントメモリーの数を越えて押鍵操作され
てもそのことがエラーフラグカウンタに記憶され、的確
にタッチカウントメモリーにエラーデータを格納するこ
とができる。
第１図は本発明の実施例における押鍵速度検出回路のブ
ロック図、第２図は第１図のメモリーの詳細を示した模
式図、第３図は本実施例の動作を説明するだめのタイム
チャート、第４図、第６図及び第６図は本実施例の動作
を説明するためのフローチャート、第７図及び第８図は
本実施例の動作を説明するだめのメモリーの内容を示す
模式図である。 １・・・・・・鍵盤、２−２Ｌ・・・・・・コモン接点
、２−ｂ。 ２−Ｃ・・・・・・接点１２・・・・・・押鍵状態検出
部、３・・・・・・鍵盤ブロック、４・・−・・・キー
ボードインターフェイス部、６・・・・・・ＴＤＴ作成
部、６・・・・・・Ｋｅｙ Ｎｏ作成部、７・・・・・
・メモリー、８・・・・・・ＥＲＦカウンタ、９・・・
・・・データ転送部、１０・・・・・・音源制御部、１
１・・・・・・音源部、１２・・・・・・スピーカ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 （α］ （−ｔｆ傭ン夏・Ｉ、二蒼ミ！ノアｔ’ｒｒ４ン第３図 第４図 第６図 第 ７ 図 （（１）Ｍａｙ３ｋＤＩ−ＪＨ！ＭＬ（ｔ）ｋｅ７Ｊに
ρ２Ｏ−ｐｌＩｅ−） にａｙＪ 大ｐｌ ／−
＋０第８図 （α）クサマ斗ルグし
ロック図、第２図は第１図のメモリーの詳細を示した模
式図、第３図は本実施例の動作を説明するだめのタイム
チャート、第４図、第６図及び第６図は本実施例の動作
を説明するためのフローチャート、第７図及び第８図は
本実施例の動作を説明するだめのメモリーの内容を示す
模式図である。 １・・・・・・鍵盤、２−２Ｌ・・・・・・コモン接点
、２−ｂ。 ２−Ｃ・・・・・・接点１２・・・・・・押鍵状態検出
部、３・・・・・・鍵盤ブロック、４・・−・・・キー
ボードインターフェイス部、６・・・・・・ＴＤＴ作成
部、６・・・・・・Ｋｅｙ Ｎｏ作成部、７・・・・・
・メモリー、８・・・・・・ＥＲＦカウンタ、９・・・
・・・データ転送部、１０・・・・・・音源制御部、１
１・・・・・・音源部、１２・・・・・・スピーカ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 （α］ （−ｔｆ傭ン夏・Ｉ、二蒼ミ！ノアｔ’ｒｒ４ン第３図 第４図 第６図 第 ７ 図 （（１）Ｍａｙ３ｋＤＩ−ＪＨ！ＭＬ（ｔ）ｋｅ７Ｊに
ρ２Ｏ−ｐｌＩｅ−） にａｙＪ 大ｐｌ ／−
＋０第８図 （α）クサマ斗ルグし
Claims (2)
- （１）電子楽器の各鍵に対応して配設された離鍵、押鍵
中、押鍵完了状態を検出する押鍵状態検出部と、各鍵の
押鍵状態を時分割センシングするキーボードインターフ
ェイス部と、１鍵分の情報であるところのタッチデータ
とキーナンバーを格納するエリアを少なくとも発音チャ
ネル数以上持つメモリーと、押鍵中状態から離鍵状態に
移ったチャネルを空きチャネルとし（以下、Ｎｅｗ Ｏ
ＦＦ処理という）、空きチャネル有りの時、新たに押鍵
された鍵のキーナンバーをメモリーに格納する（以下、
Ｎｅｗ ＯＮ処理という）キーナンバー作成部と、空き
チャネルなしの時の新たな押鍵についてエラー情報を記
憶するエラーフラグカウンタと、Ｎｅｗ ＯＮあるいは
Ｎｅｗ ＯＦＦ処理時にタッチデータの値をクリアし、
押鍵中に同一キーナンバーに対応するタッチデータをあ
る値になるまでインクリメントし、押鍵完了でその時の
タッチデータを保持するタッチデータ作成部とを備えた
ことを特徴とする押鍵速度検出回路。 - （２）エラーフラグカウンタは１周期を越え２周期以下
のキースキャンによってリセットするようにした特許請
求の範囲第１項記載の押鍵速度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005460A JPS62164093A (ja) | 1986-01-14 | 1986-01-14 | 押鍵速度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005460A JPS62164093A (ja) | 1986-01-14 | 1986-01-14 | 押鍵速度検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62164093A true JPS62164093A (ja) | 1987-07-20 |
Family
ID=11611834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005460A Pending JPS62164093A (ja) | 1986-01-14 | 1986-01-14 | 押鍵速度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62164093A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139520A (en) * | 1977-05-12 | 1978-12-05 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS5532033A (en) * | 1978-08-29 | 1980-03-06 | Roland Kk | Key assigner |
| JPS5545008A (en) * | 1978-09-25 | 1980-03-29 | Nippon Musical Instruments Mfg | Intial touch response data generating circuit in electronic musical instrument |
-
1986
- 1986-01-14 JP JP61005460A patent/JPS62164093A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139520A (en) * | 1977-05-12 | 1978-12-05 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS5532033A (en) * | 1978-08-29 | 1980-03-06 | Roland Kk | Key assigner |
| JPS5545008A (en) * | 1978-09-25 | 1980-03-29 | Nippon Musical Instruments Mfg | Intial touch response data generating circuit in electronic musical instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525252B1 (en) | Device for composing and arranging music | |
| GB2062341A (en) | Electronic musical instrument having musical performance training system | |
| JPH045995B2 (ja) | ||
| US4344344A (en) | Electronic musical instrument having musical performance training system | |
| GB2070311A (en) | Electronic musical instrument with keyboard | |
| JPH0123781B2 (ja) | ||
| US5321198A (en) | Tone signal generator utilizing ancillary memories for electronic musical instrument | |
| JPH0627938A (ja) | ピアノのペダル状態表示装置 | |
| JP2555310B2 (ja) | 電子楽器のタッチレスポンス装置 | |
| JP2522337B2 (ja) | 自動演奏装置 | |
| JPS6046432B2 (ja) | 電子楽器 | |
| CN101751963A (zh) | 鉴别调制技术的鉴别器、信号解调器、乐器以及鉴别方法 | |
| JPS61273591A (ja) | 押鍵速度検出回路 | |
| JP2956070B2 (ja) | 楽音制御装置 | |
| JPH06214564A (ja) | 鍵盤楽器演奏データ収録装置 | |
| JPH0314714Y2 (ja) | ||
| JP2684967B2 (ja) | 電子楽器 | |
| JPS6344228B2 (ja) | ||
| JPH113028A (ja) | 演奏支援装置 | |
| JPH0352762U (ja) | ||
| JP2614532B2 (ja) | 楽音データ補正装置 | |
| JPH0434755B2 (ja) | ||
| JP3767418B2 (ja) | 自動演奏装置及び自動演奏制御プログラム | |
| JPH038555B2 (ja) | ||
| JP3163671B2 (ja) | 自動伴奏装置 |