JPS6216439B2

JPS6216439B2 -

Info

Publication number: JPS6216439B2
Application number: JP9065384A
Authority: JP
Inventors: Kanemitsu Kubota
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1984-05-07
Filing date: 1984-05-07
Publication date: 1987-04-13
Also published as: JPS60488A

Description

【発明の詳細な説明】＜技術分野＞本発明は液晶表示装置に係り、特にダイナミツ
ク駆動する際の電極パターン及び駆動回路に関す
る。

電卓の様に多桁数字を表示する場合、駆動回路
の簡略化を目的として一般にダイナミツク駆動が
考えられる。液晶表示体も電卓用表示パネルに応
用した場合は、当然ダイナミツク駆動が求められ
る訳である。

＜目的＞本発明の目的は数字パターンの分割方法を改良
し、簡単な回路で駆動できる多桁ダイナミツク駆
動の駆動回路を有する液晶表示装置を提供するこ
とにある。

＜従来技術＞第１図は従来一般に考えられているダイナミツ
ク駆動用の液晶表示体の上・下電極パターンの一
例で、１，１′はそれぞれ上・下電極部パターン
である。

一般的なダイナミツク駆動は各桁対応するセグ
メント同志を配線する必要があるため、図から明
らかな様に相互配線は、各セグメントパターンの
間隙を縫わなければならない。例えば（第１図で
２の部分）。よつてセグメント間の間隙は（例え
ば第１図でａの部分）は相互配線パターンとの接
触を避けるため広く取らねばならない。よつて各
セグメント同志は、間隙の離れた状態となり数字
パターンは第２図に示す様に、セグメントブロツ
クがバラバラとなつた感じで、非常に読みにくい
数字パターンとなつてしまう。又セグメント相互
配線は数が多く頻雑となり細線部、細い間隙部が
多数存在するため電極パターン製造歩留はその分
だけ低下する。

＜実施例＞第３図は改良された２桁ダイナミツク用の配線
で、上電極を２セグメントづつ一ブロツクにして
４分割している。又下電極は４セグメントづつ１
ブロツクにして２分割して、各桁対応するセグメ
ント部を２本の線で相互配線している。

即ち、第３図の液晶表示体は１つの数字を表わ
す日の字型セグメントを上のセグメントをａセグ
メントとし、時計回りにｂ、ｃ、ｄ、ｅ、ｆセグ
メントとし、まん中のセグメントをｇセグメント
とし、小数点を表示するセグメントをｈセグメン
トとして一方の電極パターンをａ、ｂセグメン
ト、ｃ、ｈセグメント、ｄ、ｅセグメント、ｆ、
ｇセグメントをそれぞれ接続し、他方の電極パタ
ーンをｂ、ｇ、ｈ、ｄセグメント、ａ、ｃ、ｅ、
ｆセグメントをそれぞれ接続すると共に各々対応
する分割パターン同士を各桁にわたつて相互配線
させたものである。

第３図によれば、各セグメント間に相互配線を
通す必要がなくなり、セグメント間隙を非常に狭
くする事ができ、第４図に示すように各数字がま
とまりのあるものとなる。又複雑な相互を抹殺す
る事ができ細部間隙部、細線部が減り電極の切れ
不良、隣同志の電極のシヨート不良を減少させる
事ができ、電極パターンの製造性が一段と良くな
る。

第５図は他の改良された３桁ダイナミツク用の
分割パターン、第６図は４桁ダイナミツク用の分
割パターンで、いずれも前述した一般パターンに
比べ、セグメント間の間隙を狭くする事ができデ
ザイン性の良い見やすい数字が可能になるととも
に、相互配線の複雑なパターンがなくなるため、
電極の製造性も一段と上がる。第５図の３桁ダイ
ナミツク駆動用の分割は、上電極を３分割し下電
極も３分割し、しかも下電極では各桁の各々対応
する分割部を相互配線している。

第６図の４桁ダイナミツク駆動用の分割は上電
極を４分割し、各桁各々対応する分割部を相互配
線し下電極部は２分割している。

第７図は本発明の分割パターン駆動用のダイナ
ミツク駆動回路の一具体例で、２進データを一旦
セグメントブロツクに変換し、上記変換されたブ
ロツクセグメント信号をシリアルイン・パラレル
アウトのシフトレジスターに読みこみ、更にそれ
をパラレルイン−パラレルアウトのシフトレジス
ターに記憶し、上記記憶信号でドライバーを制御
して一方の電極の駆動信号を発生する。一方桁タ
イミング信号をやはり交流ドライバーで、デユテ
イの1/4の桁駆動信号を発生し、他方の電極の駆
動波形とする。

なお、１つの数字を表わすための上・下電極パ
ターンを各々２又は３又は４分割したセグメント
ブロツクに分けた多桁ダイナミツク駆動用パター
ンをもつ液晶表示体の駆動回路として、２進デー
タを一旦セグメントブロツクに変換し上記変換さ
れたブロツクセグメント信号をレジスターに読み
こみ、更にそれをもう一つのレジスターに記憶し
上記記憶信号でドライバーを制御して一方の電極
の駆動信号を発生し、他方の桁信号はリングカウ
ンターの出力でやはりドライバーを制御して桁駆
動信号を発生させる液晶表示体駆動回路を用いて
もよい。

上述した回路構成によれば、前述した一般型の
ダイナミツク駆動回路に比べ、回路素子数、構成
に於て何ら不利な点がなく設計する事ができる。

かかる本発明の駆動回路を用いると、デコーダ
ーを表示桁毎に有する必要がなく回路構成が簡単
である。また、シリアルイン・パラレルアウトの
シフトレジスターの出力がパラレルイン・パラレ
ルアウトのレジスターによつて記憶され、ドライ
バーにより駆動表示されるため、データ転送用に
要する時間を表示中に設けなくてよいため、駆動
電圧が低電圧でよい。また、シリアルイン・パラ
レルアウトのシフトレジスターに表示用データを
転送するに要する周波数を低くでき、Ｃ−MOS
等で駆動回路を構成したとき、消費電力が少なく
てすむ。このように、本発明の駆動回路を用いれ
ば液晶表示体が低電圧駆動できるから昇圧回路等
複雑な回路構成をとる必要がない。また、消費電
力も少なくてすみ、液晶の低消費電力表示の利点
を生かせられる。さらに表示データ転送により表
示品質が低下することもない。

＜効果＞以上の様に本発明によれば、電卓、時計のよう
な多桁ダイナミツク駆動を行なう際、液晶表示体
で問題となる間隙を縫うセグメント間配線を防ぎ
デザイン上見やすく、更に一段と製造性の良いダ
イナミツク駆動用の液晶パネルが提供できるとと
もに、回路構成にも負担がかからず、低電圧駆
動、低消費電力駆動でき、表示品質の良い液晶表
示装置の提供が可能となる。

【図面の簡単な説明】

第１図は、従来の一般的な液晶表示体の多桁ダ
イナミツク駆動用の電極パターン。第２図は、第
１図の電極パターンに従つて作られた液晶表示体
の表示数字例。第３図は、改良された２桁ダイナ
ミツク用の分割パターン。第４図は、第３図に示
した改良された電極パターンを使用した場合の表
示数字例。第５図は、改良された３桁ダイナミツ
ク用の分割パターン。第６図は、本発明にもとづ
く４桁ダイナミツク用の分割パターン。第７図
は、本発明にもとづく分割パターン型の液晶表示
体用駆動回路例。

Claims

【特許請求の範囲】

１液晶表示体と、該液晶表示体を駆動する駆動
回路とから少なくとも構成された液晶表示装置に
おいて、前記液晶表示体が１つの数字を表わすた
めの上・下電極パターンを一方を２分割、他方を
４分割したセグメントブロツクに分けられ、前記
上または下電極パターンの一方の電極パターンは
各桁各々対応する分割部が相互結線され、一方、
前記駆動回路が２進データをセグメントブロツク
に変換するデコーダと、該デコーダから出力され
るブロツクセグメント信号を読み込むシリアルイ
ン・パラレルアウトの第１のシフトレジスター
と、該第１のシフトレジスターの出力を記憶する
パラレルイン・パラレルアウトの第２のレジスタ
ーと、該第２のレジスターの記憶信号によつて前
記相互結線されていない側の電極を駆動するドラ
イバーと、桁タイミング信号を入力するリングカ
ウンターと、該リングカウンターの出力によつて
制御される前記相互結線された電極を駆動するた
めの交流ドライバーとを有していることを特徴と
した液晶表示装置。