JPS6216566A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6216566A JPS6216566A JP60156778A JP15677885A JPS6216566A JP S6216566 A JPS6216566 A JP S6216566A JP 60156778 A JP60156778 A JP 60156778A JP 15677885 A JP15677885 A JP 15677885A JP S6216566 A JPS6216566 A JP S6216566A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- potential
- region
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はプルーミング抑圧機能を備えた固体撮像装置に
関するものである。
関するものである。
〈従来の技術〉
一般に固体撮像素子では、受光画素部及び電荷転送部そ
れぞれに最大許容電荷量が存在する。従って受光領域内
の一箇所に強い光が入射し、所定の光積分期間中に発生
する光励起電荷の量がこれら許容量の小さい方を越える
と、入射箇所以外にも電荷があふれ出していわゆるプル
ーミング現象を起こす。このプルーミング現象を抑圧す
るためのアンチプルーミング構造としては従来より種々
のものが考案されている。なお、以下ではインターライ
ン転送型CCD撮像素子の場合を例に取って説明するが
、他のタイプの固体撮像素子でも同様に議論することが
可能である0また受光部と転送部の間にトランスファψ
°ゲートを用いないトランスファ・ゲートレス構造が周
知であシ、以下ではこの構造の場合を例に取って説明す
るが、ここで展開される議論はこの構造に限定されるも
のではない。さらに、信号電荷としては電子の場合を例
に取るが正孔の場合も極性をすべて反対にすることによ
り同様に議論することができる。
れぞれに最大許容電荷量が存在する。従って受光領域内
の一箇所に強い光が入射し、所定の光積分期間中に発生
する光励起電荷の量がこれら許容量の小さい方を越える
と、入射箇所以外にも電荷があふれ出していわゆるプル
ーミング現象を起こす。このプルーミング現象を抑圧す
るためのアンチプルーミング構造としては従来より種々
のものが考案されている。なお、以下ではインターライ
ン転送型CCD撮像素子の場合を例に取って説明するが
、他のタイプの固体撮像素子でも同様に議論することが
可能である0また受光部と転送部の間にトランスファψ
°ゲートを用いないトランスファ・ゲートレス構造が周
知であシ、以下ではこの構造の場合を例に取って説明す
るが、ここで展開される議論はこの構造に限定されるも
のではない。さらに、信号電荷としては電子の場合を例
に取るが正孔の場合も極性をすべて反対にすることによ
り同様に議論することができる。
第10図及び11図は、従来より知られたアンチプルー
ミング構造の一例を示す図であシ、第10図は従来の固
体撮像装置の受光部周辺を転送レジスタφの転送方向と
直角に切った状態を示す断面図であり、第11図は第1
0図に対応して各点での最小ポテンシャルを示した図で
ある。
ミング構造の一例を示す図であシ、第10図は従来の固
体撮像装置の受光部周辺を転送レジスタφの転送方向と
直角に切った状態を示す断面図であり、第11図は第1
0図に対応して各点での最小ポテンシャルを示した図で
ある。
なお転送部はn一層が形成された埋込みチャネルCOD
(BCCD)とするがこの構造は必然的なものではな
い。以下で述べる他の例の場合も同様である。
(BCCD)とするがこの構造は必然的なものではな
い。以下で述べる他の例の場合も同様である。
第10図において、101はp基板、102はフォトダ
イオード部n層、103はトランスファ領域、104は
埋め込みチャネルCOD (BCCD)を構成するため
のn一層、105はオーバフロードレイン用n+層、1
06はシフトレジスタ用電極、107はオーバフロード
レイン用ゲート電極(vo6)、108はオーバ70−
ドレイン用ドレイン電極(voD)、109.110は
画素間を分離するチャネルストップである。
イオード部n層、103はトランスファ領域、104は
埋め込みチャネルCOD (BCCD)を構成するため
のn一層、105はオーバフロードレイン用n+層、1
06はシフトレジスタ用電極、107はオーバフロード
レイン用ゲート電極(vo6)、108はオーバ70−
ドレイン用ドレイン電極(voD)、109.110は
画素間を分離するチャネルストップである。
今、第11図に示すようにV。0ゲート下のポテンシャ
ルψ。ヲトランスファ部103のポテンシャルの中レベ
ル値ψ1より低い値とすると、強い光によりフォトダイ
オード部n層102に発生した過剰な電荷は隣接のドレ
イン領域105へ排出され、プルーミングは抑圧される
。
ルψ。ヲトランスファ部103のポテンシャルの中レベ
ル値ψ1より低い値とすると、強い光によりフォトダイ
オード部n層102に発生した過剰な電荷は隣接のドレ
イン領域105へ排出され、プルーミングは抑圧される
。
第12図乃至14図は従来より知られたアンチプルーミ
ング構造の他の例を説明するための図であり、第12図
は受光部周辺を転送レジスタφの転送方向と直角に切っ
た断面図であり、第13図は第12図に対応して各点で
の最小ポテンシャルを示した図、第14図は第12図の
D−D’断面におけるポテンシャル分布を示した図であ
る。
ング構造の他の例を説明するための図であり、第12図
は受光部周辺を転送レジスタφの転送方向と直角に切っ
た断面図であり、第13図は第12図に対応して各点で
の最小ポテンシャルを示した図、第14図は第12図の
D−D’断面におけるポテンシャル分布を示した図であ
る。
第12図において、111はn基板、112はこのn基
板111上に形成されたpウェル、113はフォトダイ
オード部n層、114はトランスファ領域、115は埋
め込みチャネルC0D(BCCD)を構成するためのn
一層、116は転送レジスタ用電極、117及び118
は画素間を分離するチャネルストップである。
板111上に形成されたpウェル、113はフォトダイ
オード部n層、114はトランスファ領域、115は埋
め込みチャネルC0D(BCCD)を構成するためのn
一層、116は転送レジスタ用電極、117及び118
は画素間を分離するチャネルストップである。
この第12図に示す構造では、第10図におけるp基板
101がn基板111上pウエル112となっている0
従って第14図に示すように基板側にバリヤを生じる。
101がn基板111上pウエル112となっている0
従って第14図に示すように基板側にバリヤを生じる。
したがってバリヤの最大値ψ。ヲトランス77部ポテン
シャルの中レベル値ψ1より低い値に設定すれば、強い
光によりフオドダイオード部n層113に発生した過剰
な電荷は基板111側へ排出され、プルーミングは抑圧
される。
シャルの中レベル値ψ1より低い値に設定すれば、強い
光によりフオドダイオード部n層113に発生した過剰
な電荷は基板111側へ排出され、プルーミングは抑圧
される。
〈発明が解決しようとする問題点〉
上記第1θ図に示すアンチプルーミング構造では、オー
バブロードレインとして作用するV。6領域及びV。D
領域を余分に設けなければならないから、受光面積が小
さくなり、その結果感度の低下及び最大電荷量の低下を
もたらす。
バブロードレインとして作用するV。6領域及びV。D
領域を余分に設けなければならないから、受光面積が小
さくなり、その結果感度の低下及び最大電荷量の低下を
もたらす。
これに対して、第12図に示すアンチプルーミング構成
では、第10図に示した場合のように受光面積の低下を
もたらすことはない。しかしながら、第14図において
表面からの距離がdBより深い所で発生する光励起電荷
は基板111側へ逃げてしまい、特に長波長光で感度が
低下する。さらに基板が信号電荷と同じタイプのものと
なり周辺回路等に対してもすべてウェルを形成しなけれ
ばならず、製作工程が複雑となる。
では、第10図に示した場合のように受光面積の低下を
もたらすことはない。しかしながら、第14図において
表面からの距離がdBより深い所で発生する光励起電荷
は基板111側へ逃げてしまい、特に長波長光で感度が
低下する。さらに基板が信号電荷と同じタイプのものと
なり周辺回路等に対してもすべてウェルを形成しなけれ
ばならず、製作工程が複雑となる。
このように、従来のアンチブルーミング構造には常に短
所が付随し完全なものは存在しないのが現状である。本
発明は以上のような問題点に鑑みて創案されたもので、
何ら特性の犠牲を伴なうことのないほぼ完全なアンチブ
ルーミング構造を備えた固体撮像装置を提供することを
目的としたものである。
所が付随し完全なものは存在しないのが現状である。本
発明は以上のような問題点に鑑みて創案されたもので、
何ら特性の犠牲を伴なうことのないほぼ完全なアンチブ
ルーミング構造を備えた固体撮像装置を提供することを
目的としたものである。
〈問題点を解決するための手段〉
上記の目的を達成するため、本発明の固体撮像装置は、
単一の半導体基板と、この単一の半導体基板上に形成さ
れたこの基板と逆の導電型の第1の層と、この第1の層
の表面部分に形成された上記の基板と同一導電型の第2
の層と、この第2の層における少数キャリヤに対するポ
テンシャルが基板より低くなるように上記第2の層に電
位を印加する手段とを備えるように構成している。
単一の半導体基板と、この単一の半導体基板上に形成さ
れたこの基板と逆の導電型の第1の層と、この第1の層
の表面部分に形成された上記の基板と同一導電型の第2
の層と、この第2の層における少数キャリヤに対するポ
テンシャルが基板より低くなるように上記第2の層に電
位を印加する手段とを備えるように構成している。
く作 用〉
上記のような構成により、上記の第2の層の表面より光
が入射することにより上記の第1の層に光電変換された
電荷が蓄積され、また第2の層における少数キャリヤに
対するポテンシャルが基板より低くなるように第2の層
に電位が印加されているため、強い光により発生した過
剰な電荷は第2の層側へ排出されて、プルーミングが抑
圧されることになる。
が入射することにより上記の第1の層に光電変換された
電荷が蓄積され、また第2の層における少数キャリヤに
対するポテンシャルが基板より低くなるように第2の層
に電位が印加されているため、強い光により発生した過
剰な電荷は第2の層側へ排出されて、プルーミングが抑
圧されることになる。
〈実施例〉
次に、本発明を図面を参照して以下の実施例により説明
するが、これらの実施例は本発明を何ら制限するもので
はない。
するが、これらの実施例は本発明を何ら制限するもので
はない。
第1図乃至第3図は本発明の一実施例を説明するための
図であり、第1図は受光部周辺を転送レジスタφの転送
方向と直角に切った固体撮像装置の要部断面図であり、
第2図は第1図に対応して各点での最小ポテンシャルを
示した図、第3図は第1図のA−A’断面におけるポテ
ンシャル分布を示した図である。
図であり、第1図は受光部周辺を転送レジスタφの転送
方向と直角に切った固体撮像装置の要部断面図であり、
第2図は第1図に対応して各点での最小ポテンシャルを
示した図、第3図は第1図のA−A’断面におけるポテ
ンシャル分布を示した図である。
第1図において、1はp基板、2はp基板1上に形成さ
れたフォトダイオード部n層、3はトランスファ領域、
4は埋め込みチャネルC0D(BCCD)を構成するた
めのn一層、5はフォトダイオード部n層2の表面部分
に形成されたp+層、6は転送レジスタ用電極、7はp
+層5に所定の電位を印加するための電極、8及び9は
画素間を分離するチャネルストップである。
れたフォトダイオード部n層、3はトランスファ領域、
4は埋め込みチャネルC0D(BCCD)を構成するた
めのn一層、5はフォトダイオード部n層2の表面部分
に形成されたp+層、6は転送レジスタ用電極、7はp
+層5に所定の電位を印加するための電極、8及び9は
画素間を分離するチャネルストップである。
本発明の特徴はp基板1上に形成されたフォトダイオー
ド部n層2の表面に、高濃度のp+層5を設け、かつこ
のp+層5に基板に対して正の電位vPを外部よりミ極
7を介して印加することにある。
ド部n層2の表面に、高濃度のp+層5を設け、かつこ
のp+層5に基板に対して正の電位vPを外部よりミ極
7を介して印加することにある。
これにより、第3図に示すように3層2のポテンシャル
は完全に空乏化した時の最小値ψ。から電荷が蓄積する
に従いψC″!で上昇するが、ポテンシャルがψCを越
えようとすると3層2とp+層5の間が順方向となり、
p+層5側へ電子が注入されて(同時に正孔はp+層5
側よ、9n層2側へ流入する)、ポテンシャルの上昇は
阻止される。従ってψ。ヲトランス71部3のポテンシ
ャルの中レベル値ψ1より若千低く設定しておくことに
より、強い光により発生した過剰な電荷はp+層5側へ
排出され、ブルーミングは抑圧される。またψ。をトラ
ンスファ部3のポテンシャルの低レベル値ψ。
は完全に空乏化した時の最小値ψ。から電荷が蓄積する
に従いψC″!で上昇するが、ポテンシャルがψCを越
えようとすると3層2とp+層5の間が順方向となり、
p+層5側へ電子が注入されて(同時に正孔はp+層5
側よ、9n層2側へ流入する)、ポテンシャルの上昇は
阻止される。従ってψ。ヲトランス71部3のポテンシ
ャルの中レベル値ψ1より若千低く設定しておくことに
より、強い光により発生した過剰な電荷はp+層5側へ
排出され、ブルーミングは抑圧される。またψ。をトラ
ンスファ部3のポテンシャルの低レベル値ψ。
より若干高く設定すれば、フォトダイオ−下の電荷は常
に完全転送モードで転送レジスタ部へ移されるから、電
荷の取残しによる残像を生じることがない。さらに第1
図に宗した構成では、p基板1の空乏層端の表面からの
距離dAは十分大きくすることが可能であるから、長波
長光に対しても感度の低下を招くことがない。なお、表
面p+層5は過剰電荷読出しのドレインに相当するから
高濃度とするが、このことは少数キャリヤ拡散長を短か
くすると考えられるから、短波長光の感度を高く保持す
るため厚さは薄く(例えば0.2μm程度)することが
必要である。
に完全転送モードで転送レジスタ部へ移されるから、電
荷の取残しによる残像を生じることがない。さらに第1
図に宗した構成では、p基板1の空乏層端の表面からの
距離dAは十分大きくすることが可能であるから、長波
長光に対しても感度の低下を招くことがない。なお、表
面p+層5は過剰電荷読出しのドレインに相当するから
高濃度とするが、このことは少数キャリヤ拡散長を短か
くすると考えられるから、短波長光の感度を高く保持す
るため厚さは薄く(例えば0.2μm程度)することが
必要である。
第4図乃至第7図は本発明における受光部間の構成例を
説明するための図であシ、第4図は複数のフォトダイオ
ードを含む領域の平面図、第5図は第4図のB−B’断
面を示した図、第6図は第5図に対応して各点の最/J
Nポテンシャル分示した図であり、第7図は第5図のp
+領領域おける少数キャリヤ分布を示した図である。な
お、第4図のC−C′断面が第1図に相当する。但し、
第4図ではゲート6(φ)が省略しである。
説明するための図であシ、第4図は複数のフォトダイオ
ードを含む領域の平面図、第5図は第4図のB−B’断
面を示した図、第6図は第5図に対応して各点の最/J
Nポテンシャル分示した図であり、第7図は第5図のp
+領領域おける少数キャリヤ分布を示した図である。な
お、第4図のC−C′断面が第1図に相当する。但し、
第4図ではゲート6(φ)が省略しである。
ここでフォトダイオードn層21,22.23゜・・・
は島状に孤立しており各画素のポテンシャルが分離され
ている。また2層5は−続きとなってフォトダイオード
n層21.22,23.・・・の表面に形成されており
、終端部でp基板1に対してV。
は島状に孤立しており各画素のポテンシャルが分離され
ている。また2層5は−続きとなってフォトダイオード
n層21.22,23.・・・の表面に形成されており
、終端部でp基板1に対してV。
なる正電位が印加されている。p+層5とp基板1とが
接する境界には絶縁膜11,12.13.・・・が形成
され、p+層5とp基板1とは電気的には1層21,2
2,23.・・・を介してのみ接続している。
接する境界には絶縁膜11,12.13.・・・が形成
され、p+層5とp基板1とは電気的には1層21,2
2,23.・・・を介してのみ接続している。
各フォトダイオードn層21,22,23.・・・の間
はp領域となっているから、第6図に示すようにポテン
シャルバリヤが形成され、画素分離がなされる。このバ
リヤの高さはp領域の濃度、絶縁膜厚等に依存するから
これらの値を適宜調節する。
はp領域となっているから、第6図に示すようにポテン
シャルバリヤが形成され、画素分離がなされる。このバ
リヤの高さはp領域の濃度、絶縁膜厚等に依存するから
これらの値を適宜調節する。
この第4図〜第6図に示した構成の場合、一箇所に強い
光が入射し過剰電子がp++域5へ注入されると、少数
キャリヤの拡散現象によりこれら電子はp++域5を通
って周辺へ広がる。この関係を第7図に示す。しかしな
がらp++域5の不純物濃度を十分高くしておけば少数
キャリヤの拡散長りは画素ピッチより十分小さくするこ
とができ、従って拡散した電子が周辺画素へ流入する確
率は十分小さくできる。
光が入射し過剰電子がp++域5へ注入されると、少数
キャリヤの拡散現象によりこれら電子はp++域5を通
って周辺へ広がる。この関係を第7図に示す。しかしな
がらp++域5の不純物濃度を十分高くしておけば少数
キャリヤの拡散長りは画素ピッチより十分小さくするこ
とができ、従って拡散した電子が周辺画素へ流入する確
率は十分小さくできる。
第8図は第4図及び第5図の場合とは異なった、本発明
における受光部間の他の構成例を示す図であシ、受光部
を転送レジスタ転送方向で切断した断面図により示す。
における受光部間の他の構成例を示す図であシ、受光部
を転送レジスタ転送方向で切断した断面図により示す。
ここではp++域5は転送方向にも分断され、1層21
,22,23.・・・の各領域内の島状に51.52,
53.・・・とじて孤立している。従って、各p+領領
域1,52,53. ・・・は別の電極線70によって
接続され、基板lに対してV、なる正電位が外部より印
加される。この第8図に示した場合も各n層21.22
.23.・・・領域間はp領域となっているから、各点
における最小ポテンシャルの分布は第6図と同様になる
。
,22,23.・・・の各領域内の島状に51.52,
53.・・・とじて孤立している。従って、各p+領領
域1,52,53. ・・・は別の電極線70によって
接続され、基板lに対してV、なる正電位が外部より印
加される。この第8図に示した場合も各n層21.22
.23.・・・領域間はp領域となっているから、各点
における最小ポテンシャルの分布は第6図と同様になる
。
本発明の構造においては、p+層5とp基板1がフロー
ティングのn層2を介して接していることから、p+層
5とp基板1との間のパンチスルーを防止するための考
慮が必要となる。即ち第9図においてくn層の濃度及び
厚さが適当ならば曲i1Aに示すように正常の電荷蓄積
モードとなるが、n層濃度が低すぎる場合あるいはn層
厚さが薄すぎる場合には曲線Bに示すように、p++域
5とp基板1は単調増加のポテンシャル分布曲線で結ば
れ、p+層層側側シル基板l側へ大量の正孔電流が流れ
てしまう。即ちパンチスルー現象を生じる。例えば基板
1の不純物濃度lXl0 cm 、2層5の不純物
濃度lXl0 tyn とした場合、n層2の不
純物濃度lXl0 cm 、厚さ111mの時vP
=85Vでパンチスルーするのに対し、n層2の不純物
濃度、厚さともに1/2とするとV、 = 5.9 V
でパンチスルーを生じる。現実にはn層2内において表
面から垂直方向よりも側壁方向がパンチスルー電圧は低
い。このため第5図に示すように絶縁膜11゜12.1
3.14.・・・を若干n層21,22゜23、・・・
内へ侵入させ、また第8図の場合、n層51.52.5
3.・・・が9層51,52.53゜・・・の側壁方向
を覆う幅Wを厚くする。
ティングのn層2を介して接していることから、p+層
5とp基板1との間のパンチスルーを防止するための考
慮が必要となる。即ち第9図においてくn層の濃度及び
厚さが適当ならば曲i1Aに示すように正常の電荷蓄積
モードとなるが、n層濃度が低すぎる場合あるいはn層
厚さが薄すぎる場合には曲線Bに示すように、p++域
5とp基板1は単調増加のポテンシャル分布曲線で結ば
れ、p+層層側側シル基板l側へ大量の正孔電流が流れ
てしまう。即ちパンチスルー現象を生じる。例えば基板
1の不純物濃度lXl0 cm 、2層5の不純物
濃度lXl0 tyn とした場合、n層2の不
純物濃度lXl0 cm 、厚さ111mの時vP
=85Vでパンチスルーするのに対し、n層2の不純物
濃度、厚さともに1/2とするとV、 = 5.9 V
でパンチスルーを生じる。現実にはn層2内において表
面から垂直方向よりも側壁方向がパンチスルー電圧は低
い。このため第5図に示すように絶縁膜11゜12.1
3.14.・・・を若干n層21,22゜23、・・・
内へ侵入させ、また第8図の場合、n層51.52.5
3.・・・が9層51,52.53゜・・・の側壁方向
を覆う幅Wを厚くする。
なお、上記のように本発明の詳細な説明においては2次
元固体撮像素子について説明したが、本発明はこれに限
定されるものではなく、1次元の固体撮像素子にも適用
可能であることは、第4図に示す例からも容易に判断さ
れる。
元固体撮像素子について説明したが、本発明はこれに限
定されるものではなく、1次元の固体撮像素子にも適用
可能であることは、第4図に示す例からも容易に判断さ
れる。
〈発明の効果〉
以上のように、本発明によれば、アンチブルーミング機
能を単一の基板上に形成しているにもかかわらず、受光
部の面積を圧迫することがなく、また受光部は表面から
十分深い所まで電荷を集めることかできるから、長波長
の光に対しても十分高い感度を持つ。また、受光部は完
全転送モードとすることができるから、電荷取残しによ
る残像を生じることがない。さらに基板は信号電荷と逆
タイプのものが使えるから、周辺回路部分も含めた素子
構成がきわめて容易である。
能を単一の基板上に形成しているにもかかわらず、受光
部の面積を圧迫することがなく、また受光部は表面から
十分深い所まで電荷を集めることかできるから、長波長
の光に対しても十分高い感度を持つ。また、受光部は完
全転送モードとすることができるから、電荷取残しによ
る残像を生じることがない。さらに基板は信号電荷と逆
タイプのものが使えるから、周辺回路部分も含めた素子
構成がきわめて容易である。
第1図乃至第3図は本発明の一実施例を受光部から転送
シフトレジスタへの関係において説明するための図であ
シ、第1図は本発明の一実施例装置の要部断面図、第2
図は第1図に対応したポテンシャル分布図、第3図は第
1図のA−A’断面におけるポテンシャル分布図、第4
図乃至第7図は本発明の一実施例を受光部間の関係にお
いて説明するための図であり、第4図は平面図、第5図
は第4図のB−B’断面図、第6図は第5図に対応した
ポテンシャル分布図、第7図は第5図のp+領領域おけ
る少数キャリヤ分布を示した図、第8図は本発明の他の
実施例を受光部の並びの方向における断面で示した図、
第9図は本発明におけるn層の望ましい濃度及び厚さを
説明するための図、第10図及び第11図は従来のアン
チプルーミング構造の一例を説明する図であシ、第10
図は受光部から転送シフトレジスタにわたる領域の断面
図、第11図は第10図に対応したポテンシャル分布図
、第12図乃至第14図は従来のアンチプルーミング構
造の他の例を説明する図であシ、第12図は受光部から
転送シフトレジスタにわたる領域の断面図、第13図は
第12図に対応したポテンシャル分布図、第14図は第
12図のD−D’断面におけるポテンシャル分布を表わ
す図である。 1・・・p基板、2・・・フォトダイオード部n層、3
・・・トランスファ領域、4・・・埋め込みチャネルC
0D(BCCD)を構成するためのn一層、5 ・p+
層、7・・・p+層に所定の電位を印加するための電極
。 代理人 弁理士 福 士 愛 彦(他2名)第2図 第6r:!J 第7図
シフトレジスタへの関係において説明するための図であ
シ、第1図は本発明の一実施例装置の要部断面図、第2
図は第1図に対応したポテンシャル分布図、第3図は第
1図のA−A’断面におけるポテンシャル分布図、第4
図乃至第7図は本発明の一実施例を受光部間の関係にお
いて説明するための図であり、第4図は平面図、第5図
は第4図のB−B’断面図、第6図は第5図に対応した
ポテンシャル分布図、第7図は第5図のp+領領域おけ
る少数キャリヤ分布を示した図、第8図は本発明の他の
実施例を受光部の並びの方向における断面で示した図、
第9図は本発明におけるn層の望ましい濃度及び厚さを
説明するための図、第10図及び第11図は従来のアン
チプルーミング構造の一例を説明する図であシ、第10
図は受光部から転送シフトレジスタにわたる領域の断面
図、第11図は第10図に対応したポテンシャル分布図
、第12図乃至第14図は従来のアンチプルーミング構
造の他の例を説明する図であシ、第12図は受光部から
転送シフトレジスタにわたる領域の断面図、第13図は
第12図に対応したポテンシャル分布図、第14図は第
12図のD−D’断面におけるポテンシャル分布を表わ
す図である。 1・・・p基板、2・・・フォトダイオード部n層、3
・・・トランスファ領域、4・・・埋め込みチャネルC
0D(BCCD)を構成するためのn一層、5 ・p+
層、7・・・p+層に所定の電位を印加するための電極
。 代理人 弁理士 福 士 愛 彦(他2名)第2図 第6r:!J 第7図
Claims (1)
- 【特許請求の範囲】 1、単一の半導体基板と、 該単一の半導体基板上に形成された該基板と逆の導電型
の第1の層と、 該第1の層の表面部分に形成された上記基板と同一導電
型の第2の層と、 該第2の層における少数キャリヤに対するポテンシャル
が基板より低くなるように上記第2の層に電位を印加す
る電位印加手段と を備え、上記第2の層の表面より光が入射することによ
り上記第1の層に光電変換された電荷が蓄積するように
構成してなることを特徴とする固体撮像装置。 2、前記第2の層は全領域が前記第1の層を介して前記
基板と境を接するように構成されてなることを特徴とす
る特許請求の範囲第1項記載の固体撮像装置。 3、前記第2の層はその一部分が前記第1の層を介して
前記基板と境を接し、残余の部分が絶縁膜を介して前記
基板と境を接するように構成されてなることを特徴とす
る特許請求の範囲第1項記載の固体撮像装置。 4、前記第1の層の不純物濃度は該層のいずれの部分に
おいても前記第2の層と前記基板間でパンチスルーしな
いだけの値に設定されてなることを特徴とする特許請求
の範囲第2項または第3項記載の固体撮像装置。 5、前記第1の層を前記基板上に島状に孤立させて受光
画素領域を形成し、該領域の表面上でさらに前記第2の
層を孤立させて形成し、該島状の第2の層領域全体を電
気的に接続することにより共通の電位が与え得るように
されてなることを特徴とする特許請求の範囲第2項記載
の固体撮像装置。 6、前記第1の層を前記基板上に島状に孤立させて受光
画素領域を形成し、該領域の間隙部分の表面を絶縁膜で
覆い、前記第1の層領域及び絶縁膜領域上に前記第2の
層領域を分断されることなく形成し、該第2の層領域に
共通の電位を与え得るようされてなることを特徴とする
特許請求の範囲第3項記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156778A JPS6216566A (ja) | 1985-07-15 | 1985-07-15 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156778A JPS6216566A (ja) | 1985-07-15 | 1985-07-15 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6216566A true JPS6216566A (ja) | 1987-01-24 |
Family
ID=15635105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156778A Pending JPS6216566A (ja) | 1985-07-15 | 1985-07-15 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487280U (ja) * | 1990-12-11 | 1992-07-29 |
-
1985
- 1985-07-15 JP JP60156778A patent/JPS6216566A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487280U (ja) * | 1990-12-11 | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192954B1 (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| US9818794B2 (en) | Solid-state image sensor and camera | |
| JP3177514B2 (ja) | 固体イメージセンサ | |
| EP0224993B1 (en) | A method of operating a solid-state image sensor | |
| EP0173542B1 (en) | A solid-state image sensor | |
| US5043783A (en) | Solid state image sensor | |
| US20040217390A1 (en) | Solid-state imaging device and method for manufacturing the same | |
| KR100267129B1 (ko) | 개선된인터라인전하결합소자고체이미지센서 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP2575907B2 (ja) | 固体撮像装置とその製造方法 | |
| JP3284986B2 (ja) | 光電変換素子およびそれを用いた固体撮像装置 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| KR100332949B1 (ko) | 전자 줌 기능에 적합한 고체 촬상 소자 | |
| JPS6216566A (ja) | 固体撮像装置 | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP3276005B2 (ja) | 電荷結合素子及びその製造法 | |
| US7262445B2 (en) | Charge transfer device and solid-state image pickup device | |
| JPS589362A (ja) | 固体撮像素子 | |
| KR950010532B1 (ko) | Ccd의 구조 | |
| JP2848435B2 (ja) | 固体撮像素子 | |
| JPH02161775A (ja) | Ccd形固体撮像装置 | |
| JPS60105382A (ja) | 固体撮像素子 | |
| JPH0424872B2 (ja) |