JPS62166433A - ソ−ス・プログラムの記述チェック方式 - Google Patents
ソ−ス・プログラムの記述チェック方式Info
- Publication number
- JPS62166433A JPS62166433A JP61008654A JP865486A JPS62166433A JP S62166433 A JPS62166433 A JP S62166433A JP 61008654 A JP61008654 A JP 61008654A JP 865486 A JP865486 A JP 865486A JP S62166433 A JPS62166433 A JP S62166433A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- instruction
- machine instruction
- instruction string
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、回帰的参照がないと言う指示行を持つソース
・プログラムのＤｏ小ループベクトル命令列に変換する
際に、その指示行の記述の正当性をチェックするための
機械命令列を上記ベクトル命令列の中に埋め込むように
したものである。
・プログラムのＤｏ小ループベクトル命令列に変換する
際に、その指示行の記述の正当性をチェックするための
機械命令列を上記ベクトル命令列の中に埋め込むように
したものである。
本発明は、コンパイラ、特にコンパイラに対する回帰的
参照がないと言う記述が正しいか否かをチェックするよ
うにしたソース・プログラムの記述チェック方式に関す
るものである。
参照がないと言う記述が正しいか否かをチェックするよ
うにしたソース・プログラムの記述チェック方式に関す
るものである。
ＦＯＲＴＲＡＮ言語で書かれたＤｏ文をベクトル命令列
に変換するコンパイラは公知である。例えば Ｄｏ １０ ｉ＝１．１０ Ａ（ｉ）−Ｂ（ｉ）＋Ｃ（ｉ） １０ Ｃ０ＮＴＩＮＵＥ と言うベクトル命令と等価である。第３図はこのベクト
ル命令を実行する場合の動作を説明するものである。ベ
クトルＢをベクトル計算機のベクトル・レジスタｖｔＱ
にロードし、ベクトルＣを他のベクトル・レジスタｖｔ
ｌにロードし、ベクトル・レジスタｖｔＱ及びベクトル
・レジスタｖｔ１の先頭から順番に要素を読出して加算
パイプラインに投入し、同一の要素番号のもの同士を加
算し、加算結果をベクトル・レジスタｖｔ３の対応する
要素域に格納する。しかしながら、Ｄｏ文が必ずベクト
ル化できるとは限らない。例えばＤｏ １０ ｉ＝
１．１０ Ａ（＋）−八（ｉ−１） １０ Ｃ０ＮＴＩＮＵＥ と言うＤｏ文体、Ａ（０）をＡ（１）に代入し、Ａ（１
）をＡ（２）に代入し、・・・Ａ（９）をＡ（１０）に
代入することを意味しており、Ａ（０）がＯであると、
Ａ （０） 、 Ａ （１） 、・・・、Ａ（１０）が
全て０になる。上記の文をベクトル化すると、配列Ａの
要素がシフトしたような形になり、ソース・プログラム
で指示された処理を正しく行うことが出来なくなる。こ
のようなデータの定義参照関係を回帰的参照があると言
う。
に変換するコンパイラは公知である。例えば Ｄｏ １０ ｉ＝１．１０ Ａ（ｉ）−Ｂ（ｉ）＋Ｃ（ｉ） １０ Ｃ０ＮＴＩＮＵＥ と言うベクトル命令と等価である。第３図はこのベクト
ル命令を実行する場合の動作を説明するものである。ベ
クトルＢをベクトル計算機のベクトル・レジスタｖｔＱ
にロードし、ベクトルＣを他のベクトル・レジスタｖｔ
ｌにロードし、ベクトル・レジスタｖｔＱ及びベクトル
・レジスタｖｔ１の先頭から順番に要素を読出して加算
パイプラインに投入し、同一の要素番号のもの同士を加
算し、加算結果をベクトル・レジスタｖｔ３の対応する
要素域に格納する。しかしながら、Ｄｏ文が必ずベクト
ル化できるとは限らない。例えばＤｏ １０ ｉ＝
１．１０ Ａ（＋）−八（ｉ−１） １０ Ｃ０ＮＴＩＮＵＥ と言うＤｏ文体、Ａ（０）をＡ（１）に代入し、Ａ（１
）をＡ（２）に代入し、・・・Ａ（９）をＡ（１０）に
代入することを意味しており、Ａ（０）がＯであると、
Ａ （０） 、 Ａ （１） 、・・・、Ａ（１０）が
全て０になる。上記の文をベクトル化すると、配列Ａの
要素がシフトしたような形になり、ソース・プログラム
で指示された処理を正しく行うことが出来なくなる。こ
のようなデータの定義参照関係を回帰的参照があると言
う。
ソース・プログラムの中に下記のような文を書くことが
出来る。
出来る。
＊ＶＯＣＬ ＬＯＯＰ、Ｎ０ＶＲＥＣ（Ａ）Ｄｏ １
０ １＝Ｌ１０ 一へ（ＬＬ（ｉ）） 八（Ｌ２（＋））＝ １０ Ｃ０ＮＴＩＮＵＥ 上記の文において、Ｖ ＯＣＬはＶｅｃｔｏｒ Ｏｐｔ
ｉｍｉｚａｔｉｏｎＣｏｎｔｒｏｌ Ｌｉｎｅの略であ
り、Ｎ０ＶＩ？ＥＣ（Ａ）は配列Ａに関して回帰的参照
（リカレンス）がないことを意味している。上記のソー
ス・プログラムにおいて、Ｎ０ＶＲＥＣ（Ａ）によって
実行結果が変化するか否かは、配列ＬＬ、Ｌ２の値によ
って決まり、実行してみないと判らない場合が多い。
０ １＝Ｌ１０ 一へ（ＬＬ（ｉ）） 八（Ｌ２（＋））＝ １０ Ｃ０ＮＴＩＮＵＥ 上記の文において、Ｖ ＯＣＬはＶｅｃｔｏｒ Ｏｐｔ
ｉｍｉｚａｔｉｏｎＣｏｎｔｒｏｌ Ｌｉｎｅの略であ
り、Ｎ０ＶＩ？ＥＣ（Ａ）は配列Ａに関して回帰的参照
（リカレンス）がないことを意味している。上記のソー
ス・プログラムにおいて、Ｎ０ＶＲＥＣ（Ａ）によって
実行結果が変化するか否かは、配列ＬＬ、Ｌ２の値によ
って決まり、実行してみないと判らない場合が多い。
本発明は、上記の考察に基づくものであって、回帰的参
照のないことをコンパイラに指示する記述の正当性をチ
ェック出来るようにしたソース・プログラムの記述チェ
ック方式を提供することを目的としている。
照のないことをコンパイラに指示する記述の正当性をチ
ェック出来るようにしたソース・プログラムの記述チェ
ック方式を提供することを目的としている。
そしてそのため本発明のソース・プログラムの記述チェ
ック方式は、配列Ａに関して回帰的参照がないことを指
示する指示行が付加されると共に添字式が配列で表され
る複数の配列Ａを有するＤＯ小ループ入力されたときに
は、配列Ａをベクトル化した機械命令列を出力するよう
になったコンパイラにおいて、上記指示行の記述の正当
性をチェックするためのチェック用機械命令列を、上記
ＤＯ小ループ対応する機械命令列に埋め込むことを特徴
とするものである。
ック方式は、配列Ａに関して回帰的参照がないことを指
示する指示行が付加されると共に添字式が配列で表され
る複数の配列Ａを有するＤＯ小ループ入力されたときに
は、配列Ａをベクトル化した機械命令列を出力するよう
になったコンパイラにおいて、上記指示行の記述の正当
性をチェックするためのチェック用機械命令列を、上記
ＤＯ小ループ対応する機械命令列に埋め込むことを特徴
とするものである。
以下、本発明の詳細な説明する。回帰的参照がないこと
をコンパイラに指示する指示行が誤りを含むのは、 （’ｉ、 ”ｊ ｌ １≦ｉ ≦Ｎ＆１ ≦ｊ＜ ｉ＆
Ｌｌ（ｉ）＝Ｌ２（ｊ） ）が真となるときである。
をコンパイラに指示する指示行が誤りを含むのは、 （’ｉ、 ”ｊ ｌ １≦ｉ ≦Ｎ＆１ ≦ｊ＜ ｉ＆
Ｌｌ（ｉ）＝Ｌ２（ｊ） ）が真となるときである。
即ち、同一要素がアクセスされるときは、先行する側（
この場合はｉ）の最後のアクセスよりも後続する側（こ
の場合はｊ）のアクセスが先に行われると（ｊ＜ｉ）で
ＮＧになる可能性がある。本発明では、この論理式を高
速に判定することによるデハソグ機能の実現を図った。
この場合はｉ）の最後のアクセスよりも後続する側（こ
の場合はｊ）のアクセスが先に行われると（ｊ＜ｉ）で
ＮＧになる可能性がある。本発明では、この論理式を高
速に判定することによるデハソグ機能の実現を図った。
上記の論理式は次のようにして実現できる。全てのＮ０
ＶＲＥＣが有効な組合わせについて、デバッグ・ライブ
ラリを呼び出す。ライブラリ内部では、■ 先行する側
の各要素の最終アクセス時のインデックス値 ■ 後続する側の各要素の第１アクセス時のインデック
ス値 を計算し、■の値≧■の値ならばＯＫ、そうでないもの
が一つでもあればＮＧとする。
ＶＲＥＣが有効な組合わせについて、デバッグ・ライブ
ラリを呼び出す。ライブラリ内部では、■ 先行する側
の各要素の最終アクセス時のインデックス値 ■ 後続する側の各要素の第１アクセス時のインデック
ス値 を計算し、■の値≧■の値ならばＯＫ、そうでないもの
が一つでもあればＮＧとする。
■の計算は次のようにして行われる。
ＶＬ ｖｔｏ、ＬＩ
ＶＧＳ ｖｔＬＬＩ
ＶｉＳＴ ｖｔｌ、ＤＶＴＩ、ｖｔ。
ここで、ＶＬは添字式Ｌ１をベクトル・レジスタにロー
ドする命令で、添字式の形式によって変化する。ＶＧＳ
は、１から始まり、１ずつ増える数列をｖ’ ｔ ｌ上
に生成する命令である。ＶｉＳＴは、ｖｔｌの内容を配
列ＤＶＴＩのｖｔｏで示された要素位置にストアする命
令であり、ｖｔＱが同一要素を複数回表示した場合には
、最後に示した時の値が残る。第１回はＶｉＳＴ命令（
ベクトル間接ストア命令）を説明する図である。ヘクト
ル・レジスタｖｔＱの第１要素の値は１０であり、且つ
ベクトル・レジスタｖｔｌの第１要素の値は１であるの
で、配列ＤＶＴ１の第１０番目の要素域に１を書き込む
。以下、同様にして、配列ＤＶＴ１の第９番目の要素域
に２を書き込み、配列ＤＶＴ１の第８番目の要素域に３
を書き込み、配列ＤＶＴＩの第６番目の要素域に４を書
き込み、配列ＤＶＴＩの第７番目の要素域に５を書き込
む。ベクトル・レジスタｖｔＱの第６番目の要素の値が
６であり、且つベクトル・レジスタｖｔｌの第６番目の
要素の値が６であるので、配列ＤＶＴＩの第６番目の要
素域に６が上書きされ、４が６に変更される。なお、配
列ＤＶＴ１は主メモリ上に存在するものである。
ドする命令で、添字式の形式によって変化する。ＶＧＳ
は、１から始まり、１ずつ増える数列をｖ’ ｔ ｌ上
に生成する命令である。ＶｉＳＴは、ｖｔｌの内容を配
列ＤＶＴＩのｖｔｏで示された要素位置にストアする命
令であり、ｖｔＱが同一要素を複数回表示した場合には
、最後に示した時の値が残る。第１回はＶｉＳＴ命令（
ベクトル間接ストア命令）を説明する図である。ヘクト
ル・レジスタｖｔＱの第１要素の値は１０であり、且つ
ベクトル・レジスタｖｔｌの第１要素の値は１であるの
で、配列ＤＶＴ１の第１０番目の要素域に１を書き込む
。以下、同様にして、配列ＤＶＴ１の第９番目の要素域
に２を書き込み、配列ＤＶＴ１の第８番目の要素域に３
を書き込み、配列ＤＶＴＩの第６番目の要素域に４を書
き込み、配列ＤＶＴＩの第７番目の要素域に５を書き込
む。ベクトル・レジスタｖｔＱの第６番目の要素の値が
６であり、且つベクトル・レジスタｖｔｌの第６番目の
要素の値が６であるので、配列ＤＶＴＩの第６番目の要
素域に６が上書きされ、４が６に変更される。なお、配
列ＤＶＴ１は主メモリ上に存在するものである。
■の計算は次のようにして行われる。
ＶＬ ｖｔ２．Ｌ２
ＶＧＳ ｖｔ３．Ｎ、−１
ＶｉＮＶ ｖｔ４．ｖｔ２
ＶｉＳＴ ｖｔ３．ＤＶＴ２．ｖｔ４ここで、ＶＬ
とＶｉＳＴは■と同様な演算である。ＶＧＳは、Ｎから
始まり１ずつ減る数列をｖｔ３上に生成する命令であり
、ＶｉＮＶは、ｖＴ２の要素順序を逆転させる命令であ
る。
とＶｉＳＴは■と同様な演算である。ＶＧＳは、Ｎから
始まり１ずつ減る数列をｖｔ３上に生成する命令であり
、ＶｉＮＶは、ｖＴ２の要素順序を逆転させる命令であ
る。
判定は次のようにして行われる。
ＶＬ ｖｔ４．ＤＶＴＩ
ＶＬ ｖｔ５．ＤＶＴ２
ＶＣＩ（ｍｔｏ、ｖｔ４．ｖｔ５
ＶＳＭＭ ｔｏ、ｍｔＯ
ここで、ＶＬはそれぞれＤＶＴＩ、ＤＶＴ２をｖｔ４と
ｖｔ５にロードする命令であり、ＶＣＨは、ｖｔ４とｖ
ｔ・５の大小比較を行ってｖｔ４＞ｖｔ５の要素に対応
するｍｔｏの要素の値を真とし、残りを偽とする命令で
ある。ＶＳＭＭは、ｍ１０の真の要素の数を数えてｔＱ
に入れる命令であって、このｔＱの値がＯならば、Ｎ０
ＶＲＥＣは正しく、０でなければ誤りがあることになる
。
ｖｔ５にロードする命令であり、ＶＣＨは、ｖｔ４とｖ
ｔ・５の大小比較を行ってｖｔ４＞ｖｔ５の要素に対応
するｍｔｏの要素の値を真とし、残りを偽とする命令で
ある。ＶＳＭＭは、ｍ１０の真の要素の数を数えてｔＱ
に入れる命令であって、このｔＱの値がＯならば、Ｎ０
ＶＲＥＣは正しく、０でなければ誤りがあることになる
。
上記■の計算を行うための機械命令列、■の計算を行う
ための機械命令列及び■の計算を行うための機械命令列
は、Ｄｏ小ループ対応するベクトル命令列の中に埋め込
まれる。例えば、＊ＶＯＣＬ ＬＯＯＰ、Ｎ０ＶＲＥ
Ｃ（Ａ）Ｄｏ １０ ｉ＝１．１０ 八（Ｌ２（ｉ））−八（Ｌｌ（ｉ）） １０ Ｃ０ＮＴＪＮＵＥ と言うソース・プログラムは、 ■の命令列 ｖｔｌ−八（Ｌ２ （＊） ） ■の命令列 Ａ（Ｌｌ（＊））−ｖｔｌ ■の命令列 よりなる命令列に変換される。
ための機械命令列及び■の計算を行うための機械命令列
は、Ｄｏ小ループ対応するベクトル命令列の中に埋め込
まれる。例えば、＊ＶＯＣＬ ＬＯＯＰ、Ｎ０ＶＲＥ
Ｃ（Ａ）Ｄｏ １０ ｉ＝１．１０ 八（Ｌ２（ｉ））−八（Ｌｌ（ｉ）） １０ Ｃ０ＮＴＪＮＵＥ と言うソース・プログラムは、 ■の命令列 ｖｔｌ−八（Ｌ２ （＊） ） ■の命令列 Ａ（Ｌｌ（＊））−ｖｔｌ ■の命令列 よりなる命令列に変換される。
第２図はコンパイラの概要を説明する図である。
コンパイラは、ソース解析フェーズ、ペクトライズ・フ
ェーズ及び命令生成フェーズを有している。
ェーズ及び命令生成フェーズを有している。
ソース解析フェーズでは、入力されたソース・プログラ
ムの構文解析、意味解析及び中間テキストの生成を行う
。ペクトライズ・フェーズでは、データの定義参照関係
に認識、ベクトル化可能性の認識及びベクトル中間テキ
ストの生成を行う。また、ペクトライズ・フェーズでは
、＊ＶＯＣＬ ＬＯＯＰ、Ｎ０ＶＲＥＣ（Ａ）と言う指
示行を持つＤＯループに関しては無条件にこのＤｏ小ル
ープ対応するベクトル中間テキストを作成し、そして上
述した■の計算を行うための中間テキスト、■の計算を
行うための中間テキスト及び■の計算を行うための中間
テキストを埋め込む。
ムの構文解析、意味解析及び中間テキストの生成を行う
。ペクトライズ・フェーズでは、データの定義参照関係
に認識、ベクトル化可能性の認識及びベクトル中間テキ
ストの生成を行う。また、ペクトライズ・フェーズでは
、＊ＶＯＣＬ ＬＯＯＰ、Ｎ０ＶＲＥＣ（Ａ）と言う指
示行を持つＤＯループに関しては無条件にこのＤｏ小ル
ープ対応するベクトル中間テキストを作成し、そして上
述した■の計算を行うための中間テキスト、■の計算を
行うための中間テキスト及び■の計算を行うための中間
テキストを埋め込む。
以上の説明から明らかなように、本発明によれば、回帰
的参照がないことをコンパイラに指示する指示行の記述
が正しいか否かをチェックすることができる。
的参照がないことをコンパイラに指示する指示行の記述
が正しいか否かをチェックすることができる。
第１図はベクトル間接ストア命令を説明するための図、
第２図はコンパイラの概要を示す図、第３図はベクトル
計算を説明する図である。
第２図はコンパイラの概要を示す図、第３図はベクトル
計算を説明する図である。
Claims (1)
- 配列Ａに関して回帰的参照がないことを指示する指示行
が付加されると共に添字式が配列で表される複数の配列
Ａを有するＤＯループが入力されたときには、配列Ａを
ベクトル化した機械命令列を出力するようになったコン
パイラにおいて、上記指示行の記述の正当性をチェック
するためのチェック用機械命令列を、上記ＤＯループに
対応する機械命令列に埋め込むことを特徴とするソース
・プログラムの記述チェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61008654A JPS62166433A (ja) | 1986-01-17 | 1986-01-17 | ソ−ス・プログラムの記述チェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61008654A JPS62166433A (ja) | 1986-01-17 | 1986-01-17 | ソ−ス・プログラムの記述チェック方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166433A true JPS62166433A (ja) | 1987-07-22 |
| JPH0426748B2 JPH0426748B2 (ja) | 1992-05-08 |
Family
ID=11698917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61008654A Granted JPS62166433A (ja) | 1986-01-17 | 1986-01-17 | ソ−ス・プログラムの記述チェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334030A (ja) * | 1989-06-30 | 1991-02-14 | Fujitsu Ltd | コンパイラ装置 |
-
1986
- 1986-01-17 JP JP61008654A patent/JPS62166433A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334030A (ja) * | 1989-06-30 | 1991-02-14 | Fujitsu Ltd | コンパイラ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426748B2 (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202967A (en) | Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction | |
| US6113650A (en) | Compiler for optimization in generating instruction sequence and compiling method | |
| US6948056B1 (en) | Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages | |
| US8583898B2 (en) | System and method for managing processor-in-memory (PIM) operations | |
| US5774709A (en) | Enhanced branch delay slot handling with single exception program counter | |
| US5247696A (en) | Method for compiling loops having recursive equations by detecting and correcting recurring data points before storing the result to memory | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| US5752015A (en) | Method and apparatus for repetitive execution of string instructions without branch or loop microinstructions | |
| US6202141B1 (en) | Method and apparatus for performing vector operation using separate multiplication on odd and even data elements of source vectors | |
| JPS63132338A (ja) | コード生成方法 | |
| US4541047A (en) | Pipelined data processing system | |
| EP0093430A2 (en) | Pipeline data processing system | |
| US6862730B1 (en) | Register allocation in code translation between processors | |
| EP0354740B1 (en) | Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction | |
| CN107589960B (zh) | 一种基于寄存器访问冲突检测的dsp指令模拟方法 | |
| EP0730220A2 (en) | Method and apparatus for rapid execution of control transfer instructions | |
| US5678016A (en) | Processor and method for managing execution of an instruction which determine subsequent to dispatch if an instruction is subject to serialization | |
| US7219335B1 (en) | Method and apparatus for stack emulation during binary translation | |
| JP7077862B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
| US7966474B2 (en) | System, method and computer program product for translating storage elements | |
| US6178497B1 (en) | System and method for determining the relative age of instructions in a processor | |
| JPH0426748B2 (ja) | ||
| US5045992A (en) | Apparatus for executing instruction regardless of data types and thereafter selectively branching to other instruction upon determining of incompatible data type | |
| GB2069733A (en) | Conditional instruction execution in a pipelined processor | |
| US4935849A (en) | Chaining and hazard apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |