JPS62174932A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62174932A JPS62174932A JP61018463A JP1846386A JPS62174932A JP S62174932 A JPS62174932 A JP S62174932A JP 61018463 A JP61018463 A JP 61018463A JP 1846386 A JP1846386 A JP 1846386A JP S62174932 A JPS62174932 A JP S62174932A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- mask
- electrode
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に、支持台
上に設けられた配線層と半導体装置の外部電極とをはん
だを介して電気的に接続するような半導体装置の製造方
法に関する。
上に設けられた配線層と半導体装置の外部電極とをはん
だを介して電気的に接続するような半導体装置の製造方
法に関する。
Ｌ従来の技術］
第２図（ａ ）ないしくＣ）は従来の半導体装置の製造
方法を示す図である。次に、第２図（ａ）ないしくＣ）
を参照して従来の半導体装置の製造方法について説明す
る。
方法を示す図である。次に、第２図（ａ）ないしくＣ）
を参照して従来の半導体装置の製造方法について説明す
る。
第２図＜ａ ＞に示すように、シリコン基板１上であっ
て、外部電極（ポンディングパッド）となるＶ４域にア
ルミニウムｌｕｌ！ ２を形成した後、シリコン基板１
上およびアルミニウムｌｌ！Ｉ ２上に窒化硅素または
酸化硅素膜で構成されたパッシベーション膜４を形成す
る。次に、アルミニウム１ｌｕ２の一部上のパッシベー
ション膜４を除去する。次に、アルミニウムＩＩ！Ｉ
２上およびパッシベーション膜４の一部上にマスク５を
用いて蒸着法によって、Ａ区−０ｒ−ＣＵ電極３を形成
する。次に、第２図（ｂ）に示すように、マスク７を用
いてＡＱ−Ｃｒ−Ｃｕ電極３上およびパッシベーション
膜４の一部上に蒸着法によって、はんだ膜６を形成する
。
て、外部電極（ポンディングパッド）となるＶ４域にア
ルミニウムｌｕｌ！ ２を形成した後、シリコン基板１
上およびアルミニウムｌｌ！Ｉ ２上に窒化硅素または
酸化硅素膜で構成されたパッシベーション膜４を形成す
る。次に、アルミニウム１ｌｕ２の一部上のパッシベー
ション膜４を除去する。次に、アルミニウムＩＩ！Ｉ
２上およびパッシベーション膜４の一部上にマスク５を
用いて蒸着法によって、Ａ区−０ｒ−ＣＵ電極３を形成
する。次に、第２図（ｂ）に示すように、マスク７を用
いてＡＱ−Ｃｒ−Ｃｕ電極３上およびパッシベーション
膜４の一部上に蒸着法によって、はんだ膜６を形成する
。
そして、この半導体装置全体を該はんだの融点以上に加
熱すると、はんだは１１１融して、ぬれ性の良いＡＱ、
−Ｃｒ−Ｃｕ電極３上で表面張力によりはんだ球７にな
る。この状態を第２図（Ｃ）に示す。
熱すると、はんだは１１１融して、ぬれ性の良いＡＱ、
−Ｃｒ−Ｃｕ電極３上で表面張力によりはんだ球７にな
る。この状態を第２図（Ｃ）に示す。
し発明が解決しようとする問題点］
ところで、第２図に示す半導体装置のＡ Ｑ、−Ｃｒ−
ＣＬＩ電極３と図示しない支持台に設けられた配ＩＩ層
とをはんだ球７を介して電気的に接続するためには、は
んだ球７の直径は約１００μｍ以上であることが必要で
ある。第２図（ｂ）に示すはんだ１１６は蒸着法により
形成されているので、そのｙＡ厚は約１０μｌである。
ＣＬＩ電極３と図示しない支持台に設けられた配ＩＩ層
とをはんだ球７を介して電気的に接続するためには、は
んだ球７の直径は約１００μｍ以上であることが必要で
ある。第２図（ｂ）に示すはんだ１１６は蒸着法により
形成されているので、そのｙＡ厚は約１０μｌである。
このはんだ１１６の体積と第２図（Ｃ）に示すはんだ球
７の体積とは等しいので、下記式（１）によりマスク８
の開孔部９の直径（Ｌｌ）は２５８μｍになる。
７の体積とは等しいので、下記式（１）によりマスク８
の開孔部９の直径（Ｌｌ）は２５８μｍになる。
４／３ｘｒ”−４π−ｔ −（Ｌ＋ ／２）’−（１
）ここで、Ｌ、：開孔部９の直径 ｒ ：はんだ球７の半径（ｒ−５０μｍ）ｔ ：はんだ
膜６の厚み（ｔ−１０μｌ）したがって、ポンディング
パッドの間隔を２５８μｍ以上にしなければならず、形
状の小ざい半導体装置を提供しようとする場合において
、半導体の形状はこのポンディングパッドの間隔により
制限を受けるという問題点がある。
）ここで、Ｌ、：開孔部９の直径 ｒ ：はんだ球７の半径（ｒ−５０μｍ）ｔ ：はんだ
膜６の厚み（ｔ−１０μｌ）したがって、ポンディング
パッドの間隔を２５８μｍ以上にしなければならず、形
状の小ざい半導体装置を提供しようとする場合において
、半導体の形状はこのポンディングパッドの間隔により
制限を受けるという問題点がある。
それゆえに、この発明は上述のような問題点を解消する
ためになされたもので、ポンディングパッドの間隔を縮
小することのできるような半導体装置の製造方法を提供
することを目的どする。
ためになされたもので、ポンディングパッドの間隔を縮
小することのできるような半導体装置の製造方法を提供
することを目的どする。
［問題点を解決するための手段ｊ
この発明に係る半導体装置の！ｌｉ３！［方法は、半導
体基板上に形成された外部電極上にはんだを載置して、
支持台上に形成された配線層と外部電極とを該はんだを
介して電気的に接続するような半導体装置の製造方法に
おいて、はんだを予め溶融して、球状の状態で外部電極
上に載置するようにしたものである。
体基板上に形成された外部電極上にはんだを載置して、
支持台上に形成された配線層と外部電極とを該はんだを
介して電気的に接続するような半導体装置の製造方法に
おいて、はんだを予め溶融して、球状の状態で外部電極
上に載置するようにしたものである。
［作用コ
この発明では予め溶融したはんだを球状の状態で外部１
！極上に載置するので、外部電極の間隔を縮小すること
ができる。
！極上に載置するので、外部電極の間隔を縮小すること
ができる。
し実施例〕
以下、この発明の一実施例を図について説明する。第１
図（ａ）および（ｂ）はこの発明の一実施例の半導体装
置の製造方法を示す図である。次に、第１図（ａ）およ
び（ｂ）を参照してこの発明の一実施例の半導体装置の
製造方法について説明する。
図（ａ）および（ｂ）はこの発明の一実施例の半導体装
置の製造方法を示す図である。次に、第１図（ａ）およ
び（ｂ）を参照してこの発明の一実施例の半導体装置の
製造方法について説明する。
第１図（ａ ）において、ＡｆＬ−Ｃｒ−Ｃｕ電極３ま
での形成方法は従来と同様であるので、説明を省略する
。Ａｕ−Ｃｒ−ＣＬＩ電穫３を形成した後、直径Ｌ２の
開口部９′が設けられたマスク８′をシリコン基板１上
に設置し、半導体装置全体をはんだの融点たとえば２６
０〜２８０℃以上にカロ熱する。次に、はんだを溶融し
て直径が約１００μｎ１の球状にした侵、図示しないガ
イドレールによりマスク８−上に導く。マスク８′は酸
化珪素などのぬれ性の悪い素材で構成されてあり、しか
もはんだの融点以上に加熱されているので、はんだはマ
スク８−上で溶融状態であり、かつ球状を保つ。このは
んだ球７を上述の開口部９からＡｉ−ｃｒ−ｃｕ電極３
上に落下させる。このとき、マスク８′が半導体装置に
対して若干ずれて設置されている場合でも、半導体装置
ははんだ球６の融点以上に加熱されているので、はんだ
球６は溶融状態で濡れ性の良いＡｆＬ−Ｃｒ−Ｃｕ電極
３上に設置される。この状態を第１図（ｂ）に示す。
での形成方法は従来と同様であるので、説明を省略する
。Ａｕ−Ｃｒ−ＣＬＩ電穫３を形成した後、直径Ｌ２の
開口部９′が設けられたマスク８′をシリコン基板１上
に設置し、半導体装置全体をはんだの融点たとえば２６
０〜２８０℃以上にカロ熱する。次に、はんだを溶融し
て直径が約１００μｎ１の球状にした侵、図示しないガ
イドレールによりマスク８−上に導く。マスク８′は酸
化珪素などのぬれ性の悪い素材で構成されてあり、しか
もはんだの融点以上に加熱されているので、はんだはマ
スク８−上で溶融状態であり、かつ球状を保つ。このは
んだ球７を上述の開口部９からＡｉ−ｃｒ−ｃｕ電極３
上に落下させる。このとき、マスク８′が半導体装置に
対して若干ずれて設置されている場合でも、半導体装置
ははんだ球６の融点以上に加熱されているので、はんだ
球６は溶融状態で濡れ性の良いＡｆＬ−Ｃｒ−Ｃｕ電極
３上に設置される。この状態を第１図（ｂ）に示す。
マスク８′の開口部９の直１１２）とはんだ球の半径ｒ
との関係を下記式（２）に示す。
との関係を下記式（２）に示す。
１２−２（ｒ＋Δｒ） ・・・（２）△
ｒ：しよんだ球６と開口部９との間の余裕ここて、Δｒ
は半導体装置とマスク８′とのマスク合わせの精度によ
って決定される値であって、約１０μｍ程度である。し
たがって、式（２）にｒ ＝５０μｍ 、Δｒ−ＩＱμ
ｎｌを代入スルト、開口部の直径（し２）は１２０μｍ
になる。
ｒ：しよんだ球６と開口部９との間の余裕ここて、Δｒ
は半導体装置とマスク８′とのマスク合わせの精度によ
って決定される値であって、約１０μｍ程度である。し
たがって、式（２）にｒ ＝５０μｍ 、Δｒ−ＩＱμ
ｎｌを代入スルト、開口部の直径（し２）は１２０μｍ
になる。
従来の半導体装置の製造方法に用いるマスク８０開口部
の直径（Ｌｌ）は２５８μｍであるので、これと対比し
てこの発明の製造方法では１３８μｍ間口部の直径を縮
小することができるのでポンディングパッドの間隔をこ
の分縮小でき、半導体装置の大幅な縮小が可能となる。
の直径（Ｌｌ）は２５８μｍであるので、これと対比し
てこの発明の製造方法では１３８μｍ間口部の直径を縮
小することができるのでポンディングパッドの間隔をこ
の分縮小でき、半導体装置の大幅な縮小が可能となる。
［発明の効果］
以上のように、この発明によれば、はんだ球を予め溶融
して球状の状態で外部電極上に載置するようにしたので
、ポンディングパッドの間隔を縮小できるため、半導体
装置の形状を縮小することができる。
して球状の状態で外部電極上に載置するようにしたので
、ポンディングパッドの間隔を縮小できるため、半導体
装置の形状を縮小することができる。
第１図（ａ）および（ｂ ）はこの発明の一実施例の半
導体装置の製造方法を示す図である。第２図（ａ）ない
しくＣ）は従来の半導体装置の製造方法を示ず図である
。 図において、１はシリコン基板、２はアルミニウム膜、
３はＡ之−Ｃｒ−ＣＬＩ電極、４はパッシベーション膜
、６ははんだ球、８−はマスク、９−はマスクの開口部
を示す。 弔１図 （、ｂ ） ２′ ４ ｌマソンベーシフ／隊 第１′頁の続き ０発 明 者 望 月 弘 伊丹市瑞原
内
導体装置の製造方法を示す図である。第２図（ａ）ない
しくＣ）は従来の半導体装置の製造方法を示ず図である
。 図において、１はシリコン基板、２はアルミニウム膜、
３はＡ之−Ｃｒ−ＣＬＩ電極、４はパッシベーション膜
、６ははんだ球、８−はマスク、９−はマスクの開口部
を示す。 弔１図 （、ｂ ） ２′ ４ ｌマソンベーシフ／隊 第１′頁の続き ０発 明 者 望 月 弘 伊丹市瑞原
内
Claims (3)
- （１）半導体基板上に形成された外部電極上にはんだを
載置して、支持台の表面に形成された配線層と前記外部
電極とを該はんだを介して電気的に接続するような半導
体装置の製造方法において、 前記はんだは予め溶融されて、球状の状態で前記外部電
極上に載置されることを特徴とする半導体装置の製造方
法。 - （２）前記半導体基板は、前記はんだが前記外部電極上
に載置されるとき、該はんだの融点以上に加熱されるこ
とを特徴とする、特許請求の範囲第１項記載の半導体装
置の製造方法。 - （３）前記外部電極はＡｌ−Ｃｒ−Ｃｕからなることを
特徴とする、特許請求の範囲第１項または第２項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61018463A JPS62174932A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61018463A JPS62174932A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62174932A true JPS62174932A (ja) | 1987-07-31 |
Family
ID=11972327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61018463A Pending JPS62174932A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352318A (en) * | 1989-08-17 | 1994-10-04 | Canon Kabushiki Kaisha | Method of mutually connecting electrode terminals |
-
1986
- 1986-01-28 JP JP61018463A patent/JPS62174932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352318A (en) * | 1989-08-17 | 1994-10-04 | Canon Kabushiki Kaisha | Method of mutually connecting electrode terminals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63228113A (ja) | 光結合素子及びその製造方法 | |
| US3380155A (en) | Production of contact pads for semiconductors | |
| KR100442609B1 (ko) | 플립칩 본딩구조 및 본딩방법 | |
| CA2244633A1 (en) | Optical fiber array module using soldering and fabrication method thereof | |
| US5437092A (en) | Method of making contact areas on an optical waveguide | |
| JPH10311937A (ja) | 端面発光素子或は受光素子の実装構造 | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| JPH06295937A (ja) | 光電素子の実装方法 | |
| JPS62174932A (ja) | 半導体装置の製造方法 | |
| JP4993647B2 (ja) | セルフアライメント構造 | |
| US20040038452A1 (en) | Connection between semiconductor unit and device carrier | |
| JP4605850B2 (ja) | 光実装基板の製造方法 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| JP2001156432A (ja) | モジュール及び電子部品の実装方法 | |
| JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
| JPH10260321A (ja) | 光伝送部材保持装置の製造方法 | |
| JPS6086853A (ja) | 半導体装置の製造方法 | |
| JPH0766209A (ja) | バンプ材並びにその製造方法及びそれを用いた光部品実装方法 | |
| JP2822997B2 (ja) | 半導体装置およびその製造方法 | |
| KR0142524B1 (ko) | 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법 | |
| JPH03218037A (ja) | 半導体素子実装用基板 | |
| JPH0677229A (ja) | 高さ位置決めバンプ | |
| JPH05166880A (ja) | チップの配線基板等実装方法 | |
| JP2002334902A (ja) | 光素子の実装構造および実装方法 | |
| JPH03233951A (ja) | 半導体素子の電極接続方法 |