JPS6217831A - Asynchronous signal generating circuit - Google Patents

Asynchronous signal generating circuit

Info

Publication number
JPS6217831A
JPS6217831A JP60155022A JP15502285A JPS6217831A JP S6217831 A JPS6217831 A JP S6217831A JP 60155022 A JP60155022 A JP 60155022A JP 15502285 A JP15502285 A JP 15502285A JP S6217831 A JPS6217831 A JP S6217831A
Authority
JP
Japan
Prior art keywords
circuit
asynchronous
signal
state
asynchronous signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60155022A
Other languages
Japanese (ja)
Inventor
Hiroshi Ishikura
石倉 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60155022A priority Critical patent/JPS6217831A/en
Publication of JPS6217831A publication Critical patent/JPS6217831A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

PURPOSE:To transmit the change of an asynchronous signal to an asynchronous circuit at a rapid timing and to control the asynchronous circuit by using a part of the output of a state change recognizing circuit as an asynchronous signal changing signal. CONSTITUTION:The asynchronous circuit (unshown) is controlled by an asynchronous signal 102, i.e. a state value, which is an output from a decoder circuit 13. On the other hand, a partial circuit in the asynchronous circuit is also controlled by the state change of the asynchronous circuit, i.e. an asynchronous signal changing signal 101. A delay time is prepared during the period from the sending of a state changing signal from the state change recognizing circuit 11 to the output of an asynchronous signal from a decoder circuit 13. However, a part of the asynchronous circuit can be controlled at a rapid timing accelerated by the delay time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非同期回路の制御を行う非同期信号を出力する
非同期信号発生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an asynchronous signal generating circuit that outputs an asynchronous signal for controlling an asynchronous circuit.

〔従来の技術〕[Conventional technology]

従来、この種の非同期信号発生回路は非同期回路の状態
値を保持する状態フリップフロップ回路と、この状態フ
リップフロップ回路出力をデコードするデコーダ回路と
、非同期回路の状態変化を認識する状態変化認識回路と
から構成され、デコーダ回路回路出力を非同期信号とし
て用い、非同期回路を制御している。
Conventionally, this type of asynchronous signal generation circuit has a state flip-flop circuit that holds the state value of the asynchronous circuit, a decoder circuit that decodes the output of this state flip-flop circuit, and a state change recognition circuit that recognizes the state change of the asynchronous circuit. The decoder circuit output is used as an asynchronous signal to control the asynchronous circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、上述した非同期信号発生回路では非同期回路
の制御としてデコーダ回路出力を非同期信号として用い
ているだけであるから9例えば。
By the way, in the above-mentioned asynchronous signal generation circuit, the decoder circuit output is simply used as an asynchronous signal to control the asynchronous circuit.

非同期回路が性能面において、より速いタイミングで非
同期信号の変化を必要としているにもかかわらず、非同
期信号の変化タイミングを早くすることができず、非同
期回路の性能に適合しないという問題点がある。
In terms of performance, asynchronous circuits require the asynchronous signal to change at a faster timing, but there is a problem in that the change timing of the asynchronous signal cannot be made earlier, and the performance does not match the performance of the asynchronous circuit.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明は非同期回路の動作状態を定義して状態値を保持
する状態フリップフロップ回路と、この状態フリップフ
ロップ回路出力をデコードし7て非同期信号を発生する
デコーダ回路と、このデコーダ回路出力、さらには制御
情報ピンから入力される制御情報によって、非同期回路
の状態変化を認識し、状態フリップフロップ回路に伝え
る状態変化認識回路とを有し、状態変化認識回路出力の
一部を非同期信号の立し上りあるいは立ち下りを伝える
非同期信号変化信号として用いることを特徴とする非同
期信号発生回路である。
The present invention provides a state flip-flop circuit that defines the operating state of an asynchronous circuit and holds a state value, a decoder circuit that decodes the output of this state flip-flop circuit and generates an asynchronous signal, and an output of this decoder circuit. It has a state change recognition circuit that recognizes the state change of the asynchronous circuit based on the control information input from the control information pin and transmits it to the state flip-flop circuit. Alternatively, the asynchronous signal generating circuit is characterized in that it is used as an asynchronous signal change signal that conveys a falling edge.

〔実施例〕〔Example〕

以下本発明について実施例によって説明する。 The present invention will be explained below with reference to Examples.

第1図は本発明による非同期信号発生回路のブロック図
である。
FIG. 1 is a block diagram of an asynchronous signal generation circuit according to the present invention.

第1図を参照して、非同期回路(図示せず)の現在の状
態値を保持している状態フリツゾフロツノ回路12がデ
コーダ回路13へ接続され、このガニ1−ダ回路13か
らヂ非同明信にO3102が出力されて、この非同期信
号102は非同期回路に入力される。一方、デコーダ回
路1:うの出力、即ち非同期信号102は状態変化認識
回路11へ人力されている。また、この状態変化認識回
路11には制御情報を入力するための制御情報入力ピン
14が連結されている。状態変化認識回路11は状態フ
リップフロップ回路12へ接続され、状態変化認識回路
11の出力の一部は後述する非同期信号変化信号として
非同期回路に入力される。
Referring to FIG. 1, a state fritsoff circuit 12 that holds the current state value of an asynchronous circuit (not shown) is connected to a decoder circuit 13, and from this circuit 13 a digital signal is transmitted. O3102 is output, and this asynchronous signal 102 is input to the asynchronous circuit. On the other hand, the output of the decoder circuit 1, ie, the asynchronous signal 102, is inputted to the state change recognition circuit 11. Further, a control information input pin 14 for inputting control information is connected to this state change recognition circuit 11. The state change recognition circuit 11 is connected to a state flip-flop circuit 12, and a part of the output of the state change recognition circuit 11 is input to the asynchronous circuit as an asynchronous signal change signal to be described later.

状態フリップフロップ回路12が保持している非同期回
路の現在の状態値がデコーダ回路】3に入力され、この
状態値はここでデコードされて。
The current state value of the asynchronous circuit held by the state flip-flop circuit 12 is input to the decoder circuit 3, and this state value is decoded here.

非同期信号102として出力される。この非同期信号1
02は非同期回路に入力されて、非同期回路を制御する
。一方、前述のように非同期信号102は状態変化認識
回路11へ人力される。状態変化認識回路11は非同期
信号102のみで。
It is output as an asynchronous signal 102. This asynchronous signal 1
02 is input to the asynchronous circuit to control the asynchronous circuit. On the other hand, as described above, the asynchronous signal 102 is inputted to the state change recognition circuit 11. The state change recognition circuit 11 uses only the asynchronous signal 102.

あるいは非同期信号102と制御情報入力ピン14から
入力される制御情報(制御信号)とによって、非同期回
路の状態変化を認識し、この認識された状態変化(状態
変化信号)をエツジ) IJガのフリップフロップから
構成された状態フリップフロップ回路12に伝達する。
Alternatively, a change in the state of the asynchronous circuit is recognized by the asynchronous signal 102 and control information (control signal) input from the control information input pin 14, and this recognized change in state (state change signal) is applied to the flip-flop of the IJ. The state is transmitted to a flip-flop circuit 12 consisting of a flip-flop circuit.

状態変化認識回路11からの状態変化信号によって状態
フリップフロッゾ回路12中の状態変化の対象となる状
態フリップフロップがセット、あるいはリセットされて
次の状態値が保持され、この新たな状態値はデコーダ回
路13によってデコードされて、非同期信号として出力
される。
A state change signal from the state change recognition circuit 11 sets or resets the state flip-flop in the state flip-flop circuit 12 to hold the next state value, and this new state value is transferred to the decoder circuit. 13 and output as an asynchronous signal.

ところで、非同期回路はデコーダ回路13の出力である
非同期信号102によって、つまり状態値によって制御
されているが、非同期回路内の一部回路は非同期回路の
状態変化、即ち非同期信号変化信号によっても制御可能
である。
Incidentally, the asynchronous circuit is controlled by the asynchronous signal 102 that is the output of the decoder circuit 13, that is, by the state value, but some circuits within the asynchronous circuit can also be controlled by the state change of the asynchronous circuit, that is, the asynchronous signal change signal. It is.

ここで第2図も参照して、状態変化認識回路11から状
態変化信号が送出されてからデコーダ回路13から非同
期信号が出力されるまでには第2図で示すディレタイム
がある。即ちタイミング1で状態変化信号が送出され、
タイミング3で非同期信号が送出されている(なお、タ
イミング2は状態フリップフロップ回路12の出力タイ
ミングである)。従って、前述したように、非同期回路
が性能面において、より速いタイミングで非同期信号の
変化を必要としている場合、」−記のディレタイム分だ
け非同期信号の出力が遅れるから。
Referring also to FIG. 2, there is a delay time shown in FIG. 2 from when the state change recognition circuit 11 sends out the state change signal until the decoder circuit 13 outputs the asynchronous signal. That is, a state change signal is sent at timing 1,
An asynchronous signal is sent out at timing 3 (timing 2 is the output timing of the state flip-flop circuit 12). Therefore, as mentioned above, if the asynchronous circuit requires the asynchronous signal to change at a faster timing in terms of performance, the output of the asynchronous signal will be delayed by the delay time indicated by -.

非同期回路の性能面に適合しない。It is not compatible with the performance aspects of asynchronous circuits.

上述の実施例では非同期信号の一部にかえて。In the above embodiment, instead of being part of the asynchronous signal.

即ち非同期信号とともに状態変化認識回路】1からの状
態変化信号を非同期信号変化信号101として非同期回
路に入力している。即ち、非同期回路にはタイミング1
で状態変化認識回路11の出力(非同期信号変化信号)
が入力されるから、ディレタイム分だけ速いタイミング
で非同期回路の一部を制御することができる。
That is, the state change signal from the state change recognition circuit 1 is inputted to the asynchronous circuit as an asynchronous signal change signal 101 together with the asynchronous signal. In other words, the asynchronous circuit has timing 1.
The output of the state change recognition circuit 11 (asynchronous signal change signal)
is input, it is possible to control a part of the asynchronous circuit at a faster timing by the delay time.

このように、非同期信号の非同期回路の性能に対する影
響が大きく、よシ速いタイミングで制御信号が必要な場
合には非同期信号変化信号を用いるのが有効である。
As described above, when the asynchronous signal has a large influence on the performance of the asynchronous circuit and a control signal is required at a faster timing, it is effective to use an asynchronous signal change signal.

以下余日 〔発明の効果〕 以上説明したように本発明による非同期信号発生回路で
は、状態変化認識回路の出力の一部を非同期信号変化信
号として用いているから、より速いタイミングで非同期
信号の変化を非同期回路に伝達することができ、その結
果、非同期回路を速いタイミングで制御することができ
、非同期回路の性能を高める効果がある。
[Effects of the Invention] As explained above, in the asynchronous signal generation circuit according to the present invention, since a part of the output of the state change recognition circuit is used as the asynchronous signal change signal, the asynchronous signal changes at a faster timing. can be transmitted to the asynchronous circuit, and as a result, the asynchronous circuit can be controlled with quick timing, which has the effect of improving the performance of the asynchronous circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による非同期信号発生回路の一実施例を
示すブロック図、第2図は第1図に示す非同期信号発生
回路のタイムチャートである。 11・・・状態変化認識回路、12・・・状態フリップ
フロップ回路、13・・・デコーダ回路、14・・・制
御情報入力ピン、101・・・非同期信号変化信号。 102・・・非同期信号。 代理人(7783)弁理士池田憲保
FIG. 1 is a block diagram showing an embodiment of an asynchronous signal generating circuit according to the present invention, and FIG. 2 is a time chart of the asynchronous signal generating circuit shown in FIG. DESCRIPTION OF SYMBOLS 11... State change recognition circuit, 12... State flip-flop circuit, 13... Decoder circuit, 14... Control information input pin, 101... Asynchronous signal change signal. 102...Asynchronous signal. Agent (7783) Patent attorney Noriyasu Ikeda

Claims (1)

【特許請求の範囲】[Claims] 1、非同期回路の制御を行う非同期信号を出力する非同
期信号発生回路において、前記非同期回路の動作状態を
定義して状態値を保持する状態フリップフロップ回路と
、該状態フリップフロップ回路出力をデコードして非同
期信号を発生するデコーダ回路と、該デコーダ回路出力
、さらには制御情報ピンから入力される制御情報によっ
て、前記非同期回路の状態変化を認識し、前記状態フリ
ップフロップ回路に伝える状態変化認識回路とを有し、
該状態変化認識回路出力の一部を前記非同期信号の立ち
上りあるいは立ち下りを伝える非同期信号変化信号とし
て用いることを特徴とする非同期信号発生回路。
1. In an asynchronous signal generation circuit that outputs an asynchronous signal for controlling an asynchronous circuit, a state flip-flop circuit that defines the operating state of the asynchronous circuit and holds a state value, and a state flip-flop circuit that decodes the output of the state flip-flop circuit. A decoder circuit that generates an asynchronous signal, and a state change recognition circuit that recognizes a state change of the asynchronous circuit based on the output of the decoder circuit and control information input from a control information pin and transmits it to the state flip-flop circuit. have,
An asynchronous signal generation circuit characterized in that a part of the output of the state change recognition circuit is used as an asynchronous signal change signal that conveys the rise or fall of the asynchronous signal.
JP60155022A 1985-07-16 1985-07-16 Asynchronous signal generating circuit Pending JPS6217831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60155022A JPS6217831A (en) 1985-07-16 1985-07-16 Asynchronous signal generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60155022A JPS6217831A (en) 1985-07-16 1985-07-16 Asynchronous signal generating circuit

Publications (1)

Publication Number Publication Date
JPS6217831A true JPS6217831A (en) 1987-01-26

Family

ID=15596957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60155022A Pending JPS6217831A (en) 1985-07-16 1985-07-16 Asynchronous signal generating circuit

Country Status (1)

Country Link
JP (1) JPS6217831A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272064A (en) * 1988-03-22 1989-10-31 Teledyne Inc Electric connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272064A (en) * 1988-03-22 1989-10-31 Teledyne Inc Electric connector

Similar Documents

Publication Publication Date Title
KR900003705A (en) Part and time correction method
JPS6217831A (en) Asynchronous signal generating circuit
KR890015501A (en) Digital filter which enabled video emphasis processing by mode switching
JPS6197774A (en) Keyboard device
KR880004413Y1 (en) Control signal device of calculator
KR880002760Y1 (en) Data signal transmission circuit of remote control receiver
JPH08195654A (en) Clock regenerating circuit
JPS62204343A (en) Asynchronous signal generation circuit
JPS6167345A (en) Duplexer
JP2002358129A (en) Method of stabilizing D / S converter output when input data is switched
JPS63282820A (en) Clock signal switching system
JPS63204333A (en) Asynchronous signal generating circuit
JPS6258751A (en) Polarity switching circuit
JPH02287618A (en) Data processor
JPH0212337A (en) Control system for interruption input signal
JPH01195064A (en) Interface receiving circuit for printer
JPH0487076A (en) Clock generating device for magnetic disk device
JPS63263857A (en) Data input/output device
JPH03263914A (en) Signal waveform shaping circuit
KR970060165A (en) Method of transferring ID data of digital video disk player (DVDP)
JPH03265277A (en) Decoding system for signal
JPS6125626U (en) CPU reset circuit
JPS6187432A (en) Unipolar/bipolar converting circuit
JPS60113167U (en) Output current control device for arc equipment
JPS6245213A (en) Synchronization system for asynchronizing signal