JPS6217835A - マイクロプログラムのアドレス制御方式 - Google Patents
マイクロプログラムのアドレス制御方式Info
- Publication number
- JPS6217835A JPS6217835A JP15514385A JP15514385A JPS6217835A JP S6217835 A JPS6217835 A JP S6217835A JP 15514385 A JP15514385 A JP 15514385A JP 15514385 A JP15514385 A JP 15514385A JP S6217835 A JPS6217835 A JP S6217835A
- Authority
- JP
- Japan
- Prior art keywords
- control storage
- address
- control
- microprogram
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、マイクロプログラム制御を行う計輝機のマイ
クロプログラムのアドレス制御方式に関する。
クロプログラムのアドレス制御方式に関する。
[発明の技術的背景]
従来、マイクロプログラム制御を行うil算機では、マ
イクロ命令を構成するビットフィールドヤ)全体のピッ
1〜幅は必要に応じて割りiてられている。また、マイ
クロ命令のアドレスフィールドについても設計時にマイ
クロプログラムの容量により決められている。この場合
、ハードウェアの量を極力少なくするため、必要最小限
のアドレスフィールドが割り当てられている。
イクロ命令を構成するビットフィールドヤ)全体のピッ
1〜幅は必要に応じて割りiてられている。また、マイ
クロ命令のアドレスフィールドについても設計時にマイ
クロプログラムの容量により決められている。この場合
、ハードウェアの量を極力少なくするため、必要最小限
のアドレスフィールドが割り当てられている。
[背景技術の問題点]
第3図はマイクロプログラム制御を行なう計算機におけ
る従来のマイクロブ冒ダラムのアドレス制御方式を示す
ブロック図である。符@1はマイクロプログラムのアド
レスレジスタ(MAR)で、このMARlのアドレスに
よって制御記憶部2のベージO〜3に入っている指定の
マイクロ命令が読み出され、これがマイクロプログラム
データレジスタ(MDR)3にセットされる。その後、
MDRa内のマイクロ命令が翻訳実行される。
る従来のマイクロブ冒ダラムのアドレス制御方式を示す
ブロック図である。符@1はマイクロプログラムのアド
レスレジスタ(MAR)で、このMARlのアドレスに
よって制御記憶部2のベージO〜3に入っている指定の
マイクロ命令が読み出され、これがマイクロプログラム
データレジスタ(MDR)3にセットされる。その後、
MDRa内のマイクロ命令が翻訳実行される。
上記のような従来のマイクロプログラム制御を行うi−
1算機では、マイクロ命令を構成するビットフィールド
や、このビットフィールドの仝休のビット幅は必要に応
じて割り当てられている。また、制御記憶部2に形成さ
れるマイクロ命令のアドレスフィールドについても、設
計時にマイクロプログラムの容量によって決められるが
、ハード「ン1アの量を極力少なくするため、必要最小
限のアドレスフィールドが割り当てられている。
1算機では、マイクロ命令を構成するビットフィールド
や、このビットフィールドの仝休のビット幅は必要に応
じて割り当てられている。また、制御記憶部2に形成さ
れるマイクロ命令のアドレスフィールドについても、設
計時にマイクロプログラムの容量によって決められるが
、ハード「ン1アの量を極力少なくするため、必要最小
限のアドレスフィールドが割り当てられている。
[背景技術の問題点]
ところで、上記の如く既に設計された計算機に対し、機
能向上等の理由によりマイクロプログラムの容量を増加
しなCプればならない場合がある。
能向上等の理由によりマイクロプログラムの容量を増加
しなCプればならない場合がある。
このような場合、マイクロ命令のピッ1〜フイールドの
割り当てを児なおしたり、これに伴うピッ1〜フイール
ドのビット幅を増加したりして、マイクロ命令のアドレ
スフィールドを増加しなCプればならない。しかし、こ
のようにしてアドレスフィールドを増加するには、デコ
ーダ等のハードウェアの変更を非常に多く必要とし、場
合によっては新しく設計し直さなければならないことも
あり、工数かかかると共に]ス1〜が高り47るという
欠点があった。
割り当てを児なおしたり、これに伴うピッ1〜フイール
ドのビット幅を増加したりして、マイクロ命令のアドレ
スフィールドを増加しなCプればならない。しかし、こ
のようにしてアドレスフィールドを増加するには、デコ
ーダ等のハードウェアの変更を非常に多く必要とし、場
合によっては新しく設計し直さなければならないことも
あり、工数かかかると共に]ス1〜が高り47るという
欠点があった。
[発明の目的]
本発明の目的は、上記の欠点に鑑み、ハードウェアの変
更を最小限として容易[Fつ安価にマイク[1プログラ
ムの実装容量を増加しj!7るマイクロプログラムのア
ドレス制御方式を提供することにある。
更を最小限として容易[Fつ安価にマイク[1プログラ
ムの実装容量を増加しj!7るマイクロプログラムのア
ドレス制御方式を提供することにある。
[発明の概要]
本発明は、基本部のマイクロプログラムを格納する基本
部の制御記憶部と、拡張部のマイクロプログラムを格納
し前記基本部の制御記憶部と同一のアドレスを持つ拡張
部の制御記憶部と、常にアクセスできる前記基本部の制
御記憶部に設けられた共通エリアから読みj41シたマ
イクロ命令によってセラ!〜、リセットされることにに
す、前記両制御記憶部のどちらか一方を選択する信号を
出力するフリップフロップとを具備し、同一のアドレス
によって基本部と拡張部の制御記憶部を選択的にアクセ
スして所望のマイクロプログラムを読み出し、これを実
行覆るアドレス制御方式を採用することにより、1−記
目的を達成するもので・ある。
部の制御記憶部と、拡張部のマイクロプログラムを格納
し前記基本部の制御記憶部と同一のアドレスを持つ拡張
部の制御記憶部と、常にアクセスできる前記基本部の制
御記憶部に設けられた共通エリアから読みj41シたマ
イクロ命令によってセラ!〜、リセットされることにに
す、前記両制御記憶部のどちらか一方を選択する信号を
出力するフリップフロップとを具備し、同一のアドレス
によって基本部と拡張部の制御記憶部を選択的にアクセ
スして所望のマイクロプログラムを読み出し、これを実
行覆るアドレス制御方式を採用することにより、1−記
目的を達成するもので・ある。
[発明の実施例]
以ド、本発明の一実Mq例を従来例と同一部には同一符
号をイζ1して図面を参照し−C説明づる。符号1はマ
イク]−1ブ[−1グラムのアドレスレジスタ(MAR
)を、首>i2(1棋木部のマイク(二1プログラムが
人っている制御記憶部を、符号3はマイクD JIIグ
ラムのデータレジスタ(MDR)を、符号4は拡張部の
マイク「1プ[1グラムか人っている11制御記憶部を
、符号5はマイク「1命令の」マントにより基本部と拡
張部の制御記憶部の切換えを行うノリッ/)目ツブを示
している。制御記憶部2は1000番地単位のページ0
1〜31から成り、制御記憶部4は1000番地車イ☆
のページ12〜32ノ))ら成っている。また、制御記
憶部2のページ11〜31と制御記憶部40ページ12
〜32には同じアドレスが削り当てられている。アドレ
スレジスタ1のアドレス信号100は基本8ISの制御
記憶部2の全てのページにパノノされると共に、拡張部
の制御記憶部4の仝でのページに人力され、これら制御
記憶部2.4に入っているマイクロブ[1グラムを読み
出すことができる。ノリップノ[−1ツJ5の制御信号
200は基本部の制御記憶部2のページ11〜31に入
力され、これらページを選択して使用できるようにする
。フリップフロップ4の制御信号300は拡張部の制御
1記憶部4のページ12〜32に入力され、これらペー
ジを選択して11様できるようにする。なお、制御記憶
部2のページ01はフリップフロップ5の状態に関係<
f < ’>t<択されて使用される。ここで、Ml’
)R3内のブ[1グラムは図示されないプロセラ4J−
にて行なわれ、このjロレツ1)−とMl’)R3かマ
イクロ命令実行手段を構成している。
号をイζ1して図面を参照し−C説明づる。符号1はマ
イク]−1ブ[−1グラムのアドレスレジスタ(MAR
)を、首>i2(1棋木部のマイク(二1プログラムが
人っている制御記憶部を、符号3はマイクD JIIグ
ラムのデータレジスタ(MDR)を、符号4は拡張部の
マイク「1プ[1グラムか人っている11制御記憶部を
、符号5はマイク「1命令の」マントにより基本部と拡
張部の制御記憶部の切換えを行うノリッ/)目ツブを示
している。制御記憶部2は1000番地単位のページ0
1〜31から成り、制御記憶部4は1000番地車イ☆
のページ12〜32ノ))ら成っている。また、制御記
憶部2のページ11〜31と制御記憶部40ページ12
〜32には同じアドレスが削り当てられている。アドレ
スレジスタ1のアドレス信号100は基本8ISの制御
記憶部2の全てのページにパノノされると共に、拡張部
の制御記憶部4の仝でのページに人力され、これら制御
記憶部2.4に入っているマイクロブ[1グラムを読み
出すことができる。ノリップノ[−1ツJ5の制御信号
200は基本部の制御記憶部2のページ11〜31に入
力され、これらページを選択して使用できるようにする
。フリップフロップ4の制御信号300は拡張部の制御
1記憶部4のページ12〜32に入力され、これらペー
ジを選択して11様できるようにする。なお、制御記憶
部2のページ01はフリップフロップ5の状態に関係<
f < ’>t<択されて使用される。ここで、Ml’
)R3内のブ[1グラムは図示されないプロセラ4J−
にて行なわれ、このjロレツ1)−とMl’)R3かマ
イクロ命令実行手段を構成している。
第2図は第1図に示したマイクロブ[1グラムのアドレ
ス制御装置で使用されるマイクrl ;/nグラムのピ
ットフィールド例を示した図である。Fフィールド(よ
演搾、R1、R2、R3フィールドはレジスタ、CMD
フィールドか各種ノリップフ[]ツブをセット、1月7
ツトする丁1マント、Bフィールドが分岐指令、ΔDR
Sフィールドがマイクロプログラムの分岐先アドレスを
示している。なお、上記制御記憶部2は4ページに分れ
ているため、Bフィールドの分岐指数のところでページ
を指定するヒツトが2ビット割り当てられている。また
、AI)RSフィールドはマイクロ命令の各ページ内で
の分岐先アドレスが割り当てられている。
ス制御装置で使用されるマイクrl ;/nグラムのピ
ットフィールド例を示した図である。Fフィールド(よ
演搾、R1、R2、R3フィールドはレジスタ、CMD
フィールドか各種ノリップフ[]ツブをセット、1月7
ツトする丁1マント、Bフィールドが分岐指令、ΔDR
Sフィールドがマイクロプログラムの分岐先アドレスを
示している。なお、上記制御記憶部2は4ページに分れ
ているため、Bフィールドの分岐指数のところでページ
を指定するヒツトが2ビット割り当てられている。また
、AI)RSフィールドはマイクロ命令の各ページ内で
の分岐先アドレスが割り当てられている。
次に本実施例の動作について説明する。先ず、計綽機シ
ステムに電源が投入されると、マイクロプログラムのア
ドレスレジスタ1が“011にクリアされ、1lI11
御記憶部2のページO4のO番地が指定される。この時
、フリップ70ツブ5はどうなっていても良い。これに
より、制御記憶部2のページ01のO番地に入っている
マイクロ命令が読み出され、ワイアードオアとなってい
る信号線6を介してこのマイクロ命令がデータレジスタ
3内にセットされる。マイクロプログラムのデータレジ
スタ3内にセットされたマイクロ命令はその後翻訳実行
される。次に、マイクロプログラムのアドレスレジスタ
1がインクリメントされ、ページ0内の2番地にはいっ
ているマイクロ命令が読み出され、上記と同様にこれが
実行される。
ステムに電源が投入されると、マイクロプログラムのア
ドレスレジスタ1が“011にクリアされ、1lI11
御記憶部2のページO4のO番地が指定される。この時
、フリップ70ツブ5はどうなっていても良い。これに
より、制御記憶部2のページ01のO番地に入っている
マイクロ命令が読み出され、ワイアードオアとなってい
る信号線6を介してこのマイクロ命令がデータレジスタ
3内にセットされる。マイクロプログラムのデータレジ
スタ3内にセットされたマイクロ命令はその後翻訳実行
される。次に、マイクロプログラムのアドレスレジスタ
1がインクリメントされ、ページ0内の2番地にはいっ
ているマイクロ命令が読み出され、上記と同様にこれが
実行される。
ところで、上気の如くマイクロ命令が実行される時、マ
イクロ命令のコマンド部、第2図で言うとCMDフィー
ルドのところでノリツブフロップをリセットする]マン
トを発行すると、フリップフロップ5がリセットされ信
号200が基本部の制御記憶部2のページ11〜31に
入力され、これらページが選択される。このような状態
で、マイクロプログラムのアドレスレジスタ1に入って
いる第2図に示したビットフィールドの中で、Bフィー
ルドとADRSフィールドによって指定されるページ0
1〜31内のマイクロ命令を読み出すことが可能となり
、指定されたマイクロ命令が読み出されてデータレジス
タ3にセットされ、これが実行される。
イクロ命令のコマンド部、第2図で言うとCMDフィー
ルドのところでノリツブフロップをリセットする]マン
トを発行すると、フリップフロップ5がリセットされ信
号200が基本部の制御記憶部2のページ11〜31に
入力され、これらページが選択される。このような状態
で、マイクロプログラムのアドレスレジスタ1に入って
いる第2図に示したビットフィールドの中で、Bフィー
ルドとADRSフィールドによって指定されるページ0
1〜31内のマイクロ命令を読み出すことが可能となり
、指定されたマイクロ命令が読み出されてデータレジス
タ3にセットされ、これが実行される。
次に、拡張部の制御記憶部4に入っているマイクロプロ
グラムの実行が必要となった場合は、制御記憶部2′の
ページ01に入っているマイクロ命令を読み出し、これ
を実行することによりフリップフロツプ5をセットする
。これによりフリップ70ツブ5は制御信号300を出
力して、制御記憶部4のページ12〜32を選択する。
グラムの実行が必要となった場合は、制御記憶部2′の
ページ01に入っているマイクロ命令を読み出し、これ
を実行することによりフリップフロツプ5をセットする
。これによりフリップ70ツブ5は制御信号300を出
力して、制御記憶部4のページ12〜32を選択する。
このような状態では、制御記憶部2のページ01と制御
記憶部4のページ12〜32に入っているマイクロプロ
グラムの読み出しが可能となり、読み出したマイクロプ
ログラムの実行が可能となる。即ちアドレスレジスター
に入っている第2図に示したビットフィールドのBフィ
ールドにより、先ずページOとページ11〜31の中の
目的のページに分岐し、更にADRSフィールドの内容
によってページ内の特定のアドレスに入っているマイク
ロプログラムが読み出され、これがデータレジスタ3に
セットされることにより、このマイクロプログラムを実
行することができる。上記の如くして、制御記憶部4内
のマイクロプログラムの実行が終了した時には、再び0
1に入っているマイクロ命 ・令を読み出し、このマ
イクロ命令のコマンドで7リツプフロツプ5をリセット
すれば、再び、制御記憶部2のページ11〜31が選択
され、ページ−q −八幡− 01〜31内のマイクロプログラムを実行することがで
きるようになる。
記憶部4のページ12〜32に入っているマイクロプロ
グラムの読み出しが可能となり、読み出したマイクロプ
ログラムの実行が可能となる。即ちアドレスレジスター
に入っている第2図に示したビットフィールドのBフィ
ールドにより、先ずページOとページ11〜31の中の
目的のページに分岐し、更にADRSフィールドの内容
によってページ内の特定のアドレスに入っているマイク
ロプログラムが読み出され、これがデータレジスタ3に
セットされることにより、このマイクロプログラムを実
行することができる。上記の如くして、制御記憶部4内
のマイクロプログラムの実行が終了した時には、再び0
1に入っているマイクロ命 ・令を読み出し、このマ
イクロ命令のコマンドで7リツプフロツプ5をリセット
すれば、再び、制御記憶部2のページ11〜31が選択
され、ページ−q −八幡− 01〜31内のマイクロプログラムを実行することがで
きるようになる。
本実施例によれば、フリップフロップ5を付加するだ(
)で、制御記憶部4を増設できるため、マイクロプログ
ラムの実装容量をハードウェアの増加を最小限として増
加することができる。また、その際マイクロ命令を構成
するビットフィールド及びビットフィールド全体のビッ
ト幅を変更する必要がないため、上記マイクロプログラ
ムの実装容量の増加を容易に行うことができる。
)で、制御記憶部4を増設できるため、マイクロプログ
ラムの実装容量をハードウェアの増加を最小限として増
加することができる。また、その際マイクロ命令を構成
するビットフィールド及びビットフィールド全体のビッ
ト幅を変更する必要がないため、上記マイクロプログラ
ムの実装容量の増加を容易に行うことができる。
なお、上記実施例では共通エリアをページ01だ(プと
したが、この共通エリアの大きさはマイクロプログラム
の容量により自由に設定できる。また、拡張部の制御記
憶部にページOを含め全てのエリアを持たせ、フリップ
フロップの切り換えだけで基本部と拡張部の制御記憶部
の完全な切り換えを行うこともできる。但し、この場合
電源投入時にノリツブフロップの状態をどちらか一方に
決めておき、常に一定の制御記憶部が選択されるように
する必要がある。
したが、この共通エリアの大きさはマイクロプログラム
の容量により自由に設定できる。また、拡張部の制御記
憶部にページOを含め全てのエリアを持たせ、フリップ
フロップの切り換えだけで基本部と拡張部の制御記憶部
の完全な切り換えを行うこともできる。但し、この場合
電源投入時にノリツブフロップの状態をどちらか一方に
決めておき、常に一定の制御記憶部が選択されるように
する必要がある。
「発明の効果」
以上記)ボした如く本発明のマイクロプログラムのアド
レス制御方式によれば、基本部のマイク「1プログラム
を格納する基本部の制御記憶部と、拡張部のマイクロプ
ログラムを格納し前記基本部の制御記憶部と同一のアド
レスを持つ拡張部の制御記憶部と、常にアクセスできる
前記基本部の制御記憶部に設けられた共通エリアから読
み出したマイクロ命令によってセット、リセッ(〜され
ることにより、前記両制御記憶部のどちらか一方を選択
する信号を出力するフリップフロップとを具備し、同一
のアドレスによって基本部と拡張部の制御記憶部を順次
アクセスして所望のマイクロプログラムを読み出し、こ
れを実行する方式とすることにより、ハードウェアの変
更を最小限として容易にマイクロプログラムの実装容量
を増減し得る効果がある。
レス制御方式によれば、基本部のマイク「1プログラム
を格納する基本部の制御記憶部と、拡張部のマイクロプ
ログラムを格納し前記基本部の制御記憶部と同一のアド
レスを持つ拡張部の制御記憶部と、常にアクセスできる
前記基本部の制御記憶部に設けられた共通エリアから読
み出したマイクロ命令によってセット、リセッ(〜され
ることにより、前記両制御記憶部のどちらか一方を選択
する信号を出力するフリップフロップとを具備し、同一
のアドレスによって基本部と拡張部の制御記憶部を順次
アクセスして所望のマイクロプログラムを読み出し、こ
れを実行する方式とすることにより、ハードウェアの変
更を最小限として容易にマイクロプログラムの実装容量
を増減し得る効果がある。
第1図は本発明のマイクロプログラムのアドレス制御方
式を適用したアドレス制御装置の一実施例を示したブ1
−1ツク図、第2図1.1第1図の装置Nで用いられる
マイクロ命令のピッ1〜ノイールト例を示した図、第3
図は従来のマイク[’l”17 F111グラムのアド
レス、!I+御方式を適用したjノドレス制W11装置
の−・例を示したブ■ツク図である。
式を適用したアドレス制御装置の一実施例を示したブ1
−1ツク図、第2図1.1第1図の装置Nで用いられる
マイクロ命令のピッ1〜ノイールト例を示した図、第3
図は従来のマイク[’l”17 F111グラムのアド
レス、!I+御方式を適用したjノドレス制W11装置
の−・例を示したブ■ツク図である。
Claims (1)
- マイクロ命令を格納する複数の同一アドレスを有する制
御記憶部と、これら制御記憶部から読み出したマイクロ
命令を実行するマイクロ命令実行手段と、これら制御記
憶部の常にアクセスし得る共通エリア内に格納された特
定のマイクロ命令を実行することにより、アクセスし得
る制御記憶部を選択限定する制御記憶部選択手段とを具
備し、同一のアドレスで持つて異なる制御記憶部を選択
的にアクセスして所望のマイクロプログラムを読み出し
これを実行することを特徴とするマイクロプログラムの
アドレス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15514385A JPS6217835A (ja) | 1985-07-16 | 1985-07-16 | マイクロプログラムのアドレス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15514385A JPS6217835A (ja) | 1985-07-16 | 1985-07-16 | マイクロプログラムのアドレス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6217835A true JPS6217835A (ja) | 1987-01-26 |
Family
ID=15599479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15514385A Pending JPS6217835A (ja) | 1985-07-16 | 1985-07-16 | マイクロプログラムのアドレス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217835A (ja) |
-
1985
- 1985-07-16 JP JP15514385A patent/JPS6217835A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4118773A (en) | Microprogram memory bank addressing system | |
| US5392408A (en) | Address selective emulation routine pointer address mapping system | |
| US3725868A (en) | Small reconfigurable processor for a variety of data processing applications | |
| KR950007448B1 (ko) | 집적회로 메모리 시스템 | |
| US4079453A (en) | Method and apparatus to test address formulation in an advanced computer system | |
| CA1204218A (en) | Data processing system with logical to physical address translation means | |
| US5097407A (en) | Artificial intelligence processor | |
| US4388682A (en) | Microprogrammable instruction translator | |
| JPH0248931B2 (ja) | ||
| US4554627A (en) | Data processing system having a unique micro-sequencing system | |
| US3487375A (en) | Multi-program data processor | |
| US4812970A (en) | Microprogram control system | |
| US4616315A (en) | System memory for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes | |
| JPS6217835A (ja) | マイクロプログラムのアドレス制御方式 | |
| US4598361A (en) | Allocator for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes | |
| JP3424430B2 (ja) | プロセッサ | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPS5840273B2 (ja) | デ−タシヨリソウチ | |
| JPS6229813B2 (ja) | ||
| JPH02272654A (ja) | キャッシュメモリ装置 | |
| JPH01263819A (ja) | 集積回路 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPS6224338A (ja) | メモリ・アクセス方式 | |
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| JPS619733A (ja) | テスト装置 |