JPS6217871B2 - - Google Patents
Info
- Publication number
- JPS6217871B2 JPS6217871B2 JP56031691A JP3169181A JPS6217871B2 JP S6217871 B2 JPS6217871 B2 JP S6217871B2 JP 56031691 A JP56031691 A JP 56031691A JP 3169181 A JP3169181 A JP 3169181A JP S6217871 B2 JPS6217871 B2 JP S6217871B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- multilayer wiring
- wiring board
- chips
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/774—Pistons, e.g. spring-loaded members
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は高密度LSI（Large Scule Integr―
ation）パツケージに関し、特に複数個のIC
（Integrated Circuit）チツプを高密度に搭載可能
で、かつ、放熱特性の良好なマルチチツプLSIパ
ツケージに関する。
ation）パツケージに関し、特に複数個のIC
（Integrated Circuit）チツプを高密度に搭載可能
で、かつ、放熱特性の良好なマルチチツプLSIパ
ツケージに関する。
近年、コンピユータの高性能化および小型化の
要求がますます高まり、このためICチツプの集
積度は、数年前には数百ゲート／チツプであつた
ものが最近では1000ゲート／チツプのものまで実
現されるにいたつている。それとともに、ICチ
ツプのチツプあたり消費電力も向上し、２〜
4W／チツプの電力を消費するものが一般的とな
りつつある。
要求がますます高まり、このためICチツプの集
積度は、数年前には数百ゲート／チツプであつた
ものが最近では1000ゲート／チツプのものまで実
現されるにいたつている。それとともに、ICチ
ツプのチツプあたり消費電力も向上し、２〜
4W／チツプの電力を消費するものが一般的とな
りつつある。
これは、集積度の向上によりゲートあたりの消
費電力は減少しているにもかかわらずチツプあた
りのゲート数が増大することによりチツプあたり
の消費電力はむしろわずかながら増加することに
よるものである。
費電力は減少しているにもかかわらずチツプあた
りのゲート数が増大することによりチツプあたり
の消費電力はむしろわずかながら増加することに
よるものである。
ところで、これらのICチツプを搭載する従来
のLSIパツケージはプリント板上にケース入りの
単独チツプを半田付等の手段により取りつけたカ
ードタイプのものが多く用いられていたが最近で
は小型化および高性能化の要求から複数個のIC
チツプをチツプキヤリアとよぼれる小型のケース
により基板上に搭載しかつ基板内に多層の信号配
線を施したマルチチツプパツケージが使用される
ようになつてきている。
のLSIパツケージはプリント板上にケース入りの
単独チツプを半田付等の手段により取りつけたカ
ードタイプのものが多く用いられていたが最近で
は小型化および高性能化の要求から複数個のIC
チツプをチツプキヤリアとよぼれる小型のケース
により基板上に搭載しかつ基板内に多層の信号配
線を施したマルチチツプパツケージが使用される
ようになつてきている。
このような、マルチチツプパツケージを実現す
るときの課題は、第１にはいかにICチツプをパ
ツケージ上に多数個、すなわち高密度に搭載する
かであり、第２には、これらの高集積度の多端子
のICチツプ間の配線を高密度に形成するかであ
り、第３にはこれらの高集積度かつ高消費電力の
ICチツプの発生する熱をいかにして効率よく放
散させるかにある。
るときの課題は、第１にはいかにICチツプをパ
ツケージ上に多数個、すなわち高密度に搭載する
かであり、第２には、これらの高集積度の多端子
のICチツプ間の配線を高密度に形成するかであ
り、第３にはこれらの高集積度かつ高消費電力の
ICチツプの発生する熱をいかにして効率よく放
散させるかにある。
これらの課題を果すことができればマルチチツ
プパツケージの形状の小型化が可能となり従つて
配線長が短くなることによる動作速度の向上すな
わち高性能化や実現でき同時に回路の高密度化も
実現できる。
プパツケージの形状の小型化が可能となり従つて
配線長が短くなることによる動作速度の向上すな
わち高性能化や実現でき同時に回路の高密度化も
実現できる。
本発明の目的は、上述の欠点を除去した効率的
放熱を可能とし小型化をはかつた高性能および高
密度のマルチチツプLSIパツケージを提供するこ
とにある。
放熱を可能とし小型化をはかつた高性能および高
密度のマルチチツプLSIパツケージを提供するこ
とにある。
本発明のパツケージは、少なくとも１つのボン
デイングパツドを有する多層配線基板と、 前記ボンデイングパツドに接続されるICリー
ドをもつ少なくとも１つのICチツプと、 それぞれが良熱伝導性材料により形成され前記
ICチツプを搭載しこの搭載面の四隅に設けられ
前記多層配線基板に固定された少なくとも４つの
突起を有する複数のチツプキヤリアと、 これらのチツプキヤリアのそれぞれに対応して
設けられかつこれらキヤリアのそれぞれのICチ
ツプ搭載面とは反対側の面に設けられた複数のヒ
ートシンクと、 これらヒートシンクのそれぞれを前記チツプキ
ヤリアの前記反対側の面に固定するよう保持する
保持機構とを有する。
デイングパツドを有する多層配線基板と、 前記ボンデイングパツドに接続されるICリー
ドをもつ少なくとも１つのICチツプと、 それぞれが良熱伝導性材料により形成され前記
ICチツプを搭載しこの搭載面の四隅に設けられ
前記多層配線基板に固定された少なくとも４つの
突起を有する複数のチツプキヤリアと、 これらのチツプキヤリアのそれぞれに対応して
設けられかつこれらキヤリアのそれぞれのICチ
ツプ搭載面とは反対側の面に設けられた複数のヒ
ートシンクと、 これらヒートシンクのそれぞれを前記チツプキ
ヤリアの前記反対側の面に固定するよう保持する
保持機構とを有する。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図を参照すると、本発明の一実施例は多層
配線基板８、この基板８の下面に取り付けられた
入出力端子９、前記多層配線基板８の上面に取り
付けられたICリード３を有する複数のICチツプ
１、これらICチツプ１のICリード３を取り付け
るため前記基板８に設けられたボンデイングパツ
ド４、これらのICチツプ１のそれぞれを取り付
けかつ前記基板８に取り付けられる複数のチツプ
キヤリア２、これらチツプキヤリア２に密着する
ように位置付けられる吸熱体５―２を一端に設け
他端に放熱フイン５―１を設けたヒートシンク
５、このヒートシンク５を保持する保持機構７、
およびこの保持機構７と前記ヒートシンク５の吸
熱体５―２との間に挿入されるバネ６から構成さ
れている。
配線基板８、この基板８の下面に取り付けられた
入出力端子９、前記多層配線基板８の上面に取り
付けられたICリード３を有する複数のICチツプ
１、これらICチツプ１のICリード３を取り付け
るため前記基板８に設けられたボンデイングパツ
ド４、これらのICチツプ１のそれぞれを取り付
けかつ前記基板８に取り付けられる複数のチツプ
キヤリア２、これらチツプキヤリア２に密着する
ように位置付けられる吸熱体５―２を一端に設け
他端に放熱フイン５―１を設けたヒートシンク
５、このヒートシンク５を保持する保持機構７、
およびこの保持機構７と前記ヒートシンク５の吸
熱体５―２との間に挿入されるバネ６から構成さ
れている。
前記多層配線基板８は最近よく用いられて周知
のグリーンシート積層型セラミツク基板を使用す
れば、内層に多層の配線を収容することができる
ので最ものぞましい。しかし、基板８はグリーン
シート積層型セラミツク基板が必要不可欠の条件
ではなく、例えば、セラミツク基板上に厚膜ペー
スト印刷法により配線層および絶縁層を形成した
多層配線基板であつてもよく、また同様にセラミ
ツク基板上に有機絶縁層と多層の配線層を形成し
た有機絶縁多層配線基板であつてもよい。すなわ
ち多層配線基板８がどのような技術で製造された
ものであろうと本発明のマルチチツプLSIパツケ
ージを構成する多層配線基板８として使用するこ
とができる。
のグリーンシート積層型セラミツク基板を使用す
れば、内層に多層の配線を収容することができる
ので最ものぞましい。しかし、基板８はグリーン
シート積層型セラミツク基板が必要不可欠の条件
ではなく、例えば、セラミツク基板上に厚膜ペー
スト印刷法により配線層および絶縁層を形成した
多層配線基板であつてもよく、また同様にセラミ
ツク基板上に有機絶縁層と多層の配線層を形成し
た有機絶縁多層配線基板であつてもよい。すなわ
ち多層配線基板８がどのような技術で製造された
ものであろうと本発明のマルチチツプLSIパツケ
ージを構成する多層配線基板８として使用するこ
とができる。
第２図を参照すると、前記チツプキヤリア２は
ICチツプ１が多層配線基板８に対しICチツプ内
の配線、トランジスタ等が形成されている面を表
すなわちフエースとするときにフエースダウンに
なるようにチツプキヤリア２にダイボンデイング
されている。前記ICチツプ１の周辺に設けられ
たICリード３はチツプキヤリア２との接続はな
く、多層配線基板８上のボンデイングパツド４に
直接ボンデイング接続される。またチツプキヤリ
ア２は四隅に突起２―１を有している。この突起
２―１は、チツプキヤリア２を多層配線基板８に
接着保持するとともに、ICチツプ１の機械的保
護、ICリード３の位置決めおよび機械的保護の
ために必要な空間をチツプキヤリア２と多層配線
基板８の表面との間に確保するために設けられて
いる。
ICチツプ１が多層配線基板８に対しICチツプ内
の配線、トランジスタ等が形成されている面を表
すなわちフエースとするときにフエースダウンに
なるようにチツプキヤリア２にダイボンデイング
されている。前記ICチツプ１の周辺に設けられ
たICリード３はチツプキヤリア２との接続はな
く、多層配線基板８上のボンデイングパツド４に
直接ボンデイング接続される。またチツプキヤリ
ア２は四隅に突起２―１を有している。この突起
２―１は、チツプキヤリア２を多層配線基板８に
接着保持するとともに、ICチツプ１の機械的保
護、ICリード３の位置決めおよび機械的保護の
ために必要な空間をチツプキヤリア２と多層配線
基板８の表面との間に確保するために設けられて
いる。
第３図を参照すると、ヒートシンク５は放熱フ
イン５―１、これを取りつけた支柱５―３および
吸熱体５―２からなり、放熱フイン５―１と吸熱
体５―２は支柱５―３を介してネジ止め接続され
ている。ネジ止め接続の際、放熱フイン５―１が
取りつけられた支柱５―３は保持機構７に設けら
れたヒートシンク取付穴７―１にさし込まれ下側
からバネ６をはさみ込まれて吸熱体５―２がネジ
止めされる。この組み立て後の断面は第１図に示
すとおりでありバネ６の弾力により吸熱体５―２
が確実にチツプキヤリア２に接触するように工夫
されている。前記保持機構７は第１図に示すよう
に、複数個のヒートシンク５を保持しそれぞれの
ヒートシンク５に取りつけられたバネ６の弾力で
多層配線基板８上の全てのチツプキヤリア２にそ
れぞれヒートシンクの吸熱体が均一に接触するよ
うに基板８に対して取りつけられている。本発明
の一実施例では以上の説明のように吸熱体５―２
をチツプキヤリア２に確実に接触させるためにバ
ネ６を用いた例を説明したが、他の実施例として
ヒートシンク取付穴７―１の内壁に雌ネジタップ
を設けかつ放熱フイン５―１の取りつけられた支
柱５―３の周囲にも雄ネジタツプを設けて支柱５
―３をねじ込むことによりネジの圧力で吸熱体５
―２をチツプキヤリア２に接触させてもよい。も
ちろんこの場合支柱５―３をねじ込むときには吸
熱体５―２はすでに５―３にねじ止めされている
必要がある。
イン５―１、これを取りつけた支柱５―３および
吸熱体５―２からなり、放熱フイン５―１と吸熱
体５―２は支柱５―３を介してネジ止め接続され
ている。ネジ止め接続の際、放熱フイン５―１が
取りつけられた支柱５―３は保持機構７に設けら
れたヒートシンク取付穴７―１にさし込まれ下側
からバネ６をはさみ込まれて吸熱体５―２がネジ
止めされる。この組み立て後の断面は第１図に示
すとおりでありバネ６の弾力により吸熱体５―２
が確実にチツプキヤリア２に接触するように工夫
されている。前記保持機構７は第１図に示すよう
に、複数個のヒートシンク５を保持しそれぞれの
ヒートシンク５に取りつけられたバネ６の弾力で
多層配線基板８上の全てのチツプキヤリア２にそ
れぞれヒートシンクの吸熱体が均一に接触するよ
うに基板８に対して取りつけられている。本発明
の一実施例では以上の説明のように吸熱体５―２
をチツプキヤリア２に確実に接触させるためにバ
ネ６を用いた例を説明したが、他の実施例として
ヒートシンク取付穴７―１の内壁に雌ネジタップ
を設けかつ放熱フイン５―１の取りつけられた支
柱５―３の周囲にも雄ネジタツプを設けて支柱５
―３をねじ込むことによりネジの圧力で吸熱体５
―２をチツプキヤリア２に接触させてもよい。も
ちろんこの場合支柱５―３をねじ込むときには吸
熱体５―２はすでに５―３にねじ止めされている
必要がある。
以上の説明により本発明によるマルチチツプ
LSIパツケージは次のような効果をもたらす。
LSIパツケージは次のような効果をもたらす。
第１に、チツプキヤリアに接着されたICチツ
プのリードは直接多層配線基板にボンデイング接
続されるためチツプキヤリア内に配線を施す必要
がなく従つてチツプキヤリアの材料に熱伝導性の
良好な金属材料を用いることができ効果的な放熱
が可能である。
プのリードは直接多層配線基板にボンデイング接
続されるためチツプキヤリア内に配線を施す必要
がなく従つてチツプキヤリアの材料に熱伝導性の
良好な金属材料を用いることができ効果的な放熱
が可能である。
第２に、さらに前記第１と同じ理由によりチツ
プキヤリアの小型化が可能となり基板上高密度実
装が実現できる。
プキヤリアの小型化が可能となり基板上高密度実
装が実現できる。
第３に、チツプキヤリアは突起によつてチツプ
を覆いこみ機械的保護の役目も果すので、吸熱体
の接触圧力に対して十分にチツプを機械的に保護
することができる。
を覆いこみ機械的保護の役目も果すので、吸熱体
の接触圧力に対して十分にチツプを機械的に保護
することができる。
第４に、第１から第３の特徴により多数個の
ICチツプを基板上に高密度に実装できることに
なるが、この場合、ICチツプ間を接続する配線
数が増大するが基板に多層配線基板を使用するこ
とにより配線の高密度化が可能であり、総合的に
高密度のLSIパツケージを実現することができ
る。
ICチツプを基板上に高密度に実装できることに
なるが、この場合、ICチツプ間を接続する配線
数が増大するが基板に多層配線基板を使用するこ
とにより配線の高密度化が可能であり、総合的に
高密度のLSIパツケージを実現することができ
る。
第５に第２の特徴によりICチツプを高密度に
実装できることからLSIパツケージの小型化が可
能となり従つてICチツプ間接続配線長も短くな
るので高速化、すなわち、高性能化が実現でき
る。
実装できることからLSIパツケージの小型化が可
能となり従つてICチツプ間接続配線長も短くな
るので高速化、すなわち、高性能化が実現でき
る。
本発明には熱伝導性の良好な小型チツプキヤリ
アとこれに接触して放熱できるヒートシンクと小
型チツプキヤリアを高密度に搭載できる多層配線
基板とにより構成することにより高密度および高
速度のマルチチツプLSIパツケージを実現できる
という効果がある。
アとこれに接触して放熱できるヒートシンクと小
型チツプキヤリアを高密度に搭載できる多層配線
基板とにより構成することにより高密度および高
速度のマルチチツプLSIパツケージを実現できる
という効果がある。
第１図は本発明の一実施例を示す図、第２図は
第１図のチツプキヤリア２の詳細な構成を示す図
および第３図は第１図のヒートシンク５の詳細な
構成を示す図である。 第１図から第３図において、１……ICチツ
プ、２……チツプキヤリア、３……ICリード、
４……ボンデイングパツド、５……ヒートシン
ク、６……バネ、７……保持機構、８……多層配
線基板。
第１図のチツプキヤリア２の詳細な構成を示す図
および第３図は第１図のヒートシンク５の詳細な
構成を示す図である。 第１図から第３図において、１……ICチツ
プ、２……チツプキヤリア、３……ICリード、
４……ボンデイングパツド、５……ヒートシン
ク、６……バネ、７……保持機構、８……多層配
線基板。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１つのボンデイングパツドを有す
る多層配線基板と、 前記ボンデイングパツドに接続されるICリー
ドをもつ少なくとも１つのICチツプと、 それぞれが良熱伝導性材料により形成され前記
ICチツプを搭載しこの搭載面の四隅に設けられ
前記多層配線基板に固定された少なくとも４つの
突起を有する複数のチツプキヤリアと、 これらチツプキヤリアの各々に対応して設けら
れかつこれらキヤリアのそれぞれのICチツプ搭
載面とは反対側の面に設けられた複数のヒートシ
ンクと、 これらヒートシンクのそれぞれを前記チツプキ
ヤリアの前記反対側の面に固定するよう保持する
保持機構とを有することを特徴とするマルチチツ
プLSIパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56031691A JPS57147255A (en) | 1981-03-05 | 1981-03-05 | Multichip lsi package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56031691A JPS57147255A (en) | 1981-03-05 | 1981-03-05 | Multichip lsi package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57147255A JPS57147255A (en) | 1982-09-11 |
| JPS6217871B2 true JPS6217871B2 (ja) | 1987-04-20 |
Family
ID=12338093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56031691A Granted JPS57147255A (en) | 1981-03-05 | 1981-03-05 | Multichip lsi package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57147255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143395U (ja) * | 1989-05-02 | 1990-12-05 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6381844B1 (en) | 1999-12-15 | 2002-05-07 | Sun Microsystems, Inc. | Method for thermally connecting a heat sink to a cabinet |
| FR2967763B1 (fr) * | 2010-11-19 | 2014-07-04 | Thales Sa | Dispositif de dissipation de chaleur et carte electronique correspondante |
| CN109920755B (zh) * | 2019-02-25 | 2021-01-05 | 天津大学 | 一种纳米银焊膏低压辅助烧结夹具及方法 |
-
1981
- 1981-03-05 JP JP56031691A patent/JPS57147255A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143395U (ja) * | 1989-05-02 | 1990-12-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57147255A (en) | 1982-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US6326696B1 (en) | Electronic package with interconnected chips | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US20010003372A1 (en) | Semiconductor package structure having universal lead frame and heat sink | |
| US7723843B2 (en) | Multi-package module and electronic device using the same | |
| JP2882116B2 (ja) | ヒートシンク付パッケージ | |
| JP2611671B2 (ja) | 半導体装置 | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JP2812014B2 (ja) | 半導体装置 | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| US20210134702A1 (en) | Electronic device having a chip package module | |
| JPS6217871B2 (ja) | ||
| JPS6250981B2 (ja) | ||
| JP2861686B2 (ja) | マルチチップモジュール | |
| JPH06204355A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| KR20020039010A (ko) | 방열판을 갖는 이중 칩 패키지 | |
| JPH04269855A (ja) | ヒートシンク付半導体パッケージ | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPH04267547A (ja) | ヒートシンク付半導体パッケージ | |
| JPH05315470A (ja) | マルチチップモジュール |