JPS62181476A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62181476A JPS62181476A JP61021990A JP2199086A JPS62181476A JP S62181476 A JPS62181476 A JP S62181476A JP 61021990 A JP61021990 A JP 61021990A JP 2199086 A JP2199086 A JP 2199086A JP S62181476 A JPS62181476 A JP S62181476A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- mobility
- heterojunction
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、光学的禁止帯幅の異なる２種の半導体層によ
り構成されるヘテロ接合を含む半導体装置に関する。
り構成されるヘテロ接合を含む半導体装置に関する。
非晶質シリコン（以下ａ−８１と記す）は曖几た光４電
性を有し、太陽電池、光センナ、感光体、イメージセン
サなどの光電変換素子そして光導電膜積層型固体撮像素
子に応用されている。
性を有し、太陽電池、光センナ、感光体、イメージセン
サなどの光電変換素子そして光導電膜積層型固体撮像素
子に応用されている。
これらの光電変換素子においては、短波長光に対する感
度（青感度）を向上させる目的で、入射光側に水素化非
晶質シリコンカーバイド（以下ａ−８ｉＣ：Ｈと記す）
と水素化非晶質シリコン（以下ａ−Ｓｉ：’ｔＩと記す
）のヘテロ接合ａ −８ｉＣ：Ｈ／ ａ−８１：Ｈが設
けらノｔている。場合が多い。
度（青感度）を向上させる目的で、入射光側に水素化非
晶質シリコンカーバイド（以下ａ−８ｉＣ：Ｈと記す）
と水素化非晶質シリコン（以下ａ−Ｓｉ：’ｔＩと記す
）のヘテロ接合ａ −８ｉＣ：Ｈ／ ａ−８１：Ｈが設
けらノｔている。場合が多い。
しかしながら、炭素の共有結合半径は０．７７Ｘ、シリ
コンのそれは１．１７Ａであるために、上ｄ己ヘテロ接
合界面には格子不整合に起因する欠陥準位が多数発生し
、光励起キャリアの再結合による青感度の低下を招いて
いた。
コンのそれは１．１７Ａであるために、上ｄ己ヘテロ接
合界面には格子不整合に起因する欠陥準位が多数発生し
、光励起キャリアの再結合による青感度の低下を招いて
いた。
この問題を解決するために、上記ヘテロ接合界面に、両
生導体層の化学的組成の中間にある半導体層を介在させ
る方法が考案された（特開昭６Ｏ−５０９７３）。第３
図に、この構造の一例を示す、導電性基板１１の上にａ
−８ｉ：Ｈ（Ｏｎ層１２．ａ−８ｉ：Ｈの１層１３を積
層し、その上にヘテロ接合を形成するｐ型のａ−８ｉＣ
：Ｈの窓層１４を積層する前に、ｘＭの原料ガスである
モノシランおよびその誘導体ガス中にａ−８ｉｅ ：、
Ｈの炭素源となる炭化水素を短時間導入することにより
ａ−ｓｔｃ：）ｆとａ−３ｔ：）Ｉの中間層１５が形成
される。１６は透明導電膜、１７は金属集１に電極であ
る。中間層１５を設けることにより、格子不整合により
歪は緩和され、光電変換素子のリーク■イ５流防止と考
１感度向上が実現される。
生導体層の化学的組成の中間にある半導体層を介在させ
る方法が考案された（特開昭６Ｏ−５０９７３）。第３
図に、この構造の一例を示す、導電性基板１１の上にａ
−８ｉ：Ｈ（Ｏｎ層１２．ａ−８ｉ：Ｈの１層１３を積
層し、その上にヘテロ接合を形成するｐ型のａ−８ｉＣ
：Ｈの窓層１４を積層する前に、ｘＭの原料ガスである
モノシランおよびその誘導体ガス中にａ−８ｉｅ ：、
Ｈの炭素源となる炭化水素を短時間導入することにより
ａ−ｓｔｃ：）ｆとａ−３ｔ：）Ｉの中間層１５が形成
される。１６は透明導電膜、１７は金属集１に電極であ
る。中間層１５を設けることにより、格子不整合により
歪は緩和され、光電変換素子のリーク■イ５流防止と考
１感度向上が実現される。
しかしながら、化学的組成の中間１鳥１５をヘテロ接合
に介在させた光電変換素子は、光応答速度が中間層１５
を設けない場合よりは遅くなるという問題が発生してい
た。これは、中１！ｆ１１Ｗ Ｌ ５が比較的高抵抗層
であり、また光導電性が劣るためｌこ、光励起キャリア
の中間１−１５における走行性が悪いということに起因
すると考えられる。ここで走行性とは、モビリティ−と
ライフタイムの積を意味する。光応答速度が遅いと、イ
メージセンチや固体撮像素子のような高速光応答性能を
要求されるデバイスでは致命的な問題となる。特に、
ａ −８１を光導電層に用いた光導電膜積層型固体撮
像素子の残像特性を劣らせる一因になっていた。
に介在させた光電変換素子は、光応答速度が中間層１５
を設けない場合よりは遅くなるという問題が発生してい
た。これは、中１！ｆ１１Ｗ Ｌ ５が比較的高抵抗層
であり、また光導電性が劣るためｌこ、光励起キャリア
の中間１−１５における走行性が悪いということに起因
すると考えられる。ここで走行性とは、モビリティ−と
ライフタイムの積を意味する。光応答速度が遅いと、イ
メージセンチや固体撮像素子のような高速光応答性能を
要求されるデバイスでは致命的な問題となる。特に、
ａ −８１を光導電層に用いた光導電膜積層型固体撮
像素子の残像特性を劣らせる一因になっていた。
従って、ヘテロ接合の格子不整合性を緩和しかつ光励起
キャリアの十分な走行性を満足し光応答速度を遅くしな
いような中間層の構造が、イメージセンサや光導電膜積
層型固体撮像素子において求められている。
キャリアの十分な走行性を満足し光応答速度を遅くしな
いような中間層の構造が、イメージセンサや光導電膜積
層型固体撮像素子において求められている。
この発明は上述した従来装置の欠点を改良したもので、
ヘテロ接合界面の格子不整合性を緩和しかつヘテロ接合
界面Ｉ−での光励起をヤリアの走行性を改善することに
より、青感度を向上させると同時に光応答速度を速くす
ることのできる光電変換素子などの半導体装置を提供す
ることを目的とする。
ヘテロ接合界面の格子不整合性を緩和しかつヘテロ接合
界面Ｉ−での光励起をヤリアの走行性を改善することに
より、青感度を向上させると同時に光応答速度を速くす
ることのできる光電変換素子などの半導体装置を提供す
ることを目的とする。
本発明は、光学的禁止帯幅の異なる２種の半導体層より
構成されるヘテロ接合界面に、夫々電子。
構成されるヘテロ接合界面に、夫々電子。
正孔の走行性が（＆れている互いに光学的禁止帯幅の異
なる半導体層を交互に積層させた超薄膜積層型半導体層
を介在させるように（１り成したものである。
なる半導体層を交互に積層させた超薄膜積層型半導体層
を介在させるように（１り成したものである。
本発明によれば、ヘテロ接合の格子不整合性が緩和され
るとともに接合界面層における光励起Φヤリアの走行性
が改善される効果がある。
るとともに接合界面層における光励起Φヤリアの走行性
が改善される効果がある。
本発明を光導電膜積層型固体撮像素子の光電変換素子部
に応用した実施例を図面を用いて詳細に説明する。
に応用した実施例を図面を用いて詳細に説明する。
第１図に、本発明による光電変負素子部の構造断面模式
図を示す。２１は、金属の第２電極であり、電荷結合素
子（ＣＣＤ）の蓄積ダイオードとコンタクトする金属の
第１電極と電気的に接続される。
図を示す。２１は、金属の第２電極であり、電荷結合素
子（ＣＣＤ）の蓄積ダイオードとコンタクトする金属の
第１電極と電気的に接続される。
上記２１の上に、ｉ壓のａ−ｓｔｃ：ａあるいはｎ型の
ａ−ｓｔｃ：Ｈ，ｎ型のａ−８ｉＣ：Ｈの２２を積層し
７、七の上に主たる光電流の生成部であるｌ型のａ −
８ｉＣ：Ｈ層の２３が積層される。
ａ−ｓｔｃ：Ｈ，ｎ型のａ−８ｉＣ：Ｈの２２を積層し
７、七の上に主たる光電流の生成部であるｌ型のａ −
８ｉＣ：Ｈ層の２３が積層される。
更にその上に、１型ａ−８ｉＣ：Ｈの２４１と１型ａ−
８ｉＣ：Ｈの２４２により構成される単位償屓膜が２周
期以上積層された超薄膜積層型半導体層２４が形成され
ている。その後ｐ型のａ−８Ｉ Ｃ’ Ｈ２５、透明導
電膜２６そして端子電極２７が形成される。
８ｉＣ：Ｈの２４２により構成される単位償屓膜が２周
期以上積層された超薄膜積層型半導体層２４が形成され
ている。その後ｐ型のａ−８Ｉ Ｃ’ Ｈ２５、透明導
電膜２６そして端子電極２７が形成される。
ａ−３ｔは、モノ７ランおよび高次シランを原料ガスと
したグロー放電分解により形成され、ａ −８ＩＣ：Ｂ
Ｉを形成する場合はメタン、アセチレンおよびエチレン
などの炭化水素をグロー放電中に導入すれば良い。ｐ型
およびｎ型ａ−３ｉは、グロー放電中に、夫々、ジボラ
ンおよびホスフィンナトのドーピングガスを添加すれば
良い。なお、 ａ −８ｉはグロー放電分解に依らな
くとも、光励起プロセスによる分解過程を利用して成膜
することもできる。
したグロー放電分解により形成され、ａ −８ＩＣ：Ｂ
Ｉを形成する場合はメタン、アセチレンおよびエチレン
などの炭化水素をグロー放電中に導入すれば良い。ｐ型
およびｎ型ａ−３ｉは、グロー放電中に、夫々、ジボラ
ンおよびホスフィンナトのドーピングガスを添加すれば
良い。なお、 ａ −８ｉはグロー放電分解に依らな
くとも、光励起プロセスによる分解過程を利用して成膜
することもできる。
２５のｐ ａ −８ｉＣ： Ｈと２３の１ａ−３ｔ：Ｈ
のヘテロ接合界面における格子不整合性が検相される程
度は、２４１の１ａ−８ＩＣ：Ｈ層膜厚ｄｉと２４２の
１ａ−８ｉ：Ｈ層ｊ換厚ｄ２に依存し、また単位積層膜
の周期数ｍに依存する。格子不整合性を緩和するのに必
要なｄｌ＋ｄ２そしてｍの最適値は２４１層と２４２層
の形成条件により異なるが、およそｄ、とｄ２は５Ｘ〜
１００Ｘの範囲内、ｍは２〜２０の範囲内にあれば有効
でろり、格子不整合性の緩和に伴う光励起キャリアの界
面再結合抑制と再結合電流抑制による暗電流低下が認め
られた。その結果、従来構造（第３図）に劣らない青感
度などの特性向上が達成できた。上記のｄｌとｄ２は、
薄すぎると格子不整合性を緩和するに至らず、一方厚く
なりすぎると逆に２４１層と２４２層のヘテロ接合性が
強くなり、歪による欠陥準位を、１″ｔｌ加させる結果
ＶＣなる。同様に周期数ｍが大きくなりすぎると、界面
欠陥準位の増加による特性の劣化が認められた。ｄｌ
、ｄ２そしてｍが上記範囲内の適正値にある場合に限っ
て、ｐ ａ−３ｉＣ：Ｈ／ ｉ ａ −８ｉ ：Ｈヘテ
ロ接合界面の歪Ｖｉ、２４の超薄膜積層型半導体層に吸
収され、緩和される効果がある。勿論、超薄膜積層型半
導体層２４の膜厚が厚くなりすぎると高抵抗層を形成す
るることになり、特性を落とすことになるので、２４の
膜厚は全体として４０００Ｘ以内に設定する必要がある
。
のヘテロ接合界面における格子不整合性が検相される程
度は、２４１の１ａ−８ＩＣ：Ｈ層膜厚ｄｉと２４２の
１ａ−８ｉ：Ｈ層ｊ換厚ｄ２に依存し、また単位積層膜
の周期数ｍに依存する。格子不整合性を緩和するのに必
要なｄｌ＋ｄ２そしてｍの最適値は２４１層と２４２層
の形成条件により異なるが、およそｄ、とｄ２は５Ｘ〜
１００Ｘの範囲内、ｍは２〜２０の範囲内にあれば有効
でろり、格子不整合性の緩和に伴う光励起キャリアの界
面再結合抑制と再結合電流抑制による暗電流低下が認め
られた。その結果、従来構造（第３図）に劣らない青感
度などの特性向上が達成できた。上記のｄｌとｄ２は、
薄すぎると格子不整合性を緩和するに至らず、一方厚く
なりすぎると逆に２４１層と２４２層のヘテロ接合性が
強くなり、歪による欠陥準位を、１″ｔｌ加させる結果
ＶＣなる。同様に周期数ｍが大きくなりすぎると、界面
欠陥準位の増加による特性の劣化が認められた。ｄｌ
、ｄ２そしてｍが上記範囲内の適正値にある場合に限っ
て、ｐ ａ−３ｉＣ：Ｈ／ ｉ ａ −８ｉ ：Ｈヘテ
ロ接合界面の歪Ｖｉ、２４の超薄膜積層型半導体層に吸
収され、緩和される効果がある。勿論、超薄膜積層型半
導体層２４の膜厚が厚くなりすぎると高抵抗層を形成す
るることになり、特性を落とすことになるので、２４の
膜厚は全体として４０００Ｘ以内に設定する必要がある
。
次に、光応答性の改善に関して説明する。
第３図の従来構造では、中間層１５がａ−８ｉＣ：Ｈ層
のみにより形成されていたため、電子と正孔のうち、特
に正孔の中間層１５ｖｃおける走行性が悪くなり、光応
答速度の低下を招いていた。
のみにより形成されていたため、電子と正孔のうち、特
に正孔の中間層１５ｖｃおける走行性が悪くなり、光応
答速度の低下を招いていた。
本発明においては電子と正孔の走行性に優れている１ａ
−８１：Ｈ層２４２と正孔よりも電子の走行性に優れて
いる。１ａ−３ｉＣ：Ｈ層２４１の超薄膜積層構造によ
り中間層２４が形成されているので１両層の特長が相乗
されて、中間層２４において、電子の走行性を劣化させ
ることなく正孔の走行性を従来より改善することができ
、光応答時間を短くすることができる。
−８１：Ｈ層２４２と正孔よりも電子の走行性に優れて
いる。１ａ−３ｉＣ：Ｈ層２４１の超薄膜積層構造によ
り中間層２４が形成されているので１両層の特長が相乗
されて、中間層２４において、電子の走行性を劣化させ
ることなく正孔の走行性を従来より改善することができ
、光応答時間を短くすることができる。
第２図に光電変換素子部における周期数ｍをパラメータ
にした光応答時間を示す。この測定においては、中間層
２４の膜厚を５０Ａ〜４００Ａ の範囲内にある値に固
定しｓ ｄｌとｄ２の膜厚値を等しくした。光電変換
膜には一１ｖの逆バイアス直圧を印加した状態で、緑色
ＬＥＤをパルス状に照射し、光を遮断した場合の立ち下
がり信号電流が光照射時の信号電流のｌＯチに達するの
に要する時間を光応答時間として測定した。
にした光応答時間を示す。この測定においては、中間層
２４の膜厚を５０Ａ〜４００Ａ の範囲内にある値に固
定しｓ ｄｌとｄ２の膜厚値を等しくした。光電変換
膜には一１ｖの逆バイアス直圧を印加した状態で、緑色
ＬＥＤをパルス状に照射し、光を遮断した場合の立ち下
がり信号電流が光照射時の信号電流のｌＯチに達するの
に要する時間を光応答時間として測定した。
第２図に示されるように、本実施例に従えば従来構造（
第３図）ｍは光応答時間を短くし得ることが確認された
。実際に、本実施例を用いた光導電膜積層型固体撮像素
子の残像特性は、従来構造の場合に比較して大きく改善
された。
第３図）ｍは光応答時間を短くし得ることが確認された
。実際に、本実施例を用いた光導電膜積層型固体撮像素
子の残像特性は、従来構造の場合に比較して大きく改善
された。
ｆ／Ｉ ；’Ｒｔｌｆｆ ｉ沓ＲＪ ’Ｎｌ５ＬＸ仕Ｗ
ｃハ中ｆｌＪＩ ｂ ９Ａ ｉｆ ｂ ｍイー光励起キ
ャリアの走行性が改善される理由のひとつに、光学的禁
止帯幅が異なる２４１層と２４２層の接合界面において
局所電界が発生し、光励起キャリアがその電界により加
速され、キャリア平均速度が増加する点も挙げられる。
ｃハ中ｆｌＪＩ ｂ ９Ａ ｉｆ ｂ ｍイー光励起キ
ャリアの走行性が改善される理由のひとつに、光学的禁
止帯幅が異なる２４１層と２４２層の接合界面において
局所電界が発生し、光励起キャリアがその電界により加
速され、キャリア平均速度が増加する点も挙げられる。
本実施例の中間層２４における光学的禁止帯幅は、１ａ
−８ｉＣ：Ｈ層２４１が１．９ ｅＶ〜２．８ ｅＶ
（Ｅｇ １と記す）でおるように形成したが、上記のキ
ャリア平均速度を増加させる意味からもｓＥｇｘとＥｇ
２を異ならせる必要がある。
−８ｉＣ：Ｈ層２４１が１．９ ｅＶ〜２．８ ｅＶ
（Ｅｇ １と記す）でおるように形成したが、上記のキ
ャリア平均速度を増加させる意味からもｓＥｇｘとＥｇ
２を異ならせる必要がある。
超薄膜積層を半導体層２４を構成するＥｇｘとＥｇｚの
異なった２４１層と２４２層の組み合わせには、本実施
例の他、第１表に示す組み合わせも特性向上に有効であ
る。
異なった２４１層と２４２層の組み合わせには、本実施
例の他、第１表に示す組み合わせも特性向上に有効であ
る。
以下余白
第１表
１ｉ１表において、２４．層と２４２層がａ −８ｉＣ
：Ｈで形成される場合には、ブロー放電中に導入する炭
化水素の世を調節して、光学的禁止帯幅ＥｇｘとＥｇｚ
を異ならせることができる。
：Ｈで形成される場合には、ブロー放電中に導入する炭
化水素の世を調節して、光学的禁止帯幅ＥｇｘとＥｇｚ
を異ならせることができる。
なお、超薄膜積層型半導体層２４０単位積層膜である２
４１層と２４２層の膜厚ｄ１およびｄｚｓ光学的禁止帯
幅ＥｇｌおよびＥｇ２はすべての周期で同一である必要
はなく、各周期で異なった値を有しても良いことは言う
までもない。
４１層と２４２層の膜厚ｄ１およびｄｚｓ光学的禁止帯
幅ＥｇｌおよびＥｇ２はすべての周期で同一である必要
はなく、各周期で異なった値を有しても良いことは言う
までもない。
また、本発明では、ドーパントの不純物濃度が１×１０
（ｃＩｒＬ ）以下の場合には、ｉ型層とみなすこと
ができる。
（ｃＩｒＬ ）以下の場合には、ｉ型層とみなすこと
ができる。
以上、ａ−８ｉＣ：Ｈ／ ａ −６ｔ ：Ｈヘテロ接合
の場合について説明してきたが、他のヘテロ接合すなわ
ち窒化膜を用いたヘテロ接合例えばａ−８ｉＮ：Ｈ／ａ
−３ｉ：Ｈあるいはシリコン・ゲルマニウム合金膜を
用いたヘテロ接合、例えばａ −８ｉＣ：Ｈ／ ａ−８
ｉ ：ＨｉＣ本発明を適用しても同様な効果が得られる
。ａ−８ｉＮ：Ｈ／ａ Ｓｔ：Ｈヘテロ接合の場合に
は、２４１層と２４２の少くとも１層がａ−８ｋＮ：Ｈ
で形成され、ａ−８ｉＣ：Ｈ／ ａ −８ｔ ：Ｇｅ：
Ｈヘテロ接合の場合には、２４、層と２４２層の少くと
も１層がａ−８ｉＣ：Ｈで形成されていれば良い。
の場合について説明してきたが、他のヘテロ接合すなわ
ち窒化膜を用いたヘテロ接合例えばａ−８ｉＮ：Ｈ／ａ
−３ｉ：Ｈあるいはシリコン・ゲルマニウム合金膜を
用いたヘテロ接合、例えばａ −８ｉＣ：Ｈ／ ａ−８
ｉ ：ＨｉＣ本発明を適用しても同様な効果が得られる
。ａ−８ｉＮ：Ｈ／ａ Ｓｔ：Ｈヘテロ接合の場合に
は、２４１層と２４２の少くとも１層がａ−８ｋＮ：Ｈ
で形成され、ａ−８ｉＣ：Ｈ／ ａ −８ｔ ：Ｇｅ：
Ｈヘテロ接合の場合には、２４、層と２４２層の少くと
も１層がａ−８ｉＣ：Ｈで形成されていれば良い。
第１図は本発明により光電変換素子部の構造断面模式図
、第２図は単位積層膜の周期Ｉ！！Ｌｍをパラメータと
した光応答時間の図、ｉ３図は従来の光電変換素子部の
断面図である。 ２５．２３・・・ヘテロ接合形成層 ２４・・・超薄膜積層型半導体層 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ３ 図
、第２図は単位積層膜の周期Ｉ！！Ｌｍをパラメータと
した光応答時間の図、ｉ３図は従来の光電変換素子部の
断面図である。 ２５．２３・・・ヘテロ接合形成層 ２４・・・超薄膜積層型半導体層 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ３ 図
Claims (6)
- （１）光学的禁止帯幅が異なる２種の半導体層より構成
されるヘテロ接合において、該ヘテロ接合を形成する２
種の半導体層間に互いに光学的禁止帯幅の異なる半導体
層を交互に積層させて形成される超薄膜積層型半導体層
が介在することを特徴とする半導体装置。 - （２）ヘテロ接合の構成層と超薄膜積層型半導体層が非
晶質シリコンを母体とする半導体より成っていることを
特徴とする特許請求の範囲第１項記載の半導体装置。 - （３）ヘテロ接合が、水素化非晶質シリコンカーバイト
と水素化非晶質シリコンより構成されていることを特徴
とする特許請求の範囲第１項記載の半導体装置。 - （４）超薄膜積層型半導体層が、水素化非晶質シリコン
カーバイトと水素化非晶質シリコンより構成されている
特許請求の範囲第１項記載の半導体装置。 - （５）光電変換素子であることを特徴とする特許請求の
範囲第１項記載の半導体装置。 - （６）光導電膜積層型固体撮像素子であることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021990A JP2577347B2 (ja) | 1986-02-05 | 1986-02-05 | イメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021990A JP2577347B2 (ja) | 1986-02-05 | 1986-02-05 | イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62181476A true JPS62181476A (ja) | 1987-08-08 |
| JP2577347B2 JP2577347B2 (ja) | 1997-01-29 |
Family
ID=12070460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61021990A Expired - Fee Related JP2577347B2 (ja) | 1986-02-05 | 1986-02-05 | イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577347B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335734A (ja) * | 2003-05-07 | 2004-11-25 | National Institute Of Advanced Industrial & Technology | 薄膜太陽電池 |
| JP2004335733A (ja) * | 2003-05-07 | 2004-11-25 | National Institute Of Advanced Industrial & Technology | 薄膜太陽電池 |
| WO2009011338A1 (ja) * | 2007-07-18 | 2009-01-22 | Omron Corporation | 太陽電池 |
| JP2017022175A (ja) * | 2015-07-07 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100485A (ja) * | 1983-10-06 | 1985-06-04 | エクソン リサ−チ アンド エンジニアリング カンパニ− | 半導体装置 |
| JPS62159475A (ja) * | 1986-01-08 | 1987-07-15 | Hitachi Ltd | アモルフアスＳｉ太陽電池 |
-
1986
- 1986-02-05 JP JP61021990A patent/JP2577347B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100485A (ja) * | 1983-10-06 | 1985-06-04 | エクソン リサ−チ アンド エンジニアリング カンパニ− | 半導体装置 |
| JPS62159475A (ja) * | 1986-01-08 | 1987-07-15 | Hitachi Ltd | アモルフアスＳｉ太陽電池 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335734A (ja) * | 2003-05-07 | 2004-11-25 | National Institute Of Advanced Industrial & Technology | 薄膜太陽電池 |
| JP2004335733A (ja) * | 2003-05-07 | 2004-11-25 | National Institute Of Advanced Industrial & Technology | 薄膜太陽電池 |
| WO2009011338A1 (ja) * | 2007-07-18 | 2009-01-22 | Omron Corporation | 太陽電池 |
| JP2017022175A (ja) * | 2015-07-07 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2577347B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740284B2 (ja) | 光起電力素子 | |
| US4591892A (en) | Semiconductor photoelectric conversion device | |
| KR960015529B1 (ko) | 공간적으로 변조된 진성층을 포함하는 박막 솔라 셀 | |
| JP3490964B2 (ja) | 光起電力装置 | |
| KR100974220B1 (ko) | 태양전지 | |
| EP0099720B1 (en) | Photovoltaic device | |
| JPS6334634B2 (ja) | ||
| JP3724272B2 (ja) | 太陽電池 | |
| JPS62181476A (ja) | 半導体装置 | |
| CN1319179C (zh) | 串联型太阳能电池 | |
| JPH0658970B2 (ja) | 半導体装置 | |
| JP4187328B2 (ja) | 光起電力素子の製造方法 | |
| JP2632740B2 (ja) | 非晶質半導体太陽電池 | |
| KR102387737B1 (ko) | 태양 전지 | |
| JPS62256481A (ja) | 半導体装置 | |
| JPS6358974A (ja) | アモルフアス光起電力素子 | |
| JPS6249754B2 (ja) | ||
| JP3143392B2 (ja) | 積層型太陽電池 | |
| JPH0612839B2 (ja) | 非晶質光起電力装置 | |
| JPS6190476A (ja) | 光起電力装置 | |
| JPH04199751A (ja) | 太陽電池 | |
| JP3291435B2 (ja) | 光起電力素子 | |
| JPS62224981A (ja) | 非晶質半導体素子 | |
| JP3232581B2 (ja) | 太陽電池 | |
| JPS61183974A (ja) | 超格子構造を窓層に使用した非晶質光電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |