JPS62183226A - シ−ケンシャル復号器 - Google Patents
シ−ケンシャル復号器Info
- Publication number
- JPS62183226A JPS62183226A JP61023972A JP2397286A JPS62183226A JP S62183226 A JPS62183226 A JP S62183226A JP 61023972 A JP61023972 A JP 61023972A JP 2397286 A JP2397286 A JP 2397286A JP S62183226 A JPS62183226 A JP S62183226A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- maximum likelihood
- memory
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
組織符号を復号するシーケンシャル復号器であって、受
信シンボルの誤りが集中的に発生して、受信シンボルを
一時的に蓄積するシンボルメモリがオーバフローとなっ
た時に、シンボルメモリに蓄積された信号ビットをその
まま出力して、誤りの多いシンボル区間をスキップし、
受信シンボルの誤りが少ない状態となると、最尤バス判
定回路のバスメトリックが単調増加となるから、それを
検出してスキップを停止し、最尤バス判定回路による復
号出力を選択出力するものであり、誤り集中によるシン
ボルメモリのオーバフローによって、復号処理が継続で
きなくなる状態を回避するものである。
信シンボルの誤りが集中的に発生して、受信シンボルを
一時的に蓄積するシンボルメモリがオーバフローとなっ
た時に、シンボルメモリに蓄積された信号ビットをその
まま出力して、誤りの多いシンボル区間をスキップし、
受信シンボルの誤りが少ない状態となると、最尤バス判
定回路のバスメトリックが単調増加となるから、それを
検出してスキップを停止し、最尤バス判定回路による復
号出力を選択出力するものであり、誤り集中によるシン
ボルメモリのオーバフローによって、復号処理が継続で
きなくなる状態を回避するものである。
本発明は、組織符号を復号するシーケンシャル復号器に
関するものである。
関するものである。
組織符号（Ｓ ｙｓｔｅｍａｔｉｃ ｃｏｄｅ）は、信
号ビットと、この信号ビットから形成されたパリティビ
ットとからなるものであり、この組織符号を復号するジ
ーケンシャ／Ｉｚ復号法（ｓｅｑｕｅｎｔｉａｌ ｄｅ
ｃｏｄｉｎｇ）は、樹枝状符号の中の一つのバスと、受
信系列とのバス値を計算し、そのバス値が成る闇値以上
の場合に情報ビットを復号し、バス値が成る闇値を切っ
た場合に、誤りのバスに入ったものとして、正しいバス
の探索を行い、正しいバスに於ける情報ビットを復号す
るものである。
号ビットと、この信号ビットから形成されたパリティビ
ットとからなるものであり、この組織符号を復号するジ
ーケンシャ／Ｉｚ復号法（ｓｅｑｕｅｎｔｉａｌ ｄｅ
ｃｏｄｉｎｇ）は、樹枝状符号の中の一つのバスと、受
信系列とのバス値を計算し、そのバス値が成る闇値以上
の場合に情報ビットを復号し、バス値が成る闇値を切っ
た場合に、誤りのバスに入ったものとして、正しいバス
の探索を行い、正しいバスに於ける情報ビットを復号す
るものである。
Ｍｉ織符号は、例えば、第３図に示す符号化器により形
成されるもので、符号化率Ｒ＝１／２、符号の拘束長に
＝４の場合について示すものである。送信信号は、遅延
回路（Ｔ）３１〜３４に順次別えられ、遅延回路３１を
介した送信信号は信号ビットとなり、又モジュロ２の加
算器３５．３６により加算された出力がパリティビット
となる。
成されるもので、符号化率Ｒ＝１／２、符号の拘束長に
＝４の場合について示すものである。送信信号は、遅延
回路（Ｔ）３１〜３４に順次別えられ、遅延回路３１を
介した送信信号は信号ビットとなり、又モジュロ２の加
算器３５．３６により加算された出力がパリティビット
となる。
この信号ビットとパリティピットとが直交変調等による
送信シンボルとして送信される。
送信シンボルとして送信される。
第４図は組織符号の説明図であり、前述の符号化器によ
り符号化される場合の一例を示し、送信信号“１０１１
１００・・・”が矢印方向に順次遅延回路３１に人力さ
れたとすると、信号ビット ・はその送信信号と
同じ“１０１１１００・・・”となる。又初期状態で遅
延回路３１〜３４の出力を“０”とすると、パリティピ
ットは、遅延回路３１．３２の出力を加算器３５で加算
した加算出力に、遅延回路３４の出力を加算器３６で加
算した加算出力の“１１１１００１・・・”となる。
り符号化される場合の一例を示し、送信信号“１０１１
１００・・・”が矢印方向に順次遅延回路３１に人力さ
れたとすると、信号ビット ・はその送信信号と
同じ“１０１１１００・・・”となる。又初期状態で遅
延回路３１〜３４の出力を“０”とすると、パリティピ
ットは、遅延回路３１．３２の出力を加算器３５で加算
した加算出力に、遅延回路３４の出力を加算器３６で加
算した加算出力の“１１１１００１・・・”となる。
この信号ビットとパリティピットとを直交変調等により
送信するものである。
送信するものである。
受信側では、受信変調波を復調することにより、例えば
、同相チャネルが信号ビット、直交チャネルがパリティ
ピットとなり、この受信シンボルはシンボルメモリに順
次蓄積され、最尤バス判定回路により最尤バスの判定が
行われ、バスメトリックが成る闇値以上の場合に正しい
バスと判定されて復号されバスメモリに蓄積される。
、同相チャネルが信号ビット、直交チャネルがパリティ
ピットとなり、この受信シンボルはシンボルメモリに順
次蓄積され、最尤バス判定回路により最尤バスの判定が
行われ、バスメトリックが成る闇値以上の場合に正しい
バスと判定されて復号されバスメモリに蓄積される。
又バスメトリックが成る闇値を切る場合は、誤ったバス
と判定されるので、正しいバスを求める為に後退による
バス探索が行われるものであり、バスメモリから前の復
号出力が読出されると共に、前の受信シンボルがシンボ
ルメモリから読出されて最尤バス判定回路で正しいバス
の判定が行われる。このような最尤バスの判定により逐
次復号されて、誤り訂正された復号出力がバスメモリか
ら出力される。
と判定されるので、正しいバスを求める為に後退による
バス探索が行われるものであり、バスメモリから前の復
号出力が読出されると共に、前の受信シンボルがシンボ
ルメモリから読出されて最尤バス判定回路で正しいバス
の判定が行われる。このような最尤バスの判定により逐
次復号されて、誤り訂正された復号出力がバスメモリか
ら出力される。
シンボルメモリに加えられる受信シンボルは、順次歩進
する書込アドレスに従って書込まれ、最尤バス判定処理
に従って続出アドレスが歩進される。しかし、前述の後
退によるバス探索時には、続出アドレスが後退され、正
しいバスが探索されると、前進によるバス探索に移行し
、処理時間が長くなる。従って、受信シンボルの誤りが
集中的に発生すると、次第に未処理の受信シンボルが多
くなる。シンボルメモリの記憶容量は有限であるから、
未処理の受信シンボルが多くなると、新たな受信シンボ
ルを書込む余地がなくなり、未処理の受信シンボルを破
壊するようなオーバフロー状態となる。このようなオー
バフローにより、未処理の受信シンボルが破壊されて、
符号系列の順序が乱れた時は、復号処理が継続できなく
なる。
する書込アドレスに従って書込まれ、最尤バス判定処理
に従って続出アドレスが歩進される。しかし、前述の後
退によるバス探索時には、続出アドレスが後退され、正
しいバスが探索されると、前進によるバス探索に移行し
、処理時間が長くなる。従って、受信シンボルの誤りが
集中的に発生すると、次第に未処理の受信シンボルが多
くなる。シンボルメモリの記憶容量は有限であるから、
未処理の受信シンボルが多くなると、新たな受信シンボ
ルを書込む余地がなくなり、未処理の受信シンボルを破
壊するようなオーバフロー状態となる。このようなオー
バフローにより、未処理の受信シンボルが破壊されて、
符号系列の順序が乱れた時は、復号処理が継続できなく
なる。
本発明は、シンボルメモリのオーバフローを防止して、
復号出力を継続できるようにすることを目的とするもの
である。
復号出力を継続できるようにすることを目的とするもの
である。
本発明のシーケンシャル復号器は、受信シンボルの誤り
集中により、シンボルメモリがオーバフロー状態となる
と、誤りの大きいシンボル区間の最尤バス判定による復
号処理をスキップするものであり、第１図を参照して説
明する。
集中により、シンボルメモリがオーバフロー状態となる
と、誤りの大きいシンボル区間の最尤バス判定による復
号処理をスキップするものであり、第１図を参照して説
明する。
受信変調波を復調して得られた受信シンボルを蓄積する
シンボルメモリ１と、この受信シンボルを用いて最尤バ
スの判定を行う最尤バス判定回路２と、バスメモリ３と
を備えて、組織符号を復号するシーケンシャル復号器に
於いて、伝送誤りが非常に多くなってシンボルメモリ１
がオーバフロー状態となったことを検出するオーバフロ
ー検出回路４と、このオーバフロー検出回路４のオーバ
フロー検出信号によって、シンボルメモリｌから読出し
た信号ビットを復号出力としてバスメモリ３に加え、誤
りの多いシンボル区間をスキップする切替部５と、最尤
バス判定回路２から出力されるバスメトリックの増減を
監視し、受信シンボルの誤りが零或いは少なくなると、
バスメトリンクが単調に増加するから、これを検出して
、最尤バス判定回路２の復号出力をバスメモリ３に加え
るように切替部５を制御するバスメトリック増減監視回
路６とを設けたものである。
シンボルメモリ１と、この受信シンボルを用いて最尤バ
スの判定を行う最尤バス判定回路２と、バスメモリ３と
を備えて、組織符号を復号するシーケンシャル復号器に
於いて、伝送誤りが非常に多くなってシンボルメモリ１
がオーバフロー状態となったことを検出するオーバフロ
ー検出回路４と、このオーバフロー検出回路４のオーバ
フロー検出信号によって、シンボルメモリｌから読出し
た信号ビットを復号出力としてバスメモリ３に加え、誤
りの多いシンボル区間をスキップする切替部５と、最尤
バス判定回路２から出力されるバスメトリックの増減を
監視し、受信シンボルの誤りが零或いは少なくなると、
バスメトリンクが単調に増加するから、これを検出して
、最尤バス判定回路２の復号出力をバスメモリ３に加え
るように切替部５を制御するバスメトリック増減監視回
路６とを設けたものである。
Ｍｉ織符号は、信号ビットとパリティビットとにより構
成されるものであり、オーバフロー検出回路４によりシ
ンボルメモリ１のオーバフロー状態を検出すると、シン
ボルメモリ１に蓄積された信号ビットの誤り訂正をする
ことなく、そのまま復号出力として切替部５を介してバ
スメモリ３に加え、誤りの多いシンボル区間をスキップ
する。それによって、シンボルメモリ１の受信シンボル
が最尤バス判定回路２に於ける処理と関係なく読出され
ることになり、未処理の受信シンボルが破壊されること
はなくなる。従って、受信シンボルの誤り集中によるシ
ンボルメモリＩのオーバフローを防止して、復号処理を
停止しなければならない状態を回避できる。
成されるものであり、オーバフロー検出回路４によりシ
ンボルメモリ１のオーバフロー状態を検出すると、シン
ボルメモリ１に蓄積された信号ビットの誤り訂正をする
ことなく、そのまま復号出力として切替部５を介してバ
スメモリ３に加え、誤りの多いシンボル区間をスキップ
する。それによって、シンボルメモリ１の受信シンボル
が最尤バス判定回路２に於ける処理と関係なく読出され
ることになり、未処理の受信シンボルが破壊されること
はなくなる。従って、受信シンボルの誤り集中によるシ
ンボルメモリＩのオーバフローを防止して、復号処理を
停止しなければならない状態を回避できる。
又最尤バス判定回路２のバスメトリックは、受信シンボ
ルの誤りが少なくなると、単調増加の傾向を有するもの
であり、前述のスキップ状態に於いてバスメトリックの
単調増加をバスメトリック増減監視回路６で検出すると
、切替部５を制御して、最尤バス判定回路２による復号
出力をバスメモリ３に加え、通常の復号処理に移行する
。
ルの誤りが少なくなると、単調増加の傾向を有するもの
であり、前述のスキップ状態に於いてバスメトリックの
単調増加をバスメトリック増減監視回路６で検出すると
、切替部５を制御して、最尤バス判定回路２による復号
出力をバスメモリ３に加え、通常の復号処理に移行する
。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の実施例のブロック図であり、１１はシ
ンボルメモリ、１２は最尤バス判定回路、１３はバスメ
モリ、１４はオーバフロー検出回路、１５はスキップ制
御回路、１６はバスメトリック増減監視回路、１７は切
替回路、１８はアドレスカウンタ、１９はアドレスポイ
ンタ、２０はアドレス制御部であって、第１図の各部と
名称が同一のものは同一の機能を有するものであり、又
スキップ制御回路１５と切替回路１７とにより、第１図
の切替部５が構成されている。受信変調波は復調部（図
示せず）により復調され、信号ビットとパリティビット
とからなる受信シンボルが、クロック信号に同期してシ
ンボルメモリ１１に加えられる。
ンボルメモリ、１２は最尤バス判定回路、１３はバスメ
モリ、１４はオーバフロー検出回路、１５はスキップ制
御回路、１６はバスメトリック増減監視回路、１７は切
替回路、１８はアドレスカウンタ、１９はアドレスポイ
ンタ、２０はアドレス制御部であって、第１図の各部と
名称が同一のものは同一の機能を有するものであり、又
スキップ制御回路１５と切替回路１７とにより、第１図
の切替部５が構成されている。受信変調波は復調部（図
示せず）により復調され、信号ビットとパリティビット
とからなる受信シンボルが、クロック信号に同期してシ
ンボルメモリ１１に加えられる。
アドレスカウンタ１８はクロック信号をカウントしてシ
ンボルメモリ１１のアドレス信号を形成するものであり
、アドレス制御部２０を介してシンボルメモリ１１に加
えられる。又アドレスポインタ１９は、最尤バス判定回
路１２に於けるバス探索処理時のシンボルメモリ１１か
ら受信シンボルを読出す先頭アドレスを指示するもので
、図示を省略した制御部から、最尤バス判定回路１２に
於ける処理に対応して制御され、アドレス制御回路２０
を介してシンボルメモリ１１に、読出先頭アドレス信号
として加えられる。アドレス制御部２０は、シンボルメ
モリ１１に対する書込アドレスと続出アドレスとを切替
えて加える制御を行うものである。
ンボルメモリ１１のアドレス信号を形成するものであり
、アドレス制御部２０を介してシンボルメモリ１１に加
えられる。又アドレスポインタ１９は、最尤バス判定回
路１２に於けるバス探索処理時のシンボルメモリ１１か
ら受信シンボルを読出す先頭アドレスを指示するもので
、図示を省略した制御部から、最尤バス判定回路１２に
於ける処理に対応して制御され、アドレス制御回路２０
を介してシンボルメモリ１１に、読出先頭アドレス信号
として加えられる。アドレス制御部２０は、シンボルメ
モリ１１に対する書込アドレスと続出アドレスとを切替
えて加える制御を行うものである。
シンボルメモリ１１から読出された受信シンボルの信号
ビットａとパリティピッ＋−ｂとは、最尤バス判定回路
１２に加えられる。最尤バス判定回路１２は、この受信
シンボルと、バスメモリ１３から読出した符号の拘束長
に分の復号信号りとを用いてバスメトリックを演算し、
所定の闇値と比較する。バスメトリックが所定の闇値以
上の場合は、正しいバスと判定し、その復号信号ｇを切
替回路１７を介してバスメモリ１３に加える。
ビットａとパリティピッ＋−ｂとは、最尤バス判定回路
１２に加えられる。最尤バス判定回路１２は、この受信
シンボルと、バスメモリ１３から読出した符号の拘束長
に分の復号信号りとを用いてバスメトリックを演算し、
所定の闇値と比較する。バスメトリックが所定の闇値以
上の場合は、正しいバスと判定し、その復号信号ｇを切
替回路１７を介してバスメモリ１３に加える。
バスメトリックが所定の闇値を切る状態の場合は、誤っ
たバスと判定し、後退によるバス探索が行われる。その
時、バスメモリ１３から前の復号信号りが読出され、又
アドレスポインタ１９による先頭アドレスが後退され、
それに従ってシンボルメモリ１１から前の受信シンボル
が読出されて、最尤バス判定回路１２によるバスメトリ
ックについての判定が行われる。このような処理に於い
ても、受信シンボルは順次シンボルメモリ１１に書込ま
れるものである。
たバスと判定し、後退によるバス探索が行われる。その
時、バスメモリ１３から前の復号信号りが読出され、又
アドレスポインタ１９による先頭アドレスが後退され、
それに従ってシンボルメモリ１１から前の受信シンボル
が読出されて、最尤バス判定回路１２によるバスメトリ
ックについての判定が行われる。このような処理に於い
ても、受信シンボルは順次シンボルメモリ１１に書込ま
れるものである。
アドレスポインタ１９で指示する先頭アドレスを、アド
レスカウンタ１８によるアドレスが同じになると、未処
理の受信シンボルの格納位置に、新たな受信シンボルを
書込むことになり、未処理の受信シンボルが破壊される
ことになる。このような状態となる前に、オーバフロー
検出回路１４は、アドレスポインタ１９による先頭アド
レスと、アドレスカウンタ１８によるアドレスとを比較
して、オーバフロー状態を検出する。このオーバフロー
検出信号ｄは、スキップ制御回路１５に加えられる。
レスカウンタ１８によるアドレスが同じになると、未処
理の受信シンボルの格納位置に、新たな受信シンボルを
書込むことになり、未処理の受信シンボルが破壊される
ことになる。このような状態となる前に、オーバフロー
検出回路１４は、アドレスポインタ１９による先頭アド
レスと、アドレスカウンタ１８によるアドレスとを比較
して、オーバフロー状態を検出する。このオーバフロー
検出信号ｄは、スキップ制御回路１５に加えられる。
スキップ制御回路１５は、オーバフロー検出信号ｄによ
って切替回路１７に切替制御信号ｆを加えて、最尤バス
判定回路１２から誤り訂正した復号信号ｇの代わりに、
シンボルメモリ１１から読出した信号ピッ）ａをバスメ
モリ１３に復号信号として加え、誤り集中シンボル区間
をスキップする。この場合、最尤バス判定回路１２に於
ける復号処理と関係なく、シンボルメモリ１１から順次
読出しが行われ、未処理の受信シンボルが次第に少なく
なり、オーバフローは完全に回避できることになる。そ
して、シンボルメモリ１１から読出された信号ピッｌ−
ａは、誤り訂正処理が施されな 。
って切替回路１７に切替制御信号ｆを加えて、最尤バス
判定回路１２から誤り訂正した復号信号ｇの代わりに、
シンボルメモリ１１から読出した信号ピッ）ａをバスメ
モリ１３に復号信号として加え、誤り集中シンボル区間
をスキップする。この場合、最尤バス判定回路１２に於
ける復号処理と関係なく、シンボルメモリ１１から順次
読出しが行われ、未処理の受信シンボルが次第に少なく
なり、オーバフローは完全に回避できることになる。そ
して、シンボルメモリ１１から読出された信号ピッｌ−
ａは、誤り訂正処理が施されな 。
い復号信号となる。
バスメトリック増減監視回路１６は、最尤バス判定回路
１２に於けるバスメトリックＣの増加。
１２に於けるバスメトリックＣの増加。
減少を監視し、単調に増加している時は、受信シンボル
の誤りが少ない区間であるから、前述のスキップ状態に
於いても、バスメトリックの増加。
の誤りが少ない区間であるから、前述のスキップ状態に
於いても、バスメトリックの増加。
減少を監視しており、バスメトリックの単調増加を検出
すると、誤り訂正再開信号ｅをスキップ制御回路１５に
加える。スキップ制御回路１５は、この誤り訂正再開信
号ｅにより切替回路１７に切替制御信号ｆを加えて、最
尤バス判定回路１２により誤り訂正された復号信号ｇを
バスメモリ１３に加えて、通常の復号処理に移行する。
すると、誤り訂正再開信号ｅをスキップ制御回路１５に
加える。スキップ制御回路１５は、この誤り訂正再開信
号ｅにより切替回路１７に切替制御信号ｆを加えて、最
尤バス判定回路１２により誤り訂正された復号信号ｇを
バスメモリ１３に加えて、通常の復号処理に移行する。
組織符号に於いては、受信シンボルの信号ビットに誤り
がなければ、そのまま受信ビットとして使用できるもの
であり、受信シンボルの誤り集中の状態の時は、最尤バ
ス判定回路１２による誤り訂正による復号処理の時間が
長くなり、シンボルメモリ１１にオーバフローが発生し
て、復号処理の継続ができなくなるが、その場合は、誤
りビットが含まれている信号ビットをそのまま復号信号
として出力することにより、オーバフローを防止できる
から、完全に復号処理を継続できなく府ることを回避で
きる。
がなければ、そのまま受信ビットとして使用できるもの
であり、受信シンボルの誤り集中の状態の時は、最尤バ
ス判定回路１２による誤り訂正による復号処理の時間が
長くなり、シンボルメモリ１１にオーバフローが発生し
て、復号処理の継続ができなくなるが、その場合は、誤
りビットが含まれている信号ビットをそのまま復号信号
として出力することにより、オーバフローを防止できる
から、完全に復号処理を継続できなく府ることを回避で
きる。
又最尤バス判定回路１２．オーバフロー検出回路１４．
バスメトリック増減監視回路１６等は、プログラム制御
のプロセッサの処理機能によって実現することも可能で
あり、又組織符号としては、前述の拘束長に＝４以外の
種々の拘束長にとすることができるものである。
バスメトリック増減監視回路１６等は、プログラム制御
のプロセッサの処理機能によって実現することも可能で
あり、又組織符号としては、前述の拘束長に＝４以外の
種々の拘束長にとすることができるものである。
以上説明したように、本発明は、オーバフロー検出回路
４によって、受信シンボルを蓄積するシンボルメモリ１
のオーバフローを検出した時に、誤りの多いシンボル区
間をスキップして誤り訂正していない信号ビットを復号
信号として出力し、バスメトリック増減監視回路６によ
り、最尤バス判定回路２のバスメトリックの単調増加を
検出した時に、スキップ状態から通常の誤り訂正による
復号信号を選択出力させる状態に移行するものであって
、受信シンボルの誤り集中区間をスキップすることによ
り、シンボルメモリ１のオーバフローを防止して、復号
処理の継続が不可能となることを回避できる。従って、
シンボルメモリ１の記憶容量を比較的小さくすることが
可能となり、経済的な構成を実現することができる。
４によって、受信シンボルを蓄積するシンボルメモリ１
のオーバフローを検出した時に、誤りの多いシンボル区
間をスキップして誤り訂正していない信号ビットを復号
信号として出力し、バスメトリック増減監視回路６によ
り、最尤バス判定回路２のバスメトリックの単調増加を
検出した時に、スキップ状態から通常の誤り訂正による
復号信号を選択出力させる状態に移行するものであって
、受信シンボルの誤り集中区間をスキップすることによ
り、シンボルメモリ１のオーバフローを防止して、復号
処理の継続が不可能となることを回避できる。従って、
シンボルメモリ１の記憶容量を比較的小さくすることが
可能となり、経済的な構成を実現することができる。
第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図、第３図は組織符号化器のブロック図
、第４図はｍ織符号の説明図である。 １．１１はシンボルメモリ、２゜１２は最尤バス判定回
路、３，１３はバスメモリ、４，１４はオーバフロー検
出回路、５は切替部、６．１６はバスメトリック増減監
視回路、１５はスキップ制御回路、１７は切替回路、１
８はアドレスカウン夕、１９はアドレスポインタ、２０
はアドレス制御部である。
施例のブロック図、第３図は組織符号化器のブロック図
、第４図はｍ織符号の説明図である。 １．１１はシンボルメモリ、２゜１２は最尤バス判定回
路、３，１３はバスメモリ、４，１４はオーバフロー検
出回路、５は切替部、６．１６はバスメトリック増減監
視回路、１５はスキップ制御回路、１７は切替回路、１
８はアドレスカウン夕、１９はアドレスポインタ、２０
はアドレス制御部である。
Claims (1)
- 【特許請求の範囲】 シンボルメモリ（１）と最尤バス判定回路（２）とバス
メモリ（３）とを備えて、組織符号を復号するシーケン
シャル復号器に於いて、 前記シンボルメモリ（１）のオーバフローを検出するオ
ーバフロー検出回路（４）と、 該オーバフロー検出回路（４）のオーバフロー検出信号
によって、前記シンボルメモリ（１）から読出した信号
ビットを復号出力として前記バスメモリ（３）に加える
切替部（５）と、 前記最尤バス判定回路（２）から出力されるバスメトリ
ックの増減を監視し、単調増加が検出された時に、前記
最尤バス判定回路（２）の復号出力を前記バスメモリ（
３）に加えるように前記切替部（５）を制御するバスメ
トリック増減監視回路（６）とを設けた ことを特徴とするシーケンシャル復号器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61023972A JPS62183226A (ja) | 1986-02-07 | 1986-02-07 | シ−ケンシャル復号器 |
| CA000528732A CA1260142A (en) | 1986-02-07 | 1987-02-02 | Sequential decoding device for decoding systematic code |
| EP87101556A EP0231943B1 (en) | 1986-02-07 | 1987-02-05 | Sequential decoding device for decoding systematic code |
| DE87101556T DE3788143T2 (de) | 1986-02-07 | 1987-02-05 | Sequenzielles Dekodierungsgerät zur Dekodierung von Systemkodes. |
| US07/011,537 US4710746A (en) | 1986-02-07 | 1987-02-06 | Sequential decoding device for decoding systematic code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61023972A JPS62183226A (ja) | 1986-02-07 | 1986-02-07 | シ−ケンシャル復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62183226A true JPS62183226A (ja) | 1987-08-11 |
| JPH0345582B2 JPH0345582B2 (ja) | 1991-07-11 |
Family
ID=12125464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61023972A Granted JPS62183226A (ja) | 1986-02-07 | 1986-02-07 | シ−ケンシャル復号器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4710746A (ja) |
| EP (1) | EP0231943B1 (ja) |
| JP (1) | JPS62183226A (ja) |
| CA (1) | CA1260142A (ja) |
| DE (1) | DE3788143T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8609711D0 (en) * | 1986-04-21 | 1986-05-29 | Clark A P | Channel estimation & detection |
| US4847871A (en) * | 1987-01-28 | 1989-07-11 | Matsushita Electric Industrial Co., Ltd. | Viterbi detector for digital signal |
| US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
| EP0293620A1 (de) * | 1987-05-25 | 1988-12-07 | BBC Brown Boveri AG | Signalübertragungsverfahren |
| US5710785A (en) * | 1987-08-07 | 1998-01-20 | Nec Corporation | Sequential decoder having short synchronization recovery time |
| JPH0624348B2 (ja) * | 1988-05-24 | 1994-03-30 | 日本電気株式会社 | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| JP2531533B2 (ja) * | 1988-08-25 | 1996-09-04 | 富士通株式会社 | 逐次復号器 |
| US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
| JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
| FR2660503B1 (fr) * | 1990-03-30 | 1992-06-05 | Alcatel Transmission | Procede et dispositif de decodage sequentiel d'un train numerique code par un code correcteur d'erreurs de type convolutif. |
| WO1992012611A1 (en) * | 1991-01-09 | 1992-07-23 | Welch Allyn, Inc. | Low wattage metal halide lamp apparatus |
| GB2255482B (en) * | 1991-05-01 | 1995-05-10 | Silicon Systems Inc | Maximum likelihood sequence metric calculator |
| US5491705A (en) * | 1992-06-18 | 1996-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | De bruijn graph based VLSI viterbi decoder |
| WO1994000915A1 (fr) * | 1992-06-22 | 1994-01-06 | Oki Electric Industry Co., Ltd. | Compteur d'erreurs sur les bits et son mode operatoire, et dispositif d'identification de signaux et son mode operatoire |
| JP3467343B2 (ja) * | 1994-03-24 | 2003-11-17 | シリコン システムズ インコーポレーテッド | Ｐｒｍｌチャネルのためのビタビ検出器を実現するための装置 |
| US6134277A (en) * | 1997-09-04 | 2000-10-17 | Ericsson Inc | System and method for self-adaptive maximum likelihood sequence detection |
| EP1001543B1 (en) * | 1998-06-02 | 2004-11-03 | NTT Mobile Communications Network Inc. | Sequential decoder, and receiver using sequential decoder |
| US6934343B2 (en) * | 2000-11-15 | 2005-08-23 | Texas Instruments Incorporated | Computing the full path metric in viterbi decoding |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3457562A (en) * | 1964-06-22 | 1969-07-22 | Massachusetts Inst Technology | Error correcting sequential decoder |
| US3665396A (en) * | 1968-10-11 | 1972-05-23 | Codex Corp | Sequential decoding |
| US4583078A (en) * | 1984-11-13 | 1986-04-15 | Communications Satellite Corporation | Serial Viterbi decoder |
-
1986
- 1986-02-07 JP JP61023972A patent/JPS62183226A/ja active Granted
-
1987
- 1987-02-02 CA CA000528732A patent/CA1260142A/en not_active Expired
- 1987-02-05 EP EP87101556A patent/EP0231943B1/en not_active Expired - Lifetime
- 1987-02-05 DE DE87101556T patent/DE3788143T2/de not_active Expired - Fee Related
- 1987-02-06 US US07/011,537 patent/US4710746A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0231943B1 (en) | 1993-11-18 |
| DE3788143D1 (de) | 1993-12-23 |
| US4710746A (en) | 1987-12-01 |
| EP0231943A3 (en) | 1990-07-11 |
| JPH0345582B2 (ja) | 1991-07-11 |
| EP0231943A2 (en) | 1987-08-12 |
| DE3788143T2 (de) | 1994-04-28 |
| CA1260142A (en) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345582B2 (ja) | ||
| KR930001071B1 (ko) | 에러 정정회로 | |
| US4296494A (en) | Error correction and detection systems | |
| JP3839215B2 (ja) | 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム | |
| JPH0812612B2 (ja) | 誤り訂正方法及び装置 | |
| KR920017378A (ko) | 인코딩/디코딩 회로 및 디지탈 비디오 시스템 | |
| JP3502559B2 (ja) | 消失訂正方法、及び消失訂正回路 | |
| JP3170123B2 (ja) | 誤り訂正回路 | |
| US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
| JP2000215619A (ja) | デ―タ誤り訂正装置 | |
| JPH0154792B2 (ja) | ||
| EP0343639B1 (en) | Bit and symbol timing recovery for sequential decoders | |
| JPH02121027A (ja) | 画像処理装置 | |
| JPH1083356A (ja) | ストアしたディジタル・データのエラーを隠す方法および装置 | |
| JP3271208B2 (ja) | エラー訂正復号装置 | |
| JPS60130927A (ja) | 積符号の復号方法 | |
| JP2664267B2 (ja) | 符号誤り訂正装置 | |
| JP2778024B2 (ja) | アドレス再生装置 | |
| JP2891972B2 (ja) | 画像再生装置及び画像データの再生方法 | |
| JP3277062B2 (ja) | 誤り訂正符号の復号装置 | |
| JPS61232726A (ja) | 誤り訂正装置 | |
| KR100234400B1 (ko) | 디지탈 비디오 디스크 시스템의 에러 정정 장치 및 방법 | |
| JP2696867B2 (ja) | エラー訂正回路の制御装置 | |
| KR19990066105A (ko) | 2차원 리드-솔로몬 코드의 오류정정방법 | |
| JP3057856B2 (ja) | 逐次復号装置 |