JPS62184875A - 一連の静電気の放電からタイプライタ等の事務器を保護する方法とその回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一連の静電気の放電から運転中のタイプライタ
又は類似の事務器を保護する方法とその回路に関する。

タイプライタ等の事務器は今日普通の方法でいわゆるプ
ログラム可能な制御ユニットを有する。その際少なくと
も１つのマイクロプロセッサを対象とし、マイクロプロ
セッサはデータバス及びアドレスバスを介して制御ブコ
グラムを含むＲＯＭと可変データを収容するＲＡＭとに
接続している。プログラム可能な制御ユニットは運転回
路を介して電気的駆動装置を制御し１．駆動装置は例え
ば活字相体、活字相体キャリッジ、紙支持体等のような
機械的装置に作用する。冒頭に述べた機械ではインクリ
ボンカセットの交換、活字相体の交換等によって大抵機
械の内部で操作が実施されなければならないのでそのよ
うな機械の通常合成樹脂からつくられるハウジングは開
閉可能なカバを有する。

（従来技術） 開閉可能なカバと関連して、タイプライタ等の事務器で
はいわゆるカバスイッチを設けることが公知である。こ
のカバスイッチはプログラム可能な制御ユニットはカバ
の開放の際に、従って同時に行われる操作の直前に実施
中の制御ブａセス「中断」及びカバが開いている時間中
その状態を保持する。「中断」は例えばカバスイッチが
カバの開放の際にその回路の切換によってマイクロプロ
セッサを間接的に始動させ、この交換から実施中の制御
プロセスが待期ループに分岐される。待期ループはマイ
クロプロセッサがカバスイッチを介して周期的に状態変
化に応答するようにさせる。カバが閉じると、マイクロ
プロセッサはこの状態を固持し、かつ同時にいわゆる投
入ルーチンの実施後に元の制御プロセスに戻される。理
解のために説明すれば、投入ルーチンによって同時に操
作の間元の位置から移動される可動部分（活字相体、活
字キャリッジ等）がまた元の位置に戻される。

前記方法の基本は一方では損傷の危険を排除するために
カバの開放の際に手のとどく機械部分の始動された運動
を可能な範囲で阻止し、他方ではカバの閉鎖の後に制御
プロセスを以って、「中断された」個所から続行される
ことができることが達成される。

前記の種類の操作は操作者による静電気の放電電流によ
る機械のアース接続した部分への火花放電によって、電
磁的妨害放射が生ずることにつながる。この電磁的妨害
放射によって度々制御プロセスが中断された状態がレジ
スタ及びバッファに付与されるデータ、アドレス又はフ
ラグによって変えられる。その結果は制御プロセスの進
行の際に得られる印字結果が所望の印字結果と一致しな
いことである。

例えば静電気の放電から火花放電によって生じうる電磁
波による演算装置におけるプログラムプロセスの終了と
関連して演算装置又は少なくともその部分が電磁波に対
して著しく感度が低いように遮断されることが公知であ
る。更にそのような静電気放電が危険な部分（プロセッ
サ）の直ぐ近くでは行われ得ないような措置を講するこ
とが公知である。このことは例えば危険範囲にある接地
された全ての金属部分の絶縁によって行われる。

前述の措置は問題を解決するが、著しいコスト高につな
がり全ての場合に適用できるわけではない。

演算装置と関連して、特定の欠陥の発生の際、例えば停
電の際、所定の温度を越えた場合等実施中のプログラム
をプログラムの他の処理に必要な全てのデータ、アドレ
ス及びフラッグが外部メモリに記憶されるためのいわゆ
る救助ルーチンに分岐し、その結果誤シの除去の後プロ
グラムが中断した個所から続行されることができること
が公知である。

前記の結論から出発して、本発明の課題は機械の操作の
際にカバの開放操作の際のように一連の静電気の放電か
ら運転中のタイプライタ等の事務器を保護する方法を提
供することである。

この課題の解決のための方法を実施するための回路を提
供することでもある。

課題は特許請求の範囲第１項並びに第４項及び第５項に
記載の構成によって解決される。本発明による方法の有
利な構成は特許請求の範囲第２，３項に記載されている
。

特許請求の範囲第１項による方法の主要な利点は最小の
制御技術的コストかつ無視できる回路コストで、一連の
静電気の放電の影響を殆んど完全な遮断が達成されるこ
とができることにある。

特許請求の範囲第２項の特徴による方法の構成は実施中
の制御ステップの遮断又は制御プロセスの後からの再現
のために必要なデータ、アドレス及びフラグの記憶のた
めに必要な時間が一定である場合は常に有利である。

これに対して特に実施中の制御ステップの遮断のため、
しかし制御プロセスの後からの再現に必要なデータ、ア
ドレス及びフラグの記憶のためにも必要な時間が事情に
大きく左右される場合、特許請求の範囲第３項の特徴に
よる方法の形態が推奨される。

特許請求の範囲第４項及び第５項は特許請求の範囲第１
項による方法又は特許請求の範囲第１項と第２項並びに
第１項と第３項の特徴の組合せによる方、法の実施のた
めの簡単かつ有利な回路を開示する。

本発明による方法及び回路の実施例を説明する。

（実施例） 本発明による方法の詳しい説明のために明細書の冒頭で
一般的な形で記載したように電子タイプライタからの説
明から始める。方法の実施のための２つの相異なる回路
を示す第１図及び第２図のブロック図に基いて、次に方
法の２つの実施形態を説明する。

第１図はタイプライタで使用されるプログラム可能な制
御ユニット１の１部分をブロックで示す。マイクロプロ
セッサ２はデータバス３及びアドルス４を介してタイプ
ライタの制御のためのプログラムを有するＲＯＭ５、可
変データを収容するＲＡＭ　６　、入出カポ−ドア及び
その他の図示しないプログラム可能な制御ユニット１の
回路要素と接続しており、またコントロールバス８を介
して図示しないプログラム可能な制御ユニット１の要素
への接続部を有する。マイクロプロセッサ２のリセット
入力はリセット導線９にあり、リセット導線は入出力ポ
ート並びにプログラム可能な制御ユニット１の図示しな
い他の回路要素と接続している。

プログラム可能な制御ユニット１の前記の図示しない回
路要素は例えば別のマイクロプロセッサ、データ伝送イ
ンタフェイス他のメモリ、キーボード及び運転回路等に
対するインタフェイスであり得、これらは前記タイプラ
イタで使用されており、一般に公知である。本発明によ
る方法の理解のための他の回路要素は関係ないので、こ
れらについては詳述しない。

前述の入出カポ−ドアによって１つの回路が把握され、
その回路によってプログラム可能な制御ユニット１は外
部導線１０．１１に応答し又は信号を入力されることが
でき、リセット導線９のような制御導線は直接外部回路
部分と接続している。信号による外部導線の応答又は入
力はマイクロプロセッサ２がアドレスバス４を介して各
々所定のアドレスを入出力ポートに設定することによっ
て行われる。このことは特定のデータバス３と特定の他
の導線１０．１１とを接続させ、データバスはマイクロ
プロセッサ２によつて応答され又は信号を入力される。

入出カポ−ドアは既に述べたように導線１０．１１と接
続している。導線１１は本発明による方法にとっては重
要ではないので、これ以上言及しない。導線１０は入出
カポ−ドアを外部回路の点１３と接続する。点１３はカ
バスイッチ１４を介して給電電圧＋Ｕｓ　にされ、抵抗
１５を介して接地され及び電子回路１６の入力と接続し
ている。点１３のポテンシャルは力・（スイッチ１４に
よる。カバスイッチ１４はがバが閉じた際に同様に閉接
し、その結果点１３に＋Ｕｓ　が存在し、かつカバが開
くと閉接し、点１３にアースポテンシャルが存在する。

電子回路１６の出力は導線１２及び入出カポ−ドアを介
してリセット導線９に導かれている。

電子回路１６は入力の立下シが電子回路に含まれる時限
素子１７をトリガーするように作用する。調整された遅
延時間の経過後電子回路１６がその出力を介して持続−
、リセット信号を導線１２上、従って導線９上へも付与
する。

入力の立上りによって電子回路１６は持続−、リセット
信号が出力に現われるや否やその出力の持続−、リセッ
ト信号を消失させる。それニヨッてマイクロプロセッサ
２に、時限素子が調整された遅延時間の経過後は常に立
上りが遅延時間の経過前に電子回路の入力に現われるか
経過後に電子回路の入力に現われるかに拘らずリセット
信号を供給する。

以上第１図による回路の作動原理を説明したので、次に
第１図による回路に基いて方法の実施のための回路を説
明する。その際プログラム可能な制御ユニット１がＲＡ
Ｍ　６の部分でありうる入力バッファに記憶された文字
シーケンスを説明することが前提となる。文字シーケン
スの下に印字文字と命令から成るシーケンスが把握され
、シーケンスはキーボードによって又はデータ伝送イン
タフェースを介して入力されかつ入力バッファに記憶さ
れる。更に制御プログラムにはＲＯＭに含まれる応答ル
ーチンがあり、応答ルーチンによってマイクロプロセッ
サ２が入出カポ−ドアを介して外部回路の点のポテンシ
ャルに応答する。即ち制御プログラムは特定の間隔をお
いて応答ルーチンによって中断される。

この応答ルーチンによってカバスイッチ１４が開いてい
るか閉じているかが確認される。

前述の文字シーケンスの実施のだめの制御プロセスの間
にタイプライタのカバが開くとがバスイッチ１４も開く
。それによってまず２つの併行するプロセスがスタート
する。

即ちスイッチ１４の閉接によって点１８に立下りが生ず
る。この立下りは電子回路１６の時限素子１７をトリガ
ーする。時限素子１７が調整される遅延時間の経過後電
子回路１６はその出力に持続−、リセット信号を付与す
る。

またマイクロプロセッサ２は前記応答ルーチンによって
、点１３に低いポテンシャルがあることを確認する。実
施中の文字の処理の後マイクロプロセッサ２はＲＯＭ　
５にあるサブルーチンに分岐する。このサブルーチンに
よってマイクロプロセッサ２は文字シーケンスの実施に
必要な全てのデータ、アドレス及びフラグをそのために
特別に準備された範囲に記憶し、それから待期ループに
分岐する。

時限素子１７が調整される遅延時間の選択にヨッテマイ
クロプロセッサ２が既に待期ループにある時点にマイク
ロプロセッサ２のリセット入力に電子回路１６から発せ
られるリセット信号が生じる。それによってマイクロプ
ロセッサ２はリセット信号が存在する時間の間、その状
態を保つリセット状態に達する。この状態においてマイ
クロプロセッサ２は火花放電による静電気の放電に起因
する妨害電磁波に対して影響されない。

タイプライタのカバスイッチが閉じると、スイッチ１４
も閉じる。点１３従って電子回路１６の入力の信号はそ
れから立上りを示し、その結果リセット信号が生ずるや
否や電子回路１６はその出力のリセット信号を消去する
。リセット信号の消去によってマイクロプロセッサ２は
再び作動する。即ちマイクロプロセッサは、ＲＯＭ　５
にあるプログラムを作動させることを可能にする出発状
態に変えかつＲＯＭ　５に含まれるサブルーチンによっ
てマイクロプロセッサが中断されるような制御プロセス
を再構成し、この間マイクロプロセッサは全てのデータ
、アドレス及びフラグをＲＡＭ５の記憶された範囲から
読出しかつレジスタ及びバッファに書込み、そこではデ
ータ等は制御プロセスの中断前の状態にある。このこと
が行われた後にマイクロプロセッサ２は再び制御プロセ
スの再構成のためのサブルーチンから制御プロセス自体
に分岐し、かつ入カパツファに含まれる文字シーケンス
の処理を伴って運転される。

前述の運転プロセスに対して、遅延時間の経過前に電子
回路１６の入力に立上りが表われる場合も、遅延時間の
経過後に発生する短いリセット信号はマイクロプロセッ
サ２が時期ループを放置することを保証する。

本発明による方法の他の構成は第２図によるブロック図
に示すような回路によって実現可能である。この図に示
すプログラム可能な制御ユニットは第１図のプログラム
可能な制御ユニットの構成相応するので説明を省略する
。次に第１図とは異なる回路部分を説明する。

プログラム可能な制御ユニツ）１の入出カポ−ドアは導
線１０を介して外部回路の点１９と接続しており、外部
回路はカバスイッチ１４を介して＋ＵＳであって、電子
回路２０の第１入力と接続しておりかつ抵抗１５を介し
て接地している。点１９のポテンシャル経過はカバスイ
ッチ１４の回路に依存し、かつ第１図の点１３のポテン
シャル経過と同一であり、その結果それ以上の説明を省
略する。電子回路２０の第２入力並びにその出力は導、
１１８又は１２を介して同様にプログラム可能な制御ユ
ニット１の入出カポ−ドアに位置する。

電子回路２０はその第１入力の立下りで電子回路２０に
含まれる持続−、リセット信号の発生のだめの回路２１
が調製される。電子回路２０の第２入力の最初の立上り
によって調製されだ回路２１がセットされ、その結果電
子回路２０の出力に持続−、リセット信号が現われる。

電子回路２０の第１入力の立下りは電子回路２０が所定
の遅延時間の後調製回路２１を不作動とし、その結果リ
セット信号は発生され得す、又はセットされた回路２１
はリセットされ、それによって電子回路２０の出力にお
ける持続−、リセット信号はなくなる。

第２図による回路によって実現されるような方法の次の
記載は同様に入カノメツファに記憶されている文字シー
ケンスがマイクロプロセッサ２によって実施されること
から出発する。更にこのために必要な制御プログラムに
応答ルーチンが所属し、応答ルーチンはカバースイッチ
の切換状態を点１９でのポテンシャルの判別ニよって周
期的に判別する。従って前提は第１図による例の場合と
同様である。

前述の文字ケーンスの実施のだめの制御プロセスの間、
タイプライタのカバが開くとがバスイッチ１４が開き、
それによってまず２つの併行する過程がスタートする。

−　カバスイッチ１４の間接によって点１９に立下シが
生ずる。この立下りは電子回路２０に含まれる回路２１
を調製する。

−マイクロプロセッサ２は前記応答ルーチンによって点
１９に低いポテンシャルがあることを確認する。実施中
の文字の処理の後マイクロプロセッサ２はＲＯＭ　５に
含まれるサブルーチンに分岐する。このサブルーチンに
よってマイクロプロセッサ２は文字シーケンスのそれ以
上の実施のために必要な全てのデータ、アドレス及びフ
ラグを特にこのためにＲＡＭ６に記憶された範囲に記憶
させ、それから改めて入出カポ−ドア及び導線１０を介
して点１９のポテンシャルを判別する。この点１９のポ
テンシャルの新たな判別はカバ、従ってカバスイッチ１
４が面間いているかどうかを確認するだめに役立つ。

点１９にアースポテンシャルがある（カバーが開く）と
、マイクロプロセッサ２は入出力ポ−ト及び導線１８を
介して電子回路２ｏの第２入力を高いポテンシャルにす
る。それと関連した立上りが回路２１をセットし、その
結果電子回路２０の出力に持続−、リセット信号が現わ
れ、この信号は導線１２、入出カポ−ドア及び導線９を
介してマイクロプロセッサ２のリセット入力に達する。

マイクロプロセッサ２はそのリセット状態を占め、かつ
静電気の放電の際にこれに感じない状態になるように電
磁妨害放射に対抗する。

リセット信号がスタートした後がバ従ってカバスイッチ
１４が閉じると、これと関連して電子回路２０の立上シ
によってセットされた回路２１の消失が行われる。それ
によって電子回路２０の出力で持続−、リセット信号が
なくなる。この点から：第１図による例においてリセッ
ト信号の低下と関連して記載されたと同様にマイクロプ
ロセッサ２が作動するが、それ以後の説明は省略する。

リセット信号が発せられる前にカバスイッチ１４が閉じ
ると、点１９又は電子回路２０の第１入力の信号の立上
りは回路２１の調製を消去する。その上マイクロプロセ
ッサ２は点１９の上記最後の判別では高いポテンシャル
を認める。

マイクロプロセッサ２はリセットを迂回して制御フロセ
スの再構成のだめのサブルーチンに分岐する。他の経過
は制御プロセスの再構成のだめのサブルーチンと関連し
て第１図による例で記載した経過と同一であり、従って
ここでも省略する。電子回路２０による回路２１の調製
の消去が電子回路２０の第１入力の立上シによって直ち
に行われるのではなく、むしろ電子回路２０の第２入力
でのマイクロプロセッサ２によって同時に発せられる立
上りによって不特定の状態が生ずることを回避するため
に所定の時間遅延されることのみが指摘される。結果が
「同時性」であるとその後リセットが始動される。

第１図及び第２図と関連して記載された前記方法は勿論
タイプライタへの使用に限られず、これは冒頭に述べた
装置を有する全てのタイプライタ又は類似の事務機に使
用されることができる。

入力バッファに記憶された文字シーケンスの処理と関連
した方法の記載は同様に狭く解釈されるべきではない。

方法は勿論キーボードの応答、外部機器へのデータの伝
送等のようなすべての制御プロセスに使用される。

前述の例において本発明による方法、これはマイクロプ
ロセッサのプロセスであるが、就中詳細ではなく、むし
ろ比較的高い論理平面上で取扱われる。このことは本発
明による方法が全ての普通のマイクロプロセッサと関連
して実現されうろことによって制約される。特定のマイ
クロプロセッサと関連した方法の使用はマイクロプロセ
ッサ制御のための当業者には直ちに可能であり、説明を
省略する。

最後に市販のマイクロプロセッサ従ってプログラム可能
な制御ユニットが前記一連の静電気の放電に感じないこ
とを示す、リセット状態はこの作用を伴う単一の状態で
はない。特に給電からのマイクロプロセッサの分離は匹
敵する作用を有し、その結果明細書のこの点からも実施
例が記載されているに過ぎない。相応したことが、特に
入力における立上シ又は立下りの反作用を考慮して電子
回路１６（第１図）及び２゜（第２図）の構成にも勿論
通じる。

【図面の簡単な説明】

第１図は第１ブロック図、そして第２図は第２ブロック
図を示す。

Claims (5)

【特許請求の範囲】
1. （１）一連の静電的放電から運転中のタイプライタ等の
   事務器を保護するための方法にして、タイプライタ等の
   事務機はプログラム可能 な制御ユニットと、ハウジングと、少なくとも１つのハ
   ウジングカバと少なくとも１つのカバースイッチとを有
   し、 制御ユニットは運転回路を介して、機械的 装置に作用する電気的駆動装置を制御し、ハウジングに
   は少なくともプログラム可能な制御ユニット、運転回路
   及び電気的駆動装置があり、 ハウジングカバを介してプログラム可能な 制御ユニット、及び又は運転回路及び又は電気的駆動装
   置に完全に又は部分的に手が届くようになつており、カ
   バースイッチはカバの開放の際に第１状態変化をそして
   カバの閉鎖の際に第２状態変化を生じさせる方法におい
   て、 プログラム可能な制御ユニットは制御プロ セスの実施の間カバスイッチの第１状態変化の際（例え
   ば閉鎖から開放へ）実施中の制御ステップ（例えば実施
   中の文字の印字）を終り、 プログラム可能な制御ユニットはそれから それ以後の制御プロセスを中断し、かつ実施中の制御プ
   ロセスの処理のために必要な全てのデータ、アドレス及
   びフラグを印字−、 読取りメモリの、このために設けられた範囲に記憶し、 カバスイッチの第１の状態変化が電子回路 を予備調製し、 電子回路はデータ、アドレス及びのフラグ の記憶に従つてセットされ、 電子回路はセットされた後プログラム可能 な制御ユニットに、制御ユニットが一連の静電気の放電
   に抗して安定した状態に達し、 電子回路は電子回路がカバスイッチの第２ 状態変化（例えば開放から閉鎖へ）に戻されるまでの間
   プログラム可能な制御ユニットをこの安定した状態に保
   持し、 プログラム可能な制御ユニットはそれから 印字−、読取りメモリに記憶されたデータ、アドレス及
   びフラグによつてデータ、アドレス及びフラグの記憶の
   直前に支配していた制御プロセスの状態を復元し、そし
   て プログラム可能な制御ユニットはそれから 制御プロセスの実施を続行する方法。
2. （２）電子回路のセットは電子回路に含まれている、プ
   ログラム可能な制御ユニットに依存し、カバスイッチの
   第１状態変化によつてトリガされる時限素子によつて行
   われる、特許請求の範囲第１項記載の方法。
3. （３）電子回路のセットはプログラム可能な制御ユニッ
   トによつて行われる、特許請求の範囲第１項記載の方法
   。
4. （４）一連の静電的放電から運転中のタイプライタ等の
   事務器を保護するためであつて、 タイプライタ等の事務機はプログラム可能 な制御ユニットと、ハウジングと、少なくとも１つのハ
   ウジングカバと少なくとも１つのカバースイッチとを有
   し、 制御ユニットは運転回路を介して、機械的 装置に作用する電気的駆動装置を制御し、ハウジングに
   は少なくともプログラム可能な制御ユニット、運転回路
   及び電気的駆動装置があり、 ハウジングカバを介してプログラム可能な 制御ユニット、及び又は運転回路及び又は電気的駆動装
   置に完全に又は部分的に手が届くようになつており、カ
   バースイッチはカバの開放の際に第１状態変化をそして
   カバの閉鎖の際に第２状態変化を生じさせる方法を実施
   するための回路にして、 プログラム可能な制御ユニットは少なくと も１つのマイクロプロセッサを有し、マイクロプロセッ
   サはデータバス及びアドレスバスを介してＲＡＭ及びＲ
   ＯＭと接続しているものにおいて、 カバスイッチは一方では給電装置の極と、 及び他方では電子回路の入力及びマイクロプロセッサの
   入力と接続しており、 電子回路はマイクロプロセッサのリセット 入力と接続しており、 電子回路の時限素子は電子回路の入力での 信号の第１フランク（例えば立下り）によつてトリガさ
   れ、 電子回路は時限素子に調整されている遅延 時間の経過後にその出力を介してマイクロプロセッサの
   リセット入力に持続−、リセッ ト信号を供給し、 電子回路は信号がその出力に存在するや否 やその入力における信号の第２フランク（例えば立上り
   ）によつて持続−、リセット信 号を消去し、電子回路の時限素子のトリガーから電子回
   路の出力の持続−、リセット信 号の発信までの遅延時間は、マイクロプロセッサがカバ
   スイッチと結合したその入力における第１電圧レベルに
   よつてスタートされて、実施中の制御プロセスの特定部
   分での中断を行わせることができるように設定されてい
   ることを特徴とする回路。
5. （５）カバースイッチは一方では給電装置の極と、そし
   て他方では電子回路の第１入力と、並びにマイクロプロ
   セッサの入力と接続しており、マイクロプロセッサの出
   力は電子回路の第２入力への接続部を有し、 電子回路の出力はマイクロプロセッサのリ セット入力と接続しており、 電子回路はその第１入力における信号の第 １フランク（例えば立下り）によつて調製され、 調製された電子回路は信号の第１フランク （例えば立上り）によつて第２入力にセットされ、セッ
   トされた電子回路はその出力を介してマイクロセッサの
   リセット入力に持続−、リセット信号を供給し、 調製され又はセットされた電子回路は信号 の第２フランク（例えば立上り）によつてその第１入力
   における出力状態に戻され、かつ必要な場合出力におけ
   る持続−リセット信 号が消去され、マイクロプロセッサは、第１電圧レベル
   （例えば立下り）を備えた信号によつてカバスイッチと
   接続した入力で始動される制御プロセスの特定部分での
   中断が行われ、そしてカバスイッチと接続した入力には
   第１電圧レベル（例えば立下り）が存在することを特徴
   とする回路。