JPS6218710A - エピタキシヤルウエハの製造方法 - Google Patents

エピタキシヤルウエハの製造方法

Info

Publication number
JPS6218710A
JPS6218710A JP15861985A JP15861985A JPS6218710A JP S6218710 A JPS6218710 A JP S6218710A JP 15861985 A JP15861985 A JP 15861985A JP 15861985 A JP15861985 A JP 15861985A JP S6218710 A JPS6218710 A JP S6218710A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial layer
crystal
epitaxial
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15861985A
Other languages
English (en)
Inventor
Katsu Kanamori
金森 克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15861985A priority Critical patent/JPS6218710A/ja
Publication of JPS6218710A publication Critical patent/JPS6218710A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエピタキシャルウェハの製造方法に関し、特に
エピタキシャル層における欠陥を抑制乃至防止したエピ
タキシャルウェハの製造方法に関する。
〔従来の技術〕
一般にエピタキシャルウェハは、例えばチョクラルスキ
法によって単結晶を形成した後、この単結晶を切断して
ウェハ基板を形成し、このウエノ\基板の表面にエピタ
キシャル成長によってエピタキシャル層を形成している
。この場合、エピタキシャル成長前には、ウェハ基板に
特別な前処理は施してはいない。
そして、近年ではエピタキシャルウェハに形成する素子
のラフチアツブやソフトエラー等の防止を図るために、
ウェハには高濃度の電気的活性不純物を導入してその比
抵抗が0.02Ω・Cm以下になるようにし、かつその
上でこのウェハ基板上にエピタキシャル層を薄く形成し
た構成のエピタキシャルウェハが提供されている。
〔発明が解決しようとする問題点〕
上述した従来のエピタキシャルウェハは、エピタキシャ
ル層の厚さが10μm以上の場合には特に問題が生じて
はいないが、これよりも厚さが小さくなると、素子がウ
ェハ基板とエピタキシャル層との界面に近接された位置
に形成されることになり、素子特性上の問題が生じてい
る。
即ち、上述したように比抵抗を小さくしたウェハ基板で
は、基板内に高濃度の酸素を含有しており、例えばチョ
クラルスキ法によるシリコン単結晶は、I X 10 
”atom/cm’程度の酸素を含んでいる。このため
、この上に成長されたエピタキシャル層は、成長直後に
おいては酸素を含んではいないが、その後の素子製造プ
ロセスの熱処理中に基板側から酸素が混入されることに
なる。混入量は高温プロセスの通過程において増加し、
その後の低温プロセスでは過飽和となり、エピタキシャ
ル層内に析出する。また、基板中の酸素を故意に析出せ
しめるために、低温で核形成を目的とするアニールを加
える場合もあり、この場合でも混入酸素は析出する傾向
にある。
したがって、析出した酸素が原因してウェハ基板とエピ
タキシャル層との界面近傍に結晶の欠陥を発生させ、こ
れにより界面近傍に形成されている素子の特性に影響を
与え、素子の信頼性を低下させている。この問題はウェ
ハ基板をP型取いはN型のいずれの高濃度基板に構成し
た場合にも生じている。
〔問題点を解決するための手段〕
本発明のエピタキシャルウェハの製造方法は、ウェハ基
板表面付近の固溶酸素を外方拡散させてエピタキシャル
層における欠陥の発生を防止するために、チョクラルス
キ法により形成した所要の比抵抗のシリコン単結晶から
なるウェハ基板を、1000〜1200℃において1時
間以上の熱処理を行った後、エピタキシャル成長により
エピタキシャル層を形成する工程を有している。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図乃至第3図は本発明方法の工程を示す模式的な図
である。
先ず、第1図のように、るつぼ1内のシリコン融液2に
、電気的活性不純物としてボロンを添加し、チョクラル
スキ装置3によってシリコン単結晶4を引き上げ形成す
る。このとき、ボロンの添加量をコントロールして、シ
リコン単結晶4の比抵抗が0.02Ω・cm以下、本例
では0.01〜0.02Ω・Cmの範囲になるようにす
る。
次いで、形成されたシリコン単結晶4は、第2図のよう
に、ダイヤモンドカッタ5によってスライス切断し、ウ
ェハ基板6を形成する。
しかる上で、第3図のように、ウェハ基板6を熱処理装
置7内にセットし、ここでウェハ基板6を1000〜1
200℃の温度条件下で1時間以上の熱処理を行う。こ
のとき、初期の段階では空気雰囲気で熱処理を行ってウ
ェハ基板6の表面に薄くシリコン酸化膜を形成し、この
膜でウェハ基板6の表面保護を図った後に窒素やアルゴ
ン等の不活性ガス雰囲気に切り換えて最後まで熱処理を
継続する。
ここでは、1100℃で16時間の熱処理を行っている
。
このように前処理としての熱処理を行った後、ウェハ基
板6に対して、ジクロロシラン法等の常法によりエピタ
キシャル成長を行い、ウェハ基板6の表面にエピタキシ
ャル層を形成し、エピタキシャルウェハを完成する。
このエピタキシャルウェハの製造方法によれば、完成さ
れたエピタキシャルウェハは、エピタキシャル成長前の
熱処理によって、ウェハ基板6表面付近の固溶酸素を外
方に拡散して酸素濃度を十分に低下させることができる
。このため、その後のエピタキシャル成長時や、更にそ
の後の工程における熱処理においても酸素が基板とエピ
タキシャル層の界面近傍に析出されることはなく、した
がってこの析出酸素が原因とされる結晶欠陥が生じるこ
ともない。
これにより、ラッチアンプやソフトエラー防止対策のた
めに、高濃度ウェハ基板上に薄いエピタキシャル層を形
成した構成のエピタキシャルウェハに素子を形成した場
合でも、素子特性を良好に保ってその信頼性を高いもの
に保持できる。
なお、本発明者が本発明方法で構成したDRAM(ダイ
ナミック型RAM)と、従来方法で構成したDRAMの
ホールド時間(電荷保持時間)を比較したところ、本発
明のものでは従来に比較して4.5倍以上の向上を示し
、かつホールド不良率も20%以上の減少を示したこと
が判明し、本発明のエピタキシャルウェハが欠陥低減に
極めて有効であることが確認された。
〔発明の効果〕
以上説明したように本発明によれば、所定の不純物濃度
で形成したウニ八基板を、1000〜1200℃におい
て1時間以上の熱処理を行った後にエピタキシャル成長
してエピタキシャルウェハを形成しているので、熱処理
によってウェハ基板中の固溶酸素を外方拡散させ、エピ
タキシャル層中への析出を抑制乃至防止できるので、基
板とエピタキシャル層との界面における結晶欠陥の発生
を防止し、エピタキシャル層を薄く構成した半導体装置
においても、素子の信頼性を向上することができるとい
う効果がある。
【図面の簡単な説明】
第1図乃至第3図は本発明方法を工程順に説明するため
の模式的な図である。 1・・・るつぼ、2・・・融液、3・・・チョクラルス
キ装置、4・・・シリコン単結晶、5・・・ダイヤモン
ドカッタ、6・・・ウェハ基板、7・・・熱処理装置。 ゝ(−5′

Claims (1)

  1. 【特許請求の範囲】 1、電気的活性不純物を比抵抗が0.02Ω・cm以下
    となる量まで添加しながらチョクラルスキ法によりシリ
    コン単結晶を形成する工程と、このシリコン単結晶から
    なるウェハ基板を、1000〜1200℃において1時
    間以上の熱処理を行う工程と、この熱処理後のウェハ基
    板にエピタキシャル成長によりエピタキシャル層を形成
    する工程を含むことを特徴とするエピタキシャルウェハ
    の製造方法。 2、熱処理工程は、初期の段階では空気雰囲気で、その
    後の段階では窒素或いは不活性ガス雰囲気で行う特許請
    求の範囲第1項記載のエピタキシャルウェハの製造方法
    。
JP15861985A 1985-07-17 1985-07-17 エピタキシヤルウエハの製造方法 Pending JPS6218710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15861985A JPS6218710A (ja) 1985-07-17 1985-07-17 エピタキシヤルウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15861985A JPS6218710A (ja) 1985-07-17 1985-07-17 エピタキシヤルウエハの製造方法

Publications (1)

Publication Number Publication Date
JPS6218710A true JPS6218710A (ja) 1987-01-27

Family

ID=15675667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15861985A Pending JPS6218710A (ja) 1985-07-17 1985-07-17 エピタキシヤルウエハの製造方法

Country Status (1)

Country Link
JP (1) JPS6218710A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330760A (ja) * 1991-02-13 1992-11-18 Komatsu Electron Metals Co Ltd エピタキシャル成長層の膜厚測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330760A (ja) * 1991-02-13 1992-11-18 Komatsu Electron Metals Co Ltd エピタキシャル成長層の膜厚測定方法

Similar Documents

Publication Publication Date Title
CN103328696B (zh) 单晶硅晶片的制造方法及退火晶片
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP5428216B2 (ja) シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JPH1050715A (ja) シリコンウェーハとその製造方法
CN115135817A (zh) 半导体硅晶片的制造方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JPWO2005010243A1 (ja) シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
WO2002049091A1 (en) Anneal wafer manufacturing method and anneal wafer
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP7264100B2 (ja) シリコン単結晶基板中のドナー濃度の制御方法
WO2011021349A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP3412531B2 (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JPS6326541B2 (ja)
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPS63142822A (ja) 半導体装置の製造方法
JPH05121319A (ja) 半導体装置の製造法
JPS6312376B2 (ja)
JPH02229796A (ja) p型低転位密度InP単結晶基板材料
US3217378A (en) Method of producing an electronic semiconductor device
JPS62128563A (ja) 半導体素子とその製造方法