JPS62188430A - アナログ−デイジタル変換装置 - Google Patents
アナログ−デイジタル変換装置Info
- Publication number
- JPS62188430A JPS62188430A JP61029984A JP2998486A JPS62188430A JP S62188430 A JPS62188430 A JP S62188430A JP 61029984 A JP61029984 A JP 61029984A JP 2998486 A JP2998486 A JP 2998486A JP S62188430 A JPS62188430 A JP S62188430A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- circuit
- output
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、ディジタル記録の前処理のための７ナログー
デイジタル変換装置に関する。
デイジタル変換装置に関する。
Ｂ１０発明の概要
アナログ信号をディジタル信号に変換して記録する装置
で、アナログ信号の区間を検出して、この区間を一定倍
率または信号振幅に応じた低雑音増幅を行ない、Ａ／Ｄ
変換後に同じ区間の増幅度に応じたビットの引算を行な
い、Ａ／Ｄ変換前に混入する雑音の影響を小さくする。
で、アナログ信号の区間を検出して、この区間を一定倍
率または信号振幅に応じた低雑音増幅を行ない、Ａ／Ｄ
変換後に同じ区間の増幅度に応じたビットの引算を行な
い、Ａ／Ｄ変換前に混入する雑音の影響を小さくする。
Ｃ１従来の技術
ディジタル符号化した信号を元の変調信号（例えば音声
信号）に復元して、さらにディジタル信号に符号化して
記録する場合（例えばディジタルオーディオテープ（以
下本明細書においてはＤＡＴ と略記する。））に、信
号レベルが低い所では、信号が増幅器などの雑音により
マスクされて、本来のレベル分解能（ＤＡＴでは１６ビ
ツト）が保たれず、記録信号が劣化する欠点がある。
信号）に復元して、さらにディジタル信号に符号化して
記録する場合（例えばディジタルオーディオテープ（以
下本明細書においてはＤＡＴ と略記する。））に、信
号レベルが低い所では、信号が増幅器などの雑音により
マスクされて、本来のレベル分解能（ＤＡＴでは１６ビ
ツト）が保たれず、記録信号が劣化する欠点がある。
一般に、ディジタル符号（Ａ／Ｄ変換）時に信号に雑音
が重畳されていると、折角のレベル分解能が有効に活か
されない。ディジタル化された信号をアナログ信号に復
号すると、その信号そのものには雑音が少なく、高ＳＮ
比の信号が得られる場合が多い。しかし、再びディジタ
ル記録するまでの間に雑音が加わる場合がある。
が重畳されていると、折角のレベル分解能が有効に活か
されない。ディジタル化された信号をアナログ信号に復
号すると、その信号そのものには雑音が少なく、高ＳＮ
比の信号が得られる場合が多い。しかし、再びディジタ
ル記録するまでの間に雑音が加わる場合がある。
第５図（ａ）の実線は信号成分であり、これをＡ／Ｄ変
換すると、（ｃ）の実線の分布となる。
換すると、（ｃ）の実線の分布となる。
Ａ／Ｄ変換の前に第５図（ｂ）の雑音が加わると（ａ）
の破線の分布となり、実線との間に誤差が生じる。しか
し、聴感上は高レベルの信号での誤差は耳につかず、低
レベルの信号での誤差は耳につく。
の破線の分布となり、実線との間に誤差が生じる。しか
し、聴感上は高レベルの信号での誤差は耳につかず、低
レベルの信号での誤差は耳につく。
Ｄ０発明が解決しようとする問題点
Ａ／Ｄ変換の前に信号を低雑音増幅器で増幅して、大振
幅にしてからＡ／Ｄ変換し、ディジタル信号の低位のビ
ットを除いてもよい。例えば第４図（ａ）の実線がＡ／
Ｄ変換の入力とすると、Ｔで示した範囲の信号レベルは
低く、そこでの誤差は耳につきやすいので、（ａ）の破
線のように、信号を増幅する（第４図（ａ）では×２
とした）。このようにすると、区間Ｔの振幅も大きくな
り、雑音の影響は小さくなるが、全体の振幅が大きくな
り、例えば斜線を施された領域は増幅器の非線形領域に
か−って、クリップされたり、飽和による歪が発生した
りする。
幅にしてからＡ／Ｄ変換し、ディジタル信号の低位のビ
ットを除いてもよい。例えば第４図（ａ）の実線がＡ／
Ｄ変換の入力とすると、Ｔで示した範囲の信号レベルは
低く、そこでの誤差は耳につきやすいので、（ａ）の破
線のように、信号を増幅する（第４図（ａ）では×２
とした）。このようにすると、区間Ｔの振幅も大きくな
り、雑音の影響は小さくなるが、全体の振幅が大きくな
り、例えば斜線を施された領域は増幅器の非線形領域に
か−って、クリップされたり、飽和による歪が発生した
りする。
本発明の目的は、アナログ信号の低レベル（小振幅）で
生じる雑音の影響を低減し、総合して高ＳＮ比のデジタ
ル記録−再生を可能とするアナログ−ディジタル変換装
置を提供することである。
生じる雑音の影響を低減し、総合して高ＳＮ比のデジタ
ル記録−再生を可能とするアナログ−ディジタル変換装
置を提供することである。
Ｅ０問題点を解決するための手段
上記目的を達成するために、本発明によるアナログ−デ
ィジタル変換装置は、入力されるアナログ信号が所定の
振幅を越えない区間を検出する検出手段と、該検出手段
の検出信号に応じて、入力されたアナログ信号の所定区
間の利得を増加する利得制御手段と、Ａ／Ｄ変換手段と
、該Ａ／Ｄ変換手段で変換されたディジタル信号の検出
区間より、利得の増加に応じてビットを引算する手段と
を含むことを要旨とする。
ィジタル変換装置は、入力されるアナログ信号が所定の
振幅を越えない区間を検出する検出手段と、該検出手段
の検出信号に応じて、入力されたアナログ信号の所定区
間の利得を増加する利得制御手段と、Ａ／Ｄ変換手段と
、該Ａ／Ｄ変換手段で変換されたディジタル信号の検出
区間より、利得の増加に応じてビットを引算する手段と
を含むことを要旨とする。
Ｆ１作用
信号レベルが低い区間をＡ／Ｄ変換前に低雑音増幅器で
増幅し、Ａ／Ｄ変換後、増幅した区間のみその利得に対
応するビットを引算する。
増幅し、Ａ／Ｄ変換後、増幅した区間のみその利得に対
応するビットを引算する。
Ｇ、実施例
以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第１図は音声信号の小レベル区間を一定倍率だけ増幅す
る方式の本発明によるアナログ−ディジタル変換装置の
構成を示すブロック図である。入力信号は第２図（ａ）
の信号分布（実線）とし、区間Ｔｏのレベルが一定値Δ
、よりも小さいものとする。この区間Ｔｏの振幅をｎ倍
（Ｎビット相当）する。このため、整流回路１ で極性
を揃えて正方向のみとし、基準電圧Δ１３ と比較器２
で較べて Δ１以下の範囲を取り出すと第２図（ｂ）と
なる。この出力を増幅して、増幅および振幅制限器４で
振幅制限する。一方、微分回路５で入力信号を微分して
第２図（ｃ）の波形を得て、整流回路６で整流し、基準
電圧Δ２８以下の範囲を取り出して第２図（ｄ）に示す
信号となり、それを増幅および振幅制限器９で成形して
、ＡＮＤ回路１ｏと第２図（ｅ）の所要のΔ１以下のレ
ベルで、かつ入力信号の勾配が急な所を除くことができ
る。このＡＮＤ回路１０の出力の区間は利得制御回路１
１で第２図（ａ）の破線の信号を得る。この利得制御回
路１１の出力にＡ／Ｄ変換以前に雑音２０が重畳し、Ａ
／Ｄ変換器１２でのＡ／Ｄ変換でディジタル信号とする
。しかしこのままでは、Ｔｏの区間の振幅は、第２図（
ａ）の破線のように、振幅がｎ倍になっているので、対
応するＮビットをＮビット発振器１５で発生させ、ビッ
トゲイト１４で区間Ｔｏの分をビット引算回路でＡ／Ｄ
変換器１２の出力から引算する（アナログ信号では１
／ ｎの割算）。
る方式の本発明によるアナログ−ディジタル変換装置の
構成を示すブロック図である。入力信号は第２図（ａ）
の信号分布（実線）とし、区間Ｔｏのレベルが一定値Δ
、よりも小さいものとする。この区間Ｔｏの振幅をｎ倍
（Ｎビット相当）する。このため、整流回路１ で極性
を揃えて正方向のみとし、基準電圧Δ１３ と比較器２
で較べて Δ１以下の範囲を取り出すと第２図（ｂ）と
なる。この出力を増幅して、増幅および振幅制限器４で
振幅制限する。一方、微分回路５で入力信号を微分して
第２図（ｃ）の波形を得て、整流回路６で整流し、基準
電圧Δ２８以下の範囲を取り出して第２図（ｄ）に示す
信号となり、それを増幅および振幅制限器９で成形して
、ＡＮＤ回路１ｏと第２図（ｅ）の所要のΔ１以下のレ
ベルで、かつ入力信号の勾配が急な所を除くことができ
る。このＡＮＤ回路１０の出力の区間は利得制御回路１
１で第２図（ａ）の破線の信号を得る。この利得制御回
路１１の出力にＡ／Ｄ変換以前に雑音２０が重畳し、Ａ
／Ｄ変換器１２でのＡ／Ｄ変換でディジタル信号とする
。しかしこのままでは、Ｔｏの区間の振幅は、第２図（
ａ）の破線のように、振幅がｎ倍になっているので、対
応するＮビットをＮビット発振器１５で発生させ、ビッ
トゲイト１４で区間Ｔｏの分をビット引算回路でＡ／Ｄ
変換器１２の出力から引算する（アナログ信号では１
／ ｎの割算）。
この際、ｎ ＝ ２Ｎであると、Ａ／Ｄ変換器１２
の出力の末尾のＮビットを削って、残りを末尾の方へず
らすだけでよい。かくして第２図（ａ）の実線に対応す
るディジタル信号を出力１６に得、しかも小レベルのＴ
。区間の ＳＮ比（雑音２０の妨害に対し）は十分に高
くなる。
の出力の末尾のＮビットを削って、残りを末尾の方へず
らすだけでよい。かくして第２図（ａ）の実線に対応す
るディジタル信号を出力１６に得、しかも小レベルのＴ
。区間の ＳＮ比（雑音２０の妨害に対し）は十分に高
くなる。
例えば６ビツトの伝送系で ｎ＝４．Ｎ＝２ では、以
下のように２ビツト分ずらせばよい。
下のように２ビツト分ずらせばよい。
したがって、Ｎビット発生器１５、ビット引算回路１３
、ビットゲイト１４では単にＴｏの区間に上記のビット
のシフトを行なうだけでよい。このようにして、１８間
の雑音の影響は１ ／ ｎとなる。
、ビットゲイト１４では単にＴｏの区間に上記のビット
のシフトを行なうだけでよい。このようにして、１８間
の雑音の影響は１ ／ ｎとなる。
さらに、伝送のダイナミックレンジを有効に利用するた
めには、第４図（ｂ）に示すように、実線の信号に対し
て、同図（ｃ）に示すような利得制御により、（ｂ）の
実線に示す低レベルの区間を増幅して、はぼ一定振幅に
なるようにする。すなはち、前の実施例では、利得は１
８間で一定であったのに反し、Ｔ１ではＡ Ｉ ＋ Ｔ
２ではＡ２と変化させる。この操作により、第４図（
ｂ）では、Ｔ１の方がＴ２よりも雑音の影響をより小さ
くすることができる。この方式をＡＧＣ方式と呼び、そ
の構成を第３図に示す。
めには、第４図（ｂ）に示すように、実線の信号に対し
て、同図（ｃ）に示すような利得制御により、（ｂ）の
実線に示す低レベルの区間を増幅して、はぼ一定振幅に
なるようにする。すなはち、前の実施例では、利得は１
８間で一定であったのに反し、Ｔ１ではＡ Ｉ ＋ Ｔ
２ではＡ２と変化させる。この操作により、第４図（
ｂ）では、Ｔ１の方がＴ２よりも雑音の影響をより小さ
くすることができる。この方式をＡＧＣ方式と呼び、そ
の構成を第３図に示す。
第３図に示す装置は第１図のそれとほぼ同一の構成であ
るが、第１図の利得制御口１１がＡＧＣ（自動利得制御
）回路１７となり、ＡＮＤ回路１０の出力の第４図（ｃ
）のＴ １ ｔ Ｔ ２の間ＡＧＣ回路１７が動作する
。ＡＧＣ回路１７の他の出力１９はＡＧＣの利得制御出
力であり、（利得ビット変換）Ａ／Ｄ変換器１８でこの
信号をＡ／Ｄ 変換じてビット出力とし、ビット引算回
路１３で引算し、第４図（ｂ）のＴ １ ｔ Ｔ ２の
区間で振幅を大きくした分だけディジタル信号で振幅を
減少させて、第４図（ｂ）の実線の信号分布に戻す。
るが、第１図の利得制御口１１がＡＧＣ（自動利得制御
）回路１７となり、ＡＮＤ回路１０の出力の第４図（ｃ
）のＴ １ ｔ Ｔ ２の間ＡＧＣ回路１７が動作する
。ＡＧＣ回路１７の他の出力１９はＡＧＣの利得制御出
力であり、（利得ビット変換）Ａ／Ｄ変換器１８でこの
信号をＡ／Ｄ 変換じてビット出力とし、ビット引算回
路１３で引算し、第４図（ｂ）のＴ １ ｔ Ｔ ２の
区間で振幅を大きくした分だけディジタル信号で振幅を
減少させて、第４図（ｂ）の実線の信号分布に戻す。
Ｈ１発明の詳細
な説明した通り５本発明によれば、Ａ／Ｄ変換前の信号
の小レベル区間を低雑音増幅してからＡ／Ｄ変換するこ
とで、Ａ／Ｄ変換前に加わる雑音の影響を低減すること
ができる。しかも全信号を増幅するのではないので、信
号増幅に伴う増幅系での非線形特性に伴う歪を発生しな
い、また。
の小レベル区間を低雑音増幅してからＡ／Ｄ変換するこ
とで、Ａ／Ｄ変換前に加わる雑音の影響を低減すること
ができる。しかも全信号を増幅するのではないので、信
号増幅に伴う増幅系での非線形特性に伴う歪を発生しな
い、また。
全信号を増幅してＡ／Ｄ変換する際には、Ａ／Ｄ変換器
のレベル分解能を大きくしなければならないが、小信号
レベルのみを増幅しているので、所定のビットのＡ／Ｄ
変換器で十分である。
のレベル分解能を大きくしなければならないが、小信号
レベルのみを増幅しているので、所定のビットのＡ／Ｄ
変換器で十分である。
第１図は本発明の第１の実施の態様によるアナログ−デ
ィジタル変換装置の構成を示すブロック図、第２図は第
１図に示す装置の諸点における信号および制御波形を示
す図、第３図は本発明の第２の実施の態様によるアナロ
グ−ディジタル変換装置の構成を示すブロック図、第４
図は第３図に示す装置の諸点における信号および制御波
形を示す図、第５図は符号化と雑音重畳を説明するため
の波形図である。 １．６・・・・・・・・・整流回路、２，７・・・・・
・・・・レベル比較器、３，８・・・・・・・・・基準
電圧、４，９・・・・・・・・・増幅および振幅制限回
路、５・・・・・・・・・微分回路、１０・・・・・・
・・・ＡＮＤ回路、１１・・・・・・・・・利得制御回
路、１２・・・・・・・・・Ａ／Ｄ変換器、１３・・・
・・・・・・ビット引算回路。 １４・・・・・・・・・ビットゲイト、１５・・・・・
・・・・Ｎビット発生器、１６・・・・・・・・・出力
、１７・旧・・・・・ＡＧＣ（自動利得制御）回路、１
８・・・・・・・・・（利得ビット変換）Ａ／Ｄ変換器
、１９・・・・・・・・・利得信号波形、２０・・・・
・・・・・雑音。 特許出願人 クラリオン株式会社 １．６ 讐流ｒ３路 ２，７ ンへ″ノン１１：農史器 ３．８羞１電万 ＩＱ ： ＡＮＤ口跨 ＋３ ： Ｉｎ”ットＪ１１ＬＱＩｔ＋４ １
：”ットケ′ント １５ Ｎに゛ット介往１券 １６ 出第 ２０ｊｊｉ穿 第１図 （ｄ） イ宮号と茎１１イＪ／７ＸＪ 第２図 （Ｃ） づ苧仁３ＩｆＪ傑ｆ、でよ１す一シ（Ｔ号Ｌｆｌｌイ１
ｇ２）−′形Ｒうチイ仁 Σｔｌ 喘１ 」１づトυ芝
１杉Ｄゴ第５図
ィジタル変換装置の構成を示すブロック図、第２図は第
１図に示す装置の諸点における信号および制御波形を示
す図、第３図は本発明の第２の実施の態様によるアナロ
グ−ディジタル変換装置の構成を示すブロック図、第４
図は第３図に示す装置の諸点における信号および制御波
形を示す図、第５図は符号化と雑音重畳を説明するため
の波形図である。 １．６・・・・・・・・・整流回路、２，７・・・・・
・・・・レベル比較器、３，８・・・・・・・・・基準
電圧、４，９・・・・・・・・・増幅および振幅制限回
路、５・・・・・・・・・微分回路、１０・・・・・・
・・・ＡＮＤ回路、１１・・・・・・・・・利得制御回
路、１２・・・・・・・・・Ａ／Ｄ変換器、１３・・・
・・・・・・ビット引算回路。 １４・・・・・・・・・ビットゲイト、１５・・・・・
・・・・Ｎビット発生器、１６・・・・・・・・・出力
、１７・旧・・・・・ＡＧＣ（自動利得制御）回路、１
８・・・・・・・・・（利得ビット変換）Ａ／Ｄ変換器
、１９・・・・・・・・・利得信号波形、２０・・・・
・・・・・雑音。 特許出願人 クラリオン株式会社 １．６ 讐流ｒ３路 ２，７ ンへ″ノン１１：農史器 ３．８羞１電万 ＩＱ ： ＡＮＤ口跨 ＋３ ： Ｉｎ”ットＪ１１ＬＱＩｔ＋４ １
：”ットケ′ント １５ Ｎに゛ット介往１券 １６ 出第 ２０ｊｊｉ穿 第１図 （ｄ） イ宮号と茎１１イＪ／７ＸＪ 第２図 （Ｃ） づ苧仁３ＩｆＪ傑ｆ、でよ１す一シ（Ｔ号Ｌｆｌｌイ１
ｇ２）−′形Ｒうチイ仁 Σｔｌ 喘１ 」１づトυ芝
１杉Ｄゴ第５図
Claims (1)
- 【特許請求の範囲】 （ａ）入力されるアナログ信号が所定の振幅を越えない
区間を検出する検出手段、 （ｂ）該検出手段の検出信号に応じて、入力されたアナ
ログ信号の所定区間の利得を増加する利得制御手段、 （ｃ）Ａ／Ｄ変換手段、および （ｄ）該Ａ／Ｄ変換手段で変換されたディジタル信号の
検出区間より、利得の増加に応じてビットを引算する手
段 を含むことを特徴とするアナログ−ディジタル変換装置
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029984A JPH0666692B2 (ja) | 1986-02-13 | 1986-02-13 | アナログ−デイジタル変換装置 |
| US07/012,574 US4811018A (en) | 1986-02-13 | 1987-02-09 | Analog-to-digital conversion system having simultaneously auto-adjusted amplifier and attenuator |
| DE19873704585 DE3704585A1 (de) | 1986-02-13 | 1987-02-13 | Analog-digital-umwandlungssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029984A JPH0666692B2 (ja) | 1986-02-13 | 1986-02-13 | アナログ−デイジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188430A true JPS62188430A (ja) | 1987-08-18 |
| JPH0666692B2 JPH0666692B2 (ja) | 1994-08-24 |
Family
ID=12291223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61029984A Expired - Lifetime JPH0666692B2 (ja) | 1986-02-13 | 1986-02-13 | アナログ−デイジタル変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4811018A (ja) |
| JP (1) | JPH0666692B2 (ja) |
| DE (1) | DE3704585A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185124A (ja) * | 1989-01-12 | 1990-07-19 | Nec Corp | Ａ―ｄ変換回路 |
| JPH0370432U (ja) * | 1989-11-13 | 1991-07-15 | ||
| JPH06232749A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | Ａ／ｄ変換装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006851A (en) * | 1988-07-18 | 1991-04-09 | Matsushita Electric Industrial Co., Ltd. | Analog-to-digital converting system |
| US5206647A (en) * | 1991-06-27 | 1993-04-27 | Hughes Aircraft Company | Low cost AGC function for multiple approximation A/D converters |
| US6252529B1 (en) * | 1999-09-28 | 2001-06-26 | Rockwell Technologies, Llc | Adjustable gain precision full wave rectifier with reduced error |
| KR100517548B1 (ko) * | 2002-07-30 | 2005-09-28 | 삼성전자주식회사 | 씨모오스 영상 소자를 위한 아날로그-디지털 변환기 |
| DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373057A (en) * | 1976-12-13 | 1978-06-29 | Sony Corp | Ad converter |
| JPS5624825A (en) * | 1979-08-08 | 1981-03-10 | Sanyo Electric Co Ltd | Analog-digital converting circuit |
| JPS5671629U (ja) * | 1979-11-05 | 1981-06-12 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509558A (en) * | 1965-10-22 | 1970-04-28 | Nasa | Wide range data compression system |
| US3603972A (en) * | 1968-12-24 | 1971-09-07 | Texaco Inc | Amplifier system |
| US3919657A (en) * | 1973-11-12 | 1975-11-11 | Texaco Inc | Wide dynamic range amplifier system with slew rate control |
| US3879724A (en) * | 1973-11-19 | 1975-04-22 | Vidar Corp | Integrating analog to digital converter |
| US3972626A (en) * | 1975-06-17 | 1976-08-03 | General Electric Company | Autoranging digital luxmeter |
| US4739307A (en) * | 1984-01-31 | 1988-04-19 | Analogic Corporation | Multichannel predictive gain amplifier system |
-
1986
- 1986-02-13 JP JP61029984A patent/JPH0666692B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-09 US US07/012,574 patent/US4811018A/en not_active Expired - Fee Related
- 1987-02-13 DE DE19873704585 patent/DE3704585A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373057A (en) * | 1976-12-13 | 1978-06-29 | Sony Corp | Ad converter |
| JPS5624825A (en) * | 1979-08-08 | 1981-03-10 | Sanyo Electric Co Ltd | Analog-digital converting circuit |
| JPS5671629U (ja) * | 1979-11-05 | 1981-06-12 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185124A (ja) * | 1989-01-12 | 1990-07-19 | Nec Corp | Ａ―ｄ変換回路 |
| JPH0370432U (ja) * | 1989-11-13 | 1991-07-15 | ||
| JPH06232749A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | Ａ／ｄ変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3704585A1 (de) | 1987-08-20 |
| JPH0666692B2 (ja) | 1994-08-24 |
| US4811018A (en) | 1989-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5204677A (en) | Quantizing error reducer for audio signal | |
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| EP1017053A3 (en) | Data reproduction apparatus for optical disc system | |
| US6332205B1 (en) | Data recovery system having offset compensation | |
| JPS62188430A (ja) | アナログ−デイジタル変換装置 | |
| JPH0611114B2 (ja) | アナログ−ディジタル変換装置 | |
| JPH10143805A (ja) | 補正回路、等化器及びこれを用いた磁気記録再生装置 | |
| US5424738A (en) | Analog-digital encoding circuit with automatic compensation for the zero offset | |
| KR100466643B1 (ko) | 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치 | |
| JP2000243032A (ja) | オフセットコントロール回路及びオフセットコントロール方法 | |
| EP0671737B1 (en) | Method and apparatus of reproducing digital data | |
| USRE37864E1 (en) | Quantizing error reducer for audio signal | |
| JP2601440B2 (ja) | デジタルオーディオ録音再生装置 | |
| US6240434B1 (en) | Finite impulse response circuit and disk unit | |
| JPH04177603A (ja) | 磁気ディスク装置 | |
| RU2131167C1 (ru) | Способ и устройство преобразования аналоговых сигналов | |
| JPH09121160A (ja) | Ａ／ｄコンバータ | |
| JP2574745B2 (ja) | トラツキング制御装置 | |
| JPH0887707A (ja) | 磁気記録再生装置 | |
| JPH0379794B2 (ja) | ||
| JPH08129863A (ja) | レベル表示装置 | |
| JPH04252521A (ja) | 適応型ノイズ低減装置 | |
| JPH0353691A (ja) | 映像信号の量子化装置 | |
| KR100217820B1 (ko) | 디지탈 브이씨알의 기록증폭기 이득 설정장치 | |
| KR950003627B1 (ko) | 디지탈 오디오 기기의 가청 임계점을 이용한 비트 할당방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |