JPS6218985B2 - - Google Patents

Info

Publication number
JPS6218985B2
JPS6218985B2 JP8261580A JP8261580A JPS6218985B2 JP S6218985 B2 JPS6218985 B2 JP S6218985B2 JP 8261580 A JP8261580 A JP 8261580A JP 8261580 A JP8261580 A JP 8261580A JP S6218985 B2 JPS6218985 B2 JP S6218985B2
Authority
JP
Japan
Prior art keywords
tape
memory
output
memory means
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8261580A
Other languages
English (en)
Other versions
JPS578972A (en
Inventor
Kyoshi Sasaki
Katsuyuki Taguchi
Kazuharu Shiragami
Hisayoshi Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8261580A priority Critical patent/JPS578972A/ja
Publication of JPS578972A publication Critical patent/JPS578972A/ja
Publication of JPS6218985B2 publication Critical patent/JPS6218985B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/032Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Description

【発明の詳細な説明】 本発明はデイジタル録音再生装置により録音さ
れた音声信号を編集するためのデイジタル音声編
集装置に関する。
従来、アナログ録音されたテープの編集におい
ては、録音済みテープの有用な部分を手切りして
つなぎあわせ1本のテープとする手切り編集が行
なわれてきた。この様子を第1図に示す。第1図
において、1,2はそれぞれ録音済み突テープの
一部であり、1のA部は必要な部分、B部は不要
な部分、2のC部は不要な部分、D部はは必要な
部分とする。これらのテープをそれぞれ切断し、
機械的につなぎあわせることにより望ましいテー
プ3を得ることができる。この際に、テープ1,
2の切断位置すなわちAとBおよびCとDの境界
(以下編集点と呼ぶ)を見つけることが必要であ
るが、そのためには以下のような作業が必要であ
つた。すなわちテープレコーダを再生状態にし、
再生音を聞きながら編集点とおぼしき位置で停止
させる。ここでより正確な編集点を探すためには
テープレコーダの巻りリールおよび供給リールを
手動で互いに同方向に正逆転させ、このときの再
生音を聞いて判断することにより決定する。すな
わち、このような微調整を行なつて望ましい編集
点であると判断した時に再生ヘツドのギヤツプ部
に当接しているテープ位置を正確な編集点とし
て、上記のような切断頂を行なつていた。また、
第1図のようにテープを斜めに切断するのは、編
集後のテープを再生したときに編集点で再生音が
不連続とならないように考慮された結果である。
このようにすれば、A部の音は徐々に小さくなり
(フエードアウト)、D部の音が徐々に大きくなる
(フエードイン)効果があるためである。この接
続部の処理をクロスフエードと呼ぶ。
このような編集作業は音楽テープなどを作成す
る際には必要不可欠のものであるが、近年実用化
されつつあるデイジタル録音再生装置に適用する
際には困難な問題が生ずる。すなわち、デイジタ
ル録音再生装置において記録信号はデイジタル信
号であるためアナログ信号のように斜め切りする
ことはその期間だけ意味のない情報が続くことで
あり、再生音に有害な影響を与えることは自明で
ある。一方、できるだけ失われる情報を少なくす
るためにテープ進行方向に垂直に切断した場合に
も通常デイジタル録音再生装置においては数十サ
ンプルの情報ビツトに対して誤り・訂正コードな
どを付して1PCMフレームとして記録するため、
1PCMフレームの情報の誤りは避けられない。従
つて、(イ)その部分にミユーテイングをかける、(ロ)
その部を飛ばして前後の情報をつなぐ、などの操
作が必要であり、いずれにしてもその部分での原
情報の音質に対する低下は避けられない本質的な
問題である。
本発は、以上のような問題の起らないデイジタ
ル録音再生装置に適した編集装置を提供するもの
である。
以下本発明の一実施例を図面に基づいて説明す
る。まず本発明明になる編集装置の編集方式の概
略を説明する。この方式では録音ずみテープを機
械的に切断することはせず、デイジタル録音再生
装置を2台使用し、第1のデイジタル録音再生装
置で編集前の第1のテープを再生し、第2のデイ
ジタル録音再生装置で第1のテープの必要な部分
のみを第2のテープに録音し、1本の編集された
テープを作成する。これを第2図で説明する。す
なわち、第2図aにおいて、1および2は第1の
デイジタル録音再生装置に装着された1本の第1
のテープの異なる部分であり、3は第2のデイジ
タル録音再生装置に装着されれた第2のテープで
ある。したがつて操作としては、まず第1のデイ
ジタル録音再生装置に装装着された第1のテープ
の1の部分を再生し、1のAとBの境界を過ぎB
の領域に少し入つたところまでを第2のデイジタ
ル録音再生装置に装装着された第2のテープ立に
録音する。この様子を第2図bに示す。次に第1
のテープを2のCとDの境界より長さL1だけ手
前から再生する。同時に第2のテープをAとBの
境界よりL2だけ手前から再生する。ここででL1
L2とするが、この値は、第1のテープのCと
Dの境界に第1のデイジタル録音再生装置の再生
ヘツドが当接する瞬間において第2のテープのA
とBの境界に第2のデイジタル録音再生装置の録
音ヘツドが当接するように、第1のテープおよび
第2のテープを同期走行させるのに十分な長さで
あればよい。このようにして第1のテープと第2
のテープを同期走行させれば、第2のテープのA
とBの境界から第1のテープのDを録音すること
ができる。この様子を第2図cに示す。このとき
AとDの境界において、デイジタル演算によりA
のフエードアウト、Dのフエードインを行なう。
これらの操作はテープ上の別トラツクに記録され
たタイムコードを用いて行なわれる。
本発明は以上のような思想にもとづいた編集装
置を実現するもので、以下に実施例に関して詳細
な説明を述べる。第3図において、4はこの装置
の制御を行なうCPU(マイクロコンピユータ)、
5はCPU4のプログラムが格納されているリー
ド・オンリー・メモリーいわゆるROM、6はデ
ータバス(アドレスバスについては図は省略す
る)、7はこの装置に対する制御命令を与える操
作入力部、7′は操作入力をCPU4が受けとつた
ことを示すための表示、あるいはこの装置の他の
部分を制御するための制御信号を出力するための
制御出力部、8は上記7,7′をCPU4とインタ
フエースするためのインタフエース素子である。
一方、P,Rはそれぞれ第1および第2デイジタ
ル録音再生装置(以下PCMテープレコーダと呼
ぶ)からのデイジタル信号入力端子ある。9はは
入力端子Pからのデイジタルデータを書き込み記
憶するメモリ、10はメモリ9のアドレスカウン
タ、11はアドレスカウンタ10とCPU4をイ
ンタフエースするインタフエース素子、12は同
様に入力端子Rからのデイジタルデータを書き込
み記憶するメモリ、13メモリ12のアドレスカ
ウンタ、14はアドレスカウンタ13とCPU4
をインタフエースするインタフエース素子であ
る。15,15′はCPU4からインタフエース素
子8を介して制御出力部7′の出力により制御さ
れるスイツチ、16は入力端子Pから入力された
第1のPCMテープレコーダからのデイジタルデ
ータと入力端子Rから入力された第2のPCMテ
ープレコーダからのデイジタルータ、あるいはメ
モリ9の出力データとメモリ12の出力データを
デイジタル演算してクロスフエードを生じさせる
ためのクロスフエード処理回路である。17は補
間回路であり、メモリ9および12が可変速再生
された場合で、もとのサンプリング周波数より低
いクロツク周波数でメモリを読み出したときに
は、そのクロツク周波数が雑音として再生音声に
混入するのを防止するためのものである。18は
デイジタル・アナログ変換を行なうD/A変換
器、19は低域フイルタ、20は増幅器、21は
モニター用スピーカである。Wは第2PCMテープ
レコーダ(記録側テープレコーダ)への出力端子
である。22はクロツクパルス発生回路、23は
手動クロツクパルス発生器、24は上記クロツク
パルス発生回路22と手動クロツクパルス発生器
23の出力のどちらか一方を制御出力部7′の出
力によつて選択して出力する切替スイツチであ
る。Tp端子はP端子に接続される第1のPCMテ
ープレコーダで再生したSMPTEタイムコードの
入力端子、25は上記タイムコード入力とCPU
4のインタフエース、TR端子はR端子に接続さ
れる第2のPCMテープレコーダで再生した
SMPTEタイムコードの入力端子、26は上記タ
イムコード入力とCPU4とのインタフエースで
ある。
上記実施例において次にその動作を説明する。
前提として、P端子に接続される第1のPCMテ
ープレコーダに装着するテープを第2図で説明し
た第1のテープとし、R端子に接続される第2の
PCMテープレコーダに装着するテープを同じく
第2図の第2のテープとする。そしてそれぞれを
再生側テープレコーダ、記録側テープレコーダと
呼ぶ。まず再生側テープレコーダを使用して第2
図aの1の部分(A,B部分)を再生し、クロス
フエード処理回路16を素通りしてW端子から記
録側テープレコーダにデイジタル信号のままダビ
ングし、第2図bに示す第2のテープを作る。次
に第2図aの2部分(C,D部分)を再生し、第
2図bのA,Bの境界からクロスフエード処理を
しながらDを記録するわけであるが、ここで編集
点すなわちA,Bの境界およびC,Dの境界の正
確な位置を探す必要がある。
次に編集点を決定するための動作を説明する。
まずC,Dの境界を決定するために再生側テープ
レコーダにより第1のテープの2の部分を再生
し、P端子に入力する。P端子にPCMデータが
入力されると、このデータはメモリ9に巡回的に
記録される。すなわちメモリ9の最後の番地まで
書き込みが終われば再び最初の番地から書き込み
を始めるわけで、結果として、ある瞬間をとつて
みれば、メモリ9に記憶されているPCMデータ
は常にその瞬間から一定時間前までのデータが連
続して記憶されていることになる。このメモリ9
のアドレスはアドレスカウンタ10によつて制御
されている。このカウンタ10のクロツクパルス
は、スイツチ24の接点d−fをオンすることに
よりクロツクパルス発生回路22から発生された
クロツクパルスが供給されるようになつている。
更にスイツチ15は接点b−cがオンとなつてお
り、入力されたPCMデータはクロスフエード処
理回路16、補間回路17を素通りし、D/A変
換器18によりもとのアナログ信号に変換され、
低域フイルタ19により高域成分がカツトされ、
増幅器20により増幅され、スピーカ21に供給
され、再生側テープレコーダの音声がモニターさ
れる。以上の各部の制御、例えばスイツチ15,
24の極性、クロスフエード処理回路16、補間
回路17のデイスエーブル化などはすべて制御出
力部7′からの信号により行なわれる。すなわ
ち、キーボード押しボタンなどで構成される操作
入力部7の信号がインタフエース素子8、バスラ
イン6を介してCPU4に伝送され、それに対応
して制御信号がCPU4からバスライン6、イン
タフエース素子8を介して制御出力部7′から出
力され、この信号により行なわれる。なお第3図
では制御出力部7′からのスイツチ以外への制御
線は省略した。
編集者は、スピーカ21からの出力音声をモニ
ターしながら編集したいタイミングであるという
旨の信号を操作入力部7から入力する。この信号
は上記の経路でCPU4に伝えられ、制御出力部
7′を介して次のような制御が行なわれる。まず
編集者が希望する編集点より一定時間だけそれま
での動作を続け、一定時間後にメモリ9への書き
込みを停止する。その後再生側テープレコーダの
テープ走行を停止する。テープレコーダの制御は
CPU4の命令により行なわれるが図では省略す
る。さて、このときのメモリ9の内容は第4図の
ようになつている。ここで諸元を次のように仮定
する。音声データは16ビツト/サンプル、サンプ
リング周波数50KHz、メモリは256KW(1W=16
ビツト)、このようにすればメモリ9に記憶され
る音声データは、256÷50K≒5秒より約5秒分
である。もちろんメモリを節約するために、メモ
リに記憶するデータを1サンプルおきにしてもよ
い(サンプリング周波数が1/2になつたことに
なる)。またはビツト圧縮の方法を用いて1サン
プルあたりのビツト数を減らすなどの方法を適用
してもよい。ここでは説明明を簡単にするために
そのような処理は一切しないことにする。第4図
において、256KWのメモリを模擬的に表わす
が、音声データは左から右に順次書き込んでいき
2FFFFまで書けば再び00000から書き込むことに
なり、これが繰り返される。編集者が希望するタ
イミングに対応するメモリアドレスを図中Xpで
表わす。そして一定時間として、繰り返し周期内
の例えば4秒間遅れのYpのメモリアドレスに対
応するタイミングで書き込みを終了させる。この
結果メモリ9には(Yp+1)→2FFFF→00000
→Ypの順で音声が記録されていることになる。
次に正確な編集点を探すために、メモリ9の内
容を読み出すわけであるが、編集者が操作入力部
7からこの装置が編集点探索モードになるように
設定することにより各部への制御信号は以下のよ
うになる。スイツチ15は接点a−cがオンし、
スイツチ24は接点d−eがオンとなる。23は
ロータリーエンコーダなどで構成された手動クロ
ツクパルス発生器であり、動かす速度によつて発
生するパルスの周波数が変化するもので、停止さ
せていれば全くパルスを発生しないものである。
手動制御手段としてたとえば回転ダイヤルを採用
すれば、その回転速度を上げるほど数多くのパル
スを発生するものである。このパルスと回転方向
の情報をアドレスカウンタ10に与えアツプダウ
ンカウンタとして動作させれば、例えば時計方向
に回転させたときにはメモリを順方向すなわち
(Yp+1)→2FFFF→00000→Ypの順に再生す
る。そして回転をはやくすればするほど再生させ
る音声の周波数が高くなる。反時計方向に回転さ
せた時には、Yp→OOOOO→2FFFF→(Yp+1
の順に再生され、あたかも録音されたテープレコ
ーダのテープを逆回転させたような音声が再生さ
れる。この時も回転速度に応じて再生音の周波数
がかかわるのは当然である。このように50KHzで
サンプリングされメモリされた音声を可変速再生
する場合には次のような問題がある。すなわち、
再生が50KHz以上のクロツク周波数で行なわれる
場合は特に問題ないが、50KHzより低い周波数、
例えば10KHzで再生した場合にはこのクロツク周
波数による10KHz成分が生じる。ところが低域フ
イルタ20の遮断周波数は例えば20KHzでサンプ
リング周波数50KHzのときの最適値となつてい
る。したがつて、上記10KHz成分は低域フイルタ
19によつて除去されずに雑音として聞こえるこ
とになる。この問題を解決するために補間回路1
7を動作させる。
次に第5図を参照しながらその機能を説明す
る。第5図aはメモリに記憶された音声信号を正
常速度すなわち50KHzで再生し、D/A変換した
ものである。同じ信号を10KHzで再生し、D/A
変換すると第5図bのようになる。ここで第5図
a,bにおけるS点は同一サンプルであることを
示す。これらの信号の不連続部分を第5図cに示
すように50KHzでなめらかに補間することがこの
回路の目的である。
まず、補間の考え方について説明する。第5図
b,cの一部の拡大図を第6図に示す。第6図に
おいて31は補間回路への入力である。a,bは
それぞれメモリを読み出した出力で、時間的に相
隣りあうサンプルのサンプル値である。T10
T20は手動クロツクパルスのタイミングで、T20
はT10の1クロツク周期後のタイミングである。
T10,T11,T12,T13,T14,T20はサンプリング
クロツクパルスのタイミングである。32は補間
回路17の出力である。T1n(n=0,1,2,
3,4)における補間回路17の出力L1nは次の
ようにして決められる。
L1n=a+(b−a)・n・k ……(1) ここでkは手動クロツクパルス発生器23の出
力の周波数に逆比例する係数で、例えば第6図の
場合で簡単に決めれば、手動クロツクパルス発生
器23の出力は10KHz、サンプリング周波数は
50KHzであるので1/5とする。上記(1)式におい
て、k=1/5,n=0,1,2,3,4とすれば
第6図の32の補間ができることがわかる。以上
の機能を実現するためのブロツク図を第7図に示
す。
第7図に補間回路17のブロツク図を示す52
は補間回路への16ビツトパラレル信号入力、53
は手動クロツクパルス発生器23の出力が入力さ
れる端子、54はサンプリングクロツク(この場
合50KHz)入力端子である。41,42はラツチ
回路、43はラツチ回路41の出力からラツチ回
路42の出力を減算する減算器、44は加算器、
45はサンプリングクロツクで加算回路44の出
力をラツチするラツチ回路である。46はリフア
レンスクロツクパルス発生回路(例えば50KHz×
100=5MHzのクロツクパルスを発生する)であ
る。47は手動クロツクパルス発生器23の出力
でリセツトされ、上記リフアレンスクロツクパル
ス発生回路46の出力を計数するカウンタ、48
はROMより成り、カウンタ47の出力の値をア
ドレスとして、そのアドレスに対応するROMの
内容を出力して傾き係数kを発生する回路、49
はラツチ回路45の出力と傾き係数発生回路48
の出力の傾きを乗算する回路、50は乗算回路4
9の出力とラツチ回路42の出力を加算する加算
回路、51はラツチ回路43の出力の極性ビツト
をラツチし、乗算回路49の極性を決定する回路
である。55は補間回路の出力である。
ラツチ回路41,42の出力はそれぞれ、第6
図におけるb,aに対応する。減算回路43の出
力は(1)式における(b−a)である。更に加算回
路44とラツチ45の組合わせによりその出力
(b−a)×nを得る。リフアレンスクロツクパル
ス発生回路46の出力の周波数は5MHz、手動ク
ロツク発生器23の出力の周波数は10KHzである
から、カウンタ47の出力は500となる。この時
例えばROMにより構成された傾き係数発生回路
48の出力kとして100/500=1/5を出力す
る。すなわちカウンタ47の出力をZとすれば
100/Zをkとする。この結果乗算回路49の出力は (b−a)・n・kが得られる。更に加算回路50
の出力として(1)式のa+(b−a)・n・kが得ら
れる。したがつて補間回路の出力55として第6
図の点線32が得られるわけである。ここでaと
bの大小関係により極性ビツトが極性決定回路5
1を経て乗算回路49の符合ビツトを変化させ
る。なお第7図においては、(1)式の第2項は(b
−a)×nを先に計算する構成となつているが、
ハードウエアによつては、この段階でオーバーフ
ローすることがあるので、k×nを最初に計算す
る構成とすればその惧れはなくなる。
以上のようにして第3図の補間回路17の出力
が得られ、D/A変換器18、低域フイルタ1
9、増幅器20を経てスピーカ21から可変速再
生された音声がモニターできる。このときダイヤ
ルを正逆転させれば従来のアナログテープレコー
ダのリールを手動で正逆回転させたときの再生音
と全く同じものが聞こえる。
このようにして編集したい点でダイヤルを止
め、その点が編集点である旨の信号をCPU4に
与える。これで第2図におけるCとDの境界の位
置が決定したわけである。この位置をCPU4が
認識するには次のような過程を経る。まず最初に
編集者から与えられた編集点であるというタイミ
ングPCMデータと同時に入力されているTp端子
からのタイムコード入力信号をタイムコードイン
タフエース25、バスライン6を経てCPU4が
読み込む。ここでSMPTEタイムコードではフレ
ーム(30分の1秒)単位の信号が最小単位である
ので、編集精度をこれ以上にするには、フレーム
内で音声サンプリングパルスを計数しフレーム内
の何サンプル目であるかという情報もあわせて
CPU4が読み込んでおく必要があるが、第3図
ではこのカウンタを省略し、タイムコードインタ
フエース25に含めるものとする。したがつてこ
の時点でCPU4は時・分・秒・フレーム・サン
プルの情報を読むことになる。次に編集点探索モ
ードでは手動クロツクパルス発生器23の出力に
よつてアドレスカウンタ10とともにタイムコー
ドインタフエース25内のカウンタが動作し、手
動により修正した正確な編集点のタイムコード情
報と更に細かいフレーム単位内のサンプル点情報
すなわち時・分・秒・フレーム・サンプルの情報
をCPU4が読むことになる。このようにして、
正確なサンプル点のメモリ9内の位置、テープ上
の位置の情報をCPU4が持つことになる。この
時点で決定した編集点のメモリ9内のアドレスを
Xp+Npとする。
次に第2図bの第2のテープのA,Bの境界を
決定する。記録側テープレコーダを再生し、R端
子にPCMデータが入力される。このデータはメ
モリ12に巡回的に記録される。このときメモリ
アドレスカウンタ13、スイツチ24、スイツチ
15、クロスフエード処理回路16、補間回路1
7、D/A変換器18、低域フイルタ19、増幅
器20、スピーカ21の動作は再生側テープレコ
ーダのときと同様のため、説明は省略する。編集
者がスピーカ21からの出力音声をモニターしな
がら編集したいタイミングすなわち第2のテープ
のA,Bの境界付近で前述と同様に操作入力部7
からその旨の信号を入力する。その後、一定時間
メモリ12に書き込みを続け、停止するところま
では同様である。ただしこの場合は、メモリ12
の容量がメモリ9の場合と同様に約5秒あるとす
れば、指定点よりも例えば1秒経過した時点で、
メモリ12への書き込みを停止する。このときの
メモリ12内のようすを第8図に示す。XR,YR
はそれぞれ第4図のXp,Ypに相当する。更にメ
モリ12内の正確な編集点を探す操作は再生側テ
ープレコーダの場合と同様にスイツチ15′は接
点a′−c′がオンとなり、ダイヤルを正方向に回転
させた時にはメモリ12の内容は(YR+1)→
2FFFF→00000→XRの順に再生され。逆方向に
回転させた場合にはXR→00000→2FFFF→(YR
+1)の順に再生される。このようにしてダイヤ
ルの回転とともに音声が再生されるわけであるか
らダイヤルを正しい位置で停止させこの点を編集
点として指定することができる。この点の位置情
報は前述の場合と同様の操作でCPU4に読み込
まれる。この点のメモリ上のアドレスをXR+NR
とする。
以上のようにして第2図におけるC,Dの境界
とA,Bの境界に関するテープ上のタイムコード
とPCMサンプル点にもとづく位置情報、メモリ
上のアドレスによる情報がCPU内のレジスタに
記憶される。
次に、以上で決定された編集点を境界点として
メモリ12とメモリ9の内容を連続して読み出す
ことにより実際に編集された状態の音声をモニタ
ーする。この時編集点では自然な音のつながりを
得るためクロスフエード処理を行なう。この一連
の動作をここではリハーサルと呼ぶ。リハーサル
時には編集者により操作入力部7からCPU4に
リハーサルの指示が与えられる。CPU4は、ア
ドレスカウンタインタフエース素子14を通じて
アドレスカウンタ13の初期値を制御し、同じく
アドレスカウンタインタフエース素子11を通じ
てアドレスカウンタ10を制御する。
クロスフエード時間は操作入力部7から与えら
れる。これは例えば、1ms,10ms,100ms,
300ms,500msなどの操作ボタンのうち1つを選
択することにより行なわれる。クロスフエード時
間がF秒の場合の動作を第9図aに示す。リハー
サルの場合のメモリの再生はCPU4の命令にも
とづき以下の順で行なわれる。リハーサル開始点
はメモリ12のYR+1で2FFFF→00000→XR
順に再生されるが、XR+NR−1/2Zからクロス
フエードを始める。ここでZはF秒間にメモリア
ドレスが進む数で、50×103(KHz)×F(秒)に
相当するものである。メモリ12がXR+NR−1/
2Zに達したときメモリ10はXp+Np−1/2Zか
ら再生をははじめクロスフエード期間がはじま
る。以後F秒間すなわちメモリアドレスにしてZ
だけメモリ9および12が同時に再生されクロス
フエード処理が行なわれる。メモリ12がXR
R+1/2Z、メモリ9がXp+Np+1/2Zまでで
進行した時点でクロスフエード期間は終了し、メ
モリ9のみがYpまで再生されリハーサルを終了
する。
ここで上述のクロスフエード処理について具体
的に述べる。第10図は第3図におけるフエード
処理回路16の詳細なブロツク図である。Fi1
第3図におけるスイツチ15′からの入力、Fi2
同じくスイツチ15からの入力である。CKはサ
ンプリングクロツクパルス入力である。61はデ
イジタル的にクロスフエード曲線の係数を発生さ
せるフエード曲線発生回路であり、カウンタ、あ
るいはアドレスカウンタとROMの組み合わせな
どにより構成される。この回路の出力の例を第1
1図の66に示す。ここで縦軸は上記係数をD/
A変換したときの大きさである。62は乗算回路
であり、フエード曲線発生回路27の出力とFi1
から入力されるPCM音声信号とをデイジタル的
に乗算する。この結果乗算回路62の出力はFi1
からの入力をフエードアウトしたものとなる。6
3は61と同様のフエード曲線発生回路であり、
その出力の例を第11図の67に示す。64は
Fi2の入力と63の出力を乗算する乗算回路であ
り、乗算回路64の出力はFi2からの入力をフエ
ードインするものとなる。65は乗算回路64と
62の出力を加算する加算回路であり、この出力
FOはデイジタル的にクロスフエードされた信号
が得られる。このようにしてフエード処理回路1
6の出力に編集点でクロスフエードされた信号が
得られる。以上の過程により、リハーサルが終了
し編集点付近の音のつながりに問題があればメモ
リ内での編集点の決定作業以降の過報をくり返
し、適当な編集点が得られれば次の編集作業に進
む。
この場合、前の編集点の決定と同様の操作を行
なつてもよいが、ある条件を満たす場合にはもつ
と簡単に変更をすることができる。
その条件とは、「音のつながりは良好である
が、リハーサルされた再生音に不都合なところが
あり、その部分は両方のメモリに重複しているこ
と」である。図示すれば第9図bのようになる。
すなわちR1(実線)のようにリハーサルしたと
き、不都合な点Fがあるわけである。
この場合、メモリ9およびメモリ12の両方の
アドレスをダイヤルの回転により同時に同じだけ
同じ方向に変化させメモリ9あるいはメモリ12
の音をモニターする。このようにして、メモリ1
2の編集点をXR+NRからXR+NR+△へ、メモ
リ9の編集点をXp+Np+△へ変更し、R2(点
線)のようにリハーサルを行なえば、F点は再生
部分から除かれる。このようにすればメモリ9と
12の時間的相対関係をかえることなくかんたん
に編集点をずらせることができる。このようにし
てリハーサルで適当な編集点が得られれば、次の
編集作業にすすむ。編集作業はメモリ内でリハー
サルしたものと同じ信号を実際のテープに記録す
るわけであるが、記録側テープレコーダの記録ヘ
ツドに先行する再生ヘツドによつて再生された信
号と、再生側のテープレコーダの再生ヘツドによ
つて再生された信号とはそれぞれ適当な遅延回路
によつてタイミング調整され、ちようど記録側テ
ープレコーダの記録ヘツドが第2図bのクロスフ
エード期間の最初の位置に当接した瞬間に、記録
側テープレコーダの第2図bの第2のテープのA
クロスフエードの最初の位置から再生された信号
と、再生側テープレコーダの第2図aの第1のテ
ープのD部分のクロスフエード期間の最初の位置
から再生された信号とが第3図のクロスフエード
処理回路16を経て補間回路17を素通りにし、
W端子に出力され、上記記録ヘツドに供給される
ことによつて編集点付近で従来から記録されてい
る信号と編集作業によつて新たに記録される信号
とが正しくつながることになる。このときスイツ
チ15,15′は当然接点b−c,b′−c′がオン
である。
テープ上の正確な編集点は前述のようにCPU
4内のレジスタに保持されているので、テープの
同期走行、上記遅延回路の遅延量、クロスフエー
ドのタイミングなどはすべてCPU4からの指令
によつて行なわれる。クロスフエード処理回路1
6の動作については、リハーサルの場合と全く同
様である。以上の過程を終了すれば第2図cの第
2のテープが完成し、編集作業の終了ということ
になる。
このようにテープデツキの記録フオーマツトと
は全く関係なく音声のPCM信号そのものの段階
で編集するため、記録側テープレコーダで新たに
再構成して記録する際の手切り編集で生じた情報
の欠落なども全く生じない。
以上詳述のように本発明によれば、(i)従来何ら
かの情報欠落を伴なつていたPCMテープレコー
ダの編集作業が何らの誤りもなく編集することが
できる、(ii)メモリされた音声データの可変速再生
による悪影響も生じず、従来のアナログテープレ
コーダにおける編集作業と全く同じ操作により編
集点を決めることができる、(iii)実際にテープに記
録する前にメモリ上でリハーサルができ、編集者
の納得のいくまでメモリ上で何度でも修正でき
る、(iv)タイムコードとサンプリングパルスとの併
用によりサンプリングパルス精度の編集ができ
る、などの特徴をもつたデイジタル音声編集装置
が得られる。
【図面の簡単な説明】
第1図は従来のアナログ編集の概念を示す図、
第2図a〜cは本発明になるデイジタル音声編集
装置に採用した方式の概念を示す図、第3図は本
発明の一実施例におけるデイジタル音声編集装置
のブロツク図、第4図は第3図におけるメモリ9
の書き込み状態を示す図、第5図a〜cは補間の
概念図、第6図は補間機能の説明図。第7図は補
間回路のブロツク図、第8図は第3図におけるメ
モリ12の書き込み状態を示す図、第9図a〜c
は第4図および第8図のメモリの時間的対応を示
す図、第10図は第3図におけるクロスフエード
処理回路の詳細ブロツク図、第11図は第10図
のフエード曲線発生回路の出力をD/A変換した
様子を示す図である。 4……CPU、5……ROM、7……操作入力
部、7′……制御出力部、9……第1のメモリ、
10……第1のメモリのアドレスカウンタ、12
……第2のメモリ、13……第2メモリのアドレ
スカウンタ、15,15′……第1および第2の
スイツチ手段、16……クロスフエード処理回
路、17……補間回路、18……D/A変換器、
21……スピーカ、22……クロツク発生回路、
23……手動クロツク発生器、41,42,45
……ラツチ回路、46……リフアレンスクロツク
パルス発生回路、47……カウンタ、45……傾
き係数発生回路、49……乗算回路、50……加
算回路、61……フエード曲線発生回路(フエー
ドアウト手段)、63……フエード曲線発生回路
(フエードイン手段)。

Claims (1)

    【特許請求の範囲】
  1. 1 デイジタル録音再生装置により録音されたデ
    イジタル録音テープを編集し、その出力をデイジ
    タル録音装置により録音し編集テープを作成する
    デイジタル音声編集装置において、編集すべき第
    1のテープを再生し音声信号に変換しモニターす
    る手段と、再生された第1のテープのデイジタル
    信号を記憶する第1のメモリ手段と、外部よりの
    タイミング信号により上記第1のメモリ手段の書
    込み読出しを制御する手段と、編集すべき第2の
    テープの再生信号を音声信号に変換しモニターす
    る手段と、再生された第2のテープのデイジタル
    信号を記憶する第2のメモリ手段と、外部よりの
    タイミング信号により上記第2のメモリ手段の書
    込み読出しを制御する手段と、上記第1のメモリ
    手段と第2のメモリ手段の各々の記憶内容を読み
    出すためのクロツクパルスの周波数を手動操作手
    段を動かす速度に応じて変化させる手動クロツク
    パルス発生手段と、上記第1のメモリ手段の特定
    番地を記憶する手段と、上記第2のメモリ手段の
    特定番地を記憶する手段と、上記記憶手段の内容
    にもとづき第1のメモリ手段と第2のメモリ手段
    の内容を連続して読み出し音声信号に変換する手
    段と、上記第1のメモリ手段と第2のメモリ手段
    の上記特定番地に相当する第1および第2のテー
    プ上の位置を特定し記憶する手段を具備し、編集
    すべき第1のテープの出力を上記第1のテープ位
    置付近でデイジタル的にフエードアウトし、第2
    のテープの出力を上記第2のテープ位置付近でデ
    イジタル的にフエードインしそれらをデイジタル
    的に合成した信号を編集テープに記録するように
    構成し、かつ上記手動クロツクパルス発生手段の
    出力を上記第1および第2のメモリ手段のアドレ
    スカウンタに同時に供給するように構成したこと
    を特徴とするデイジタル音声編集装置。
JP8261580A 1980-06-17 1980-06-17 Digital audio editing device Granted JPS578972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8261580A JPS578972A (en) 1980-06-17 1980-06-17 Digital audio editing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8261580A JPS578972A (en) 1980-06-17 1980-06-17 Digital audio editing device

Publications (2)

Publication Number Publication Date
JPS578972A JPS578972A (en) 1982-01-18
JPS6218985B2 true JPS6218985B2 (ja) 1987-04-25

Family

ID=13779367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8261580A Granted JPS578972A (en) 1980-06-17 1980-06-17 Digital audio editing device

Country Status (1)

Country Link
JP (1) JPS578972A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5949036U (ja) * 1982-09-24 1984-03-31 日清紡績株式会社 ドラムブレ−キのシユ−間隙調整装置

Also Published As

Publication number Publication date
JPS578972A (en) 1982-01-18

Similar Documents

Publication Publication Date Title
US4363049A (en) Method and apparatus for editing digital signals
KR0124029B1 (ko) Pcm 신호의 편집장치
JPS6217317B2 (ja)
JPH0118518B2 (ja)
JPS5832280A (ja) デイジタル記録テ−プの編集装置
JPS5850684A (ja) ディジタル音声電子編集装置
JPS5850683A (ja) ディジタル音声電子編集装置
JPH0118519B2 (ja)
JPS6217318B2 (ja)
JPH0127515B2 (ja)
JPS6326472B2 (ja)
JPH0127516B2 (ja)
JPS6217316B2 (ja)
JPS6217311B2 (ja)
JP2543218B2 (ja) 記録再生装置
JP2582921B2 (ja) 記録再生装置
JP2722764B2 (ja) メモリ再生装置
JP2722763B2 (ja) メモリ再生装置
JPS61202389A (ja) 自動記録編集装置
JPH0516678Y2 (ja)
JPH0356937Y2 (ja)
JPH03278349A (ja) 記録再生装置
JPS6217315B2 (ja)
JPH0756731B2 (ja) ディジタル信号再生装置
JPH0348594B2 (ja)